CN103325824A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN103325824A
CN103325824A CN201310053713XA CN201310053713A CN103325824A CN 103325824 A CN103325824 A CN 103325824A CN 201310053713X A CN201310053713X A CN 201310053713XA CN 201310053713 A CN201310053713 A CN 201310053713A CN 103325824 A CN103325824 A CN 103325824A
Authority
CN
China
Prior art keywords
semiconductor layer
electrode
semiconductor device
layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310053713XA
Other languages
English (en)
Inventor
今田忠纮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chuangshifang Electronic Japan Co., Ltd.
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN103325824A publication Critical patent/CN103325824A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0814—Diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Element Separation (AREA)

Abstract

本发明涉及一种半导体器件及其制造方法。所述半导体器件包括：形成在衬底之上的第一半导体层；形成在第一半导体层之上的第二半导体层；形成在第二半导体层之上的电极；以及形成在第二半导体层上的第三半导体层；其中，第三半导体层形成为围绕其中形成有电极的每一个元件，并且其中，第三半导体层是其导电型的极性与在第一半导体层中产生的载流子的极性相反的半导体层。

Description

半导体器件及其制造方法
技术领域
本文讨论的实施方案涉及半导体器件及其制造方法。
背景技术
氮化物半导体如GaN、AlN、InN或由这些氮化物半导体的混合晶体组成的材料等具有宽带隙并被用于高功率器件、短波长发光器件等。例如，GaN为氮化物半导体之一并具有3.4eV的带隙，该带隙大于Si的带隙1.1eV以及GaAs的带隙1.4eV。
这样的高功率器件包括场效应晶体管(FET)，更具体地，高电子迁移率晶体管(HEMT)。将使用这样的氮化物半导体的HEMT用于高功率及高效率放大器、高功率开关器件等。更具体地，在将AlGaN用于电子供给层并将GaN用于沟道层的HEMT中，由于AlGaN与GaN之间的晶格常数的差异，在AlGaN中引起压电极化与自发极化并产生高浓度的二维电子气(2DEG)。因此，该HEMT在高电压下是可操作的，并可以用于高效率开关元件、用于电动车辆的高耐受电压器件等。
以下为参考文献。
[文献1]日本公开特许公报第2010-153493号，
[文献2]日本公开特许公报第2009-49288号，以及
[文献3]日本公开特许公报第7-153938号。
发明内容
根据本发明的一个方面，一种半导体器件包括：形成在衬底之上的第一半导体层；形成在第一半导体层之上的第二半导体层；形成在第二半导体层之上的电极；以及形成在第二半导体层上的第三半导体层；其中第三半导体层形成为围绕其中形成有电极的每个元件，并且其中第三半导体层是其导电型的极性与在第一半导体层中产生的载流子的极性相反的半导体层。
本发明的目的和优点将通过权利要求中具体指出的要素与组合来实现与获得。
应当理解，上述总体描述和以下详细描述二者为示例性和说明性的，并不限制所要求保护的本发明。
附图说明
图1是常规半导体器件的结构图；
图2是根据第一实施方案的半导体器件的俯视图；
图3是根据第一实施方案的半导体器件的结构图；
图4是根据第一实施方案的半导体器件的说明图；
图5A-5C是用于制造根据第一实施方案的半导体器件的方法的工艺图(1)；
图6A与图6B是根据第一实施方案的半导体器件的制造方法的工艺图(2)；
图7是在通过对半导体器件施加电压所执行的测试中观察到的经过时间与电流的相关图；
图8A-8C是根据第二实施方案的半导体器件的制造方法的工艺图(1)；
图9A-9C是根据第二实施方案的半导体器件的制造方法的工艺图(2)；
图10是根据第三实施方案的半导体器件的结构图；
图11A-11C是根据第三实施方案的半导体器件的制造方法的工艺图(1)；
图12A与12B是根据第三实施方案的半导体器件的制造方法的工艺图(2)；
图13是根据第四实施方案的半导体器件的俯视图；
图14是根据第四实施方案的半导体器件的结构图；
图15是根据第四实施方案的半导体器件的说明图；
图16A-16C是根据第四实施方案的半导体器件的制造方法的工艺图(1)；
图17A与图17B是根据第四实施方案的半导体器件的制造方法的工艺图(2)；
图18是根据第五实施方案的封装的半导体器件的说明图(1)；
图19是根据第五实施方案的封装的半导体器件的说明图(2)；
图20是根据第五实施方案的PFC电路的电路图；
图21是根据第五实施方案的电源装置的电路图；以及
图22是根据第五实施方案的高功率放大器的结构图。
具体实施方式
对于高耐受电压器件，期望的是具有元件隔离，如使用常规半导体材料如硅等的器件的情形一样。然而，在元件隔离区是通过离子注入或通过使用绝缘材料而形成的情况下，如使用常规半导体材料如硅等的器件的情形一样，存在这样的问题：氮化物半导体材料如GaN等可被损坏，并且此被损坏的材料会引起其结晶度和绝缘击穿电压的减小。这将参照图1在下面描述。
图1示出使用氮化物半导体材料的HEMT，其中通过作为常规方法的离子注入来形成元件隔离区。具体地，图1示出的器件由氮化物半导体材料构成并通过在由硅等构成的衬底910上层叠缓冲层921、电子沟道层922、中间层923、电子供给层924等而形成。缓冲层921由AlN构成，电子沟道层922由i-GaN构成，中间层923由i-AlGaN构成，电子供给层924由n-AlGaN构成。根据以上，在中间层923或电子沟道层922中的靠近与电子供给层924的界面处产生2DEG922a。此外，在电子供给层924上形成栅电极931、源电极932以及漏电极933。另外，在电子供给层924上形成元件隔离区940以将元件彼此隔离。
例如，可以通过以100keV的加速电压与1×1014cm-2的剂量注入Ar离子以在可以形成元件隔离区940的区域内具有预定的Ar浓度来形成元件隔离区940。因此，已经注入Ar离子的区域成为元件隔离区940并且使得能够将元件彼此电隔离。在形成元件隔离区940的此方法中，Ar离子注入导致电子沟道层922等的损坏并且导致氮化物半导体层的较低的结晶品质、较低的绝缘击穿电压以及较高的漏电流。这会导致半导体器件的可靠性和/或电气特性的降低。此外，在通过掩埋绝缘材料形成元件隔离区的方法中，当形成元件隔离区时，通过干法蚀刻等移除氮化物半导体层。因此电子沟道层922等可能被损坏，并且还可能出现类似的问题。
在下文中，将描述实施方案。注意，相似的附图标记表示相似的元件并且略去其描述。
第一实施方案
半导体器件
参照图2与图3描述根据第一实施方案的半导体器件。图2是根据本实施方案的半导体器件的俯视图。图3是包括沿图2中的虚线2A-2B切开的横截面的横截面图。在根据本实施方案的半导体器件中，形成称为HEMT的多个晶体管(元件)。该半导体器件由氮化物半导体材料构成。在该半导体器件中，在硅衬底10等上形成有缓冲层21、电子沟道层22、中间层23、电子供给层24等。缓冲层21由AlN等构成。电子沟道层22由i-GaN等构成。中间层23由i-AlGaN等构成。电子供给层24由n-AlGaN等构成。根据以上，在中间层23或电子沟道层22中的靠近与电子供给层24的界面处产生2DEG 22a。以该方式产生的2DEG 22a通过由GaN构成的电子沟道层22和由AlGaN构成的电子供给层24之间的晶格常数的差异等引起。或者，根据本实施方案的半导体器件还可以具有其中在电子供给层24上另外形成盖层(未示出)的结构。
在以上的半导体器件中，将硅用于衬底10。然而，除了硅以外，还可以使用其他材料如(但不限于)蓝宝石、GaAs、SiC、GaN来形成衬底。形成衬底10的材料可以是半绝缘材料或导电材料。
在本实施方案的半导体器件中，在电子供给层24上形成栅电极31、源电极32以及漏电极33，并且此外，形成由p-GaN构成的隔离区域形成层40以将元件彼此隔离。在电子供给层24上的可以以常规技术形成元件隔离区的区域处形成有隔离区域形成层40。形成p-GaN隔离区域形成层40使得能够导致2DEG22a从隔离区域形成层40的正下方的区域消失。换句话说，隔离区域形成层40形成为围绕元件中的每一个，并且以此方式形成隔离区域形成层40和导致2DEG22a从隔离区域形成层40的正下方的区域消失使得能够实现每个元件的隔离。在上述半导体器件中，在电子沟道层22等中形成2DEG22a。
因此，在操作中，电子充当载流子。因此，隔离区域形成层40由p型半导体即p-GaN构成。然而，在半导体器件以空穴载流子工作的情况下，本实施方案的半导体器件中的隔离区域形成层40可以是n型半导体层或由n型半导体构成。在本实施方案中，电子沟道层22、电子供给层24以及隔离区域形成层40或者可以分别称为第一半导体层、第二半导体层以及第三半导体层。
图4示出根据本实施方案的其中形成有多个HEMT(元件)的半导体器件。在元件之间形成隔离区域形成层40，并且导致2DEG从隔离区域形成层40的正下方的区域消失。因此，实现每个元件的隔离。在HEMT(元件)中的每一个中，通过导线(未示出)等将源电极32连接至源电极焊垫62、将漏电极33连接至漏电极焊垫63以及将栅电极31连接至栅电极焊垫61。
半导体器件的制造方法
接下来，参照图5与图6描述制造根据本实施方案的半导体器件的方法。
首先，如图5A所示，通过金属有机气相外延(MOVPE)技术在衬底10上形成氮化物半导体层。该氮化物半导体层可以包括但不限于缓冲层21、电子沟道层22、中间层23、电子供给层24以及隔离区域形成膜40a。通过MOVPE外延生长这些氮化物半导体层。或者，例如，可以使用不同于MOVPE的方法如分子束外延(MBE)技术。将硅衬底用于衬底10。缓冲层21由AlN构成，厚度为0.1μm。电子沟道层22由i-GaN构成，厚度为3μm。中间层23由i-AlGaN构成，厚度为5nm。电子供给层24由n-AlGaN构成，厚度为30nm。隔离区域形成膜40a由p-GaN构成，厚度为10nm。形成隔离区域形成层40以形成隔离区域形成膜40a，这将在下面描述。在一种替代结构中，可以另外在电子供给层24上形成盖层(未示出)。
在本实施方案中，在通过MOVPE形成AlN、GaN以及AlGaN时，将气体如(但不限于)作为Al源的三甲基铝(TMA)、作为Ga源的三甲基镓(TMG)以及作为N源的氨(NH3)用作原料气体。可以通过供应以对应于待沉积的氮化物半导体层的组成的预定比例混合的上述原料气体来沉积作为氮化物半导体层的AlN层、GaN层以及AlGaN层。对于根据本实施方案的半导体器件，在通过MOVPE形成氮化物半导体层时，氨气的流量为100ccm-10LM，在沉积期间的沉积室的内部压力为50-300托，生长温度为1000-1200℃。
将Si用作n型杂质来掺杂成为电子供给层24的n-AlGaN。具体地，当沉积电子供给层24时，以预设流量将SiH4气体加入原料气体以形成掺杂Si的电子供给层24。在如上所述形成的n-AlGaN中掺杂的Si的浓度范围为从1×1018cm-3至1×1020cm-3，例如，可以为约5×1018cm-3。即使在沉积n-GaN等作为盖层(未示出)的情况下，也可以使用与上述类似的方法。
将Mg用作p型杂质来掺杂成为隔离区域形成膜40a的p-GaN。掺杂的Mg的浓度范围为从1×1020cm-3至1×1022cm-3，例如可以为约1×1021cm-3。在沉积隔离区域形成膜40a之后进行退火以进行活化。
接下来，如图5B所示，从该p-GaN形成用于元件隔离的隔离区域形成层40。具体地，以光刻胶涂覆隔离区域形成膜40a并且之后使其经受通过光刻装置的曝光处理以及显影处理，由此，在可以形成隔离区域形成层40的区域上形成光刻胶图案(未示出)。随后，进行干法蚀刻如反应离子蚀刻(RIE)等以移除隔离区域形成膜40a的未形成光刻胶图案的部分，由此形成p-GaN隔离区域形成层40。随后，通过有机溶剂等移除光刻胶图案(未示出)。
接下来，如图5C所示，在电子供给层24上形成源电极32与漏电极33。具体地，以光刻胶涂覆电子供给层24和隔离区域形成层40并且之后使其经受通过光刻装置的曝光处理以及显影处理，由此，在可以形成源电极32与漏电极33的区域处形成其中形成有开口的光刻胶图案(未示出)。随后，通过真空沉积来沉积用于形成源电极32与漏电极33的金属膜，并且之后将其浸入有机溶剂等中以通过剥离移除沉积在光刻胶图案上的金属膜和光刻胶图案本身。金属膜的剩余部分形成源电极32与漏电极33。
接下来，如图6A所示，在电子供给层24上且在源电极32与漏电极33之间各自形成栅电极31。具体地，以光刻胶涂覆电子供给层24和隔离区域形成层40并且之后使其经受通过光刻装置的曝光处理以及显影处理，由此，在可以形成栅电极31的区域处形成其中形成有开口的光刻胶图案(未示出)。随后，通过真空沉积来沉积用于形成栅电极31的金属膜，并且之后将其浸入有机溶剂等中以通过剥离移除沉积在光刻胶图案上的金属膜和光刻胶图案本身。金属膜的剩余部分形成栅电极31。
接下来，如图6B所示，在电子供给层24、栅电极31、源电极32、漏电极33以及隔离区域形成层40上形成绝缘膜50。绝缘膜50是成为钝化膜的膜并且由绝缘材料如SiO2、SiN等构成。绝缘膜50通过等离子体化学气相沉积(CVD)等形成。
因此，可以根据本实施方案的半导体器件的制造方法来制造半导体器件。
实验结果
接着，将描述应力测试的结果。对于根据本实施方案的半导体器件与具有常规结构的半导体器件，已经进行了应力测试。作为根据本实施方案的半导体器件，制造具有图3示出的结构的半导体器件。作为具有常规结构的半导体器件，制造具有图1中示出的结构的半导体器件。对于根据本实施方案的半导体器件，在源电极32与漏电极33之间(隔离区域形成层40在其之间)，即在一个元件的源电极32与设置在隔离区域形成层40的另一侧的相邻元件的漏电极33之间施加600V的电压并且测量其间流过的电流的量。
对于具有图1示出的常规结构的半导体器件，在源电极932与漏电极933之间(隔离区域形成层940在它们之间)施加600V的电压并测量其间流过的电流的量。图7示出结果。图7示出随时间推移的电流量的测量结果。在隔离区域形成层40的宽度为5μm、环境温度为200℃的顶表面上进行测量。在图7中，附图标记7A表示根据本实施方案的半导体器件的特性，而附图标记7B表示具有常规结构的半导体器件的特性。在根据本实施方案的以附图标记7A表示的半导体器件中，击穿从1×107秒开始，而在具有常规结构的以附图标记7B表示的半导体器件中，击穿从1×106秒开始。本实施方案中的击穿的开始时间比常规结构的击穿的开始时间长约一个数量级。
如上所述，根据本实施方案的半导体器件耗费更长的时间来开始击穿。因此，与具有常规结构的半导体器件相比，根据本实施方案的半导体器件更耐击穿并具有更高的可靠性。此外，与用附图标记7B表示的具有常规结构的半导体器件相比，用附图标记7A表示的根据本实施方案的半导体器件的漏电流较小。
因此，与具有常规结构的半导体器件相比，根据本实施方案的半导体器件更耐击穿并具有更小的漏电流。据推断，可以实现本实施方案的这样的特征的原因在于在不对氮化物半导体层造成任何损坏的情况下实现了元件隔离。
第二实施方案
接下来，描述第二实施方案。本实施方案涉及根据第一实施方案的半导体器件的制造方法，并且是不同于第一实施方案的制造方法。参照图8与图9描述根据本实施方案的半导体器件的制造方法。
首先，如图8A所示，通过MOVPE技术在衬底10上形成有氮化物半导体层。该氮化物半导体层可以包括但不限于缓冲层21、电子沟道层22、中间层23以及电子供给层24。通过MOVPE外延生长氮化物半导体层。或者，例如，可以使用不同于MOVPE的方法如MBE技术。将硅衬底用于衬底10。缓冲层21由AlN构成，厚度为0.1μm。电子沟道层22由i-GaN构成，厚度为3μm。中间层23由i-AlGaN构成，厚度为5nm。电子供给层24由n-AlGaN构成，厚度为30nm。在一个可替代的结构中，可以另外在电子供给层24上形成盖层(未示出)。
在本实施方案中，在通过MOVPE形成AlN、GaN以及AlGaN时，将气体如(但不限于)作为Al源的三甲基铝(TMA)、作为Ga源的三甲基镓(TMG)以及作为N源的氨(NH3)用作原料气体。可以通过供应以对应于待沉积的氮化物半导体层的组成的预定比例混合的上述原料气体来沉积为氮化物半导体层的AlN层、GaN层以及AlGaN层。对于根据本实施方案的半导体器件，在通过MOVPE形成氮化物半导体层时，氨气的流量为100ccm-10LM，在沉积期间的沉积室的内部压力为50-300托，生长温度为1000-1200℃。
将Si用作n型杂质来掺杂成为电子供给层24的n-AlGaN。具体地，当沉积电子供给层24时，以预设流量将SiH4气体加入原料气体以形成掺杂Si的电子供给层24。在如上所述形成的n-AlGaN中掺杂的Si的浓度范围是从1×1018cm-3至1×1020cm-3，例如，可以为约5×1018cm-3。即使在形成n-GaN等作为盖层(未示出)等的情况下，也可以使用与上述类似的方法。
接下来，如图8B所示，形成硅氧化物掩模151。硅氧化物掩模151在可以形成隔离区域形成层40的区域处具有开口151a。具体地，硅氧化物膜通过等离子体CVD等沉积在电子供给层24上。随后，以光刻胶涂覆沉积的硅氧化物膜并且之后使其经受通过光刻装置的曝光处理与显影处理，由此形成光刻胶图案(未示出)。如上文所述形成的光刻胶图案(未示出)在对应于可以形成隔离区域形成层40的区域的部分处具有开口。随后，进行干法蚀刻如RIE等以移除硅氧化膜的无光刻胶图案形成的区域的部分。根据以上，形成在可以形成隔离区域形成层40的区域处具有开口151a的硅氧化物掩模151。随后，通过有机溶剂等移除光刻胶图案(未示出)。
接下来，如图8C所示，在硅氧化物掩模151的开口151a中形成有由p-GaN构成的隔离区域形成层40。具体地，通过MOCVD在形成硅氧化物掩模151以形成隔离区域形成层40的表面上外延生长p-GaN。在p-GaN的外延生长中，在暴露电子供给层24的晶体表面上存在晶体生长而在非晶表面如硅氧化物掩模151上没有晶体生长。也就是说，p-GaN外延生长是选择性生长。因此，外延生长仅在硅氧化物掩模151的开口151a中发生，这使得能够形成p-GaN隔离区域形成层40。隔离区域形成层40由p-GaN构成，厚度为10nm。将Mg用作p型杂质来掺杂该p-GaN。掺杂的Mg的浓度范围是从1×1020cm-3至1×1022cm-3，例如可以为约1×1021cm-3。在隔离区域形成层40沉积之后进行退火以进行活化。
接下来，如图9A所示，在电子供给层24上形成源电极32与漏电极33。具体地，以光刻胶涂覆电子供给层24和隔离区域形成层40并且之后使其经受通过光刻装置的曝光处理与显影处理，由此，在可以形成源电极32与漏电极33的区域处形成其中形成有开口的光刻胶图案(未示出)。随后，通过真空沉积来沉积用于形成源电极32与漏电极33的金属膜并且之后将其浸入有机溶剂等中以通过剥离移除沉积在光刻胶图案上的金属膜和光刻胶图案本身。金属膜的剩余部分形成源电极32与漏电极33。
接下来，如图9B所示，在电子供给层24上且在源电极32与漏电极33之间各自形成栅电极31。具体地，以光刻胶涂覆电子供给层24和隔离区域形成层40并且之后使其经受通过光刻装置的曝光处理与显影处理，由此，在可以形成栅电极31的区域处形成其中形成有开口的光刻胶图案(未示出)。随后，通过真空沉积来沉积用于形成栅电极31的金属膜并且之后将其浸入有机溶剂等中以通过剥离移除沉积在光刻胶图案上的金属膜和光刻胶图案本身。金属膜的剩余部分形成栅电极31。
接下来，如图9C所示，在电子供给层24、栅电极31、源电极32、漏电极33以及隔离区域形成层40上形成有绝缘膜50。绝缘膜50是成为钝化膜的膜并由绝缘材料如SiO2、SiN等构成。绝缘膜50通过等离子体CVD等形成。
如上所述，可以根据根据本实施方案的半导体器件的制造方法来制造半导体器件。除上述的内容以外，本实施方案基本与第一实施方案相同。
第三实施方案
半导体器件
接下来，参照图10描述根据第三实施方案的半导体器件。在根据本实施方案的半导体器件中，形成有多个称为HEMT的晶体管(元件)。该半导体器件由氮化物半导体材料构成，通过在由硅等构成的衬底10上层叠缓冲层21、电子沟道层22、中间层23、电子供给层24等而形成。缓冲层21由AlN等构成。电子沟道层22由i-GaN等构成。中间层23由i-AlGaN等构成。电子供给层24由n-AlGaN等构成。
根据以上，在中间层23或电子沟道层22中的靠近与电子供给层24的界面处产生2DEG 22a。以上述这样的方式制造的2DEG 22a通过由GaN构成的电子沟道层22与由AlGaN构成的电子供给层24之间的晶格常数的差异等产生。根据本实施方案的半导体器件可以具有在电子供给层24上另外形成盖层(未示出)的替代结构。
在上述的半导体器件中，将硅用于衬底10。然而，除了硅之外，还可以将其他材料如蓝宝石、GaAs、SiC、GaN等用于形成衬底。形成衬底10的材料可以是半绝缘材料或导电材料。
在本实施方案的半导体器件中，在电子供给层24上形成栅电极31、源电极32以及漏电极33，并且此外，形成由p-GaN构成的隔离区域形成层40以将元件彼此隔离。此外，在隔离区域形成层40上形成有由金属材料构成的隔离区域形成电极240。将0V或负电势的电压施加至隔离区域形成电极240。更加确切地，这样的布置导致2DEG 22a从隔离区域形成层40的正下方的区域消失，使得能够实现元件之间更加可靠的元件隔离。在上述的半导体器件中，在电子沟道层22等中产生2DEG 22a。因此，在操作中，电子充当载流子。因此，隔离区域形成层40由p型半导体即p-GaN构成。然而，在半导体器件以空穴载流子工作的情况下，本实施方案的半导体器件的隔离区域形成层40可以是n型半导体层或由n型半导体构成。
此外，即使在将高电压施加至根据本实施方案的半导体器件的情况下，也可以经由由p-GaN构成的隔离区域形成层40将电流等施加至隔离区域形成电极240。该布置可以降低半导体器件的高电压击穿的可能性，并能够提供寿命长的可靠的半导体器件。
半导体器件制造方法
接下来，参照图11与图12描述制造根据本实施方案的半导体器件的方法。
首先，如图11A所示，通过MOVPE技术在衬底10上形成氮化物半导体层。该氮化物半导体层可以包括但不限于缓冲层21、电子沟道层22、中间层23、电子供给层24以及隔离区域形成膜40a。通过MOVPE外延生长这些氮化物半导体层。或者，例如，可以使用不同于MOVPE的方法如MBE技术。将硅衬底用于衬底10。缓冲层21由AlN构成，厚度为0.1μm。电子沟道层22由i-GaN构成，厚度为3μm。中间层23由i-AlGaN构成，厚度为5nm。电子供给层24由n-AlGaN构成，厚度为30nm。隔离区域形成膜40a由p-GaN构成，厚度为10nm。形成隔离区域形成膜40a以形成隔离区域形成层40，这将在下面描述。在一个替代的结构中，可以在电子供给层24上另外形成盖层(未示出)。
在本实施方案中，在通过MOVPE形成AlN、GaN以及AlGaN时，将气体如(但不限于)作为Al源的三甲基铝(TMA)、作为Ga源的三甲基镓(TMG)以及作为N源的氨(NH3)用作原料气体。可以通过供应以对应于待沉积的氮化物半导体层的组成的预定比例混合的上述原料气体来沉积作为氮化物半导体层的AlN层、GaN层以及AlGaN层。对于根据本实施方案的半导体器件，在通过MOVPE形成氮化物半导体层时，氨气的流量为100ccm-10LM，在沉积期间的沉积室的内部压力为50-300托，生长温度为1000-1200℃。
将Si用作n型杂质来掺杂成为电子供给层24的n-AlGaN。具体地，当沉积电子供给层24时，以预设流量将SiH4气体加入原料气体以形成掺杂Si的电子供给层24。在如上所述形成的n-AlGaN中掺杂的Si的浓度范围是从1×1018cm-3至1×1020cm-3，例如，可以为约5×1018cm-3。即使在沉积n-GaN等作为盖层(未示出)的情况下，也可以使用与上述类似的方法。
将Mg用作p型杂质来掺杂成为隔离区域形成膜40a的p-GaN。掺杂的Mg的浓度范围是从1×1020cm-3至1×1022cm-3，例如可以为约1×1021cm-3。在隔离区域形成膜40a沉积之后进行退火以进行活化。
接下来，如图11B所示，由该p-GaN形成用于元件隔离的隔离区域形成层40。具体地，以光刻胶涂覆隔离区域形成膜40a并且之后使其经受通过光刻装置的曝光处理与显影处理，由此，在可以形成隔离区域形成层40的区域上形成光刻胶图案(未示出)。随后，进行干法蚀刻如RIE等以移除隔离区域形成膜40a的未形成光刻胶图案的部分，由此形成p-GaN隔离区域形成层40。随后，通过有机溶剂等移除光刻胶图案(未示出)。
接下来，如图11C所示，在电子供给层24上形成源电极32与漏电极33。具体地，以光刻胶涂覆电子供给层24和隔离区域形成层40，并且之后使其经受通过光刻装置的曝光处理与显影处理，由此，在可以形成源电极32与漏电极33的区域处形成其中形成有开口的光刻胶图案(未示出)。随后，通过真空沉积来沉积用于形成源电极32与漏电极33的金属膜并且之后将其浸入有机溶剂等中以通过剥离移除沉积在光刻胶图案上的金属膜和光刻胶图案本身。金属膜的剩余部分形成源电极32与漏电极33。
接下来，如图12A所示，在电子供给层24上且在源电极32与漏电极33之间各自形成栅电极31，并在隔离区域形成层40上形成隔离区域形成电极240。具体地，以光刻胶涂覆电子供给层24和隔离区域形成层40并且之后使其经受通过光刻装置的曝光处理与显影处理，由此，在可以形成栅电极31且在隔离区域形成层40上方的区域处形成其中形成有开口的光刻胶图案(未示出)。
随后，通过真空沉积来沉积用于形成栅电极31的金属膜以及隔离区域形成电极240并且之后将其浸入有机溶剂等中以通过剥离移除沉积在光刻胶图案上的金属膜和光刻胶图案本身。金属膜的剩余部分形成栅电极31与隔离区域形成电极240。在以上，描述了以同样的工艺步骤形成栅电极31与隔离区域形成电极240的情况下的方法。然而，还可以以不同的工艺步骤分别形成栅电极31与隔离区域形成电极240。
接下来，如图12B所示，在电子供给层24、栅电极31、源电极32、漏电极33以及隔离区域形成电极240上形成有绝缘膜50。绝缘膜50是成为钝化膜的膜且由绝缘材料如SiO2、SiN等构成。绝缘膜50通过等离子体CVD等形成。
因此，可以根据根据本实施方案的半导体器件的制造方法来制造半导体器件。除上述的内容以外，本实施方案与第一实施方案基本相同。
第四实施方案
参照图13与图14描述根据第四实施方案的半导体器件。图13是根据本实施方案的半导体器件的俯视图。图14是包括沿图13中的虚线13A-13B切开的横截面的横截面图。在根据本实施方案的半导体器件中，形成使用氮化物半导体的多个高电子迁移率二极管(元件)。该半导体器件由氮化物半导体材料构成。在该半导体器件中，在硅衬底10等上形成有缓冲层21、电子沟道层22、中间层23、电子供给层24等。缓冲层21由AlN等构成。电子沟道层22由i-GaN等构成。中间层23由i-AlGaN等构成。电子供给层24由n-AlGaN等构成。
根据以上，在中间层23或电子沟道层22中的靠近与电子供给层24的界面处产生2DEG 22a。以上述这样的方式制造的2DEG 22a通过由GaN构成的电子沟道层22和由AlGaN构成的电子供给层24之间的晶格常数的差异等产生。或者，根据本实施方案的半导体器件可以具有其中在电子供给层24上另外形成盖层(未示出)的结构。
在以上的半导体器件中，将硅用于衬底10。然而，除了硅以外，也可以使用其他材料如蓝宝石、GaAs、SiC、GaN但不限于蓝宝石、GaAs、SiC、GaN来形成衬底。形成衬底10的材料可以是半绝缘材料或导电材料。
在本实施方案的半导体器件中，在电子供给层24上形成阴极电极331与阳极电极332，此外，形成由p-GaN构成的隔离区域形成层40以将元件彼此隔离。可以以常规技术在电子供给层24上的形成元件隔离区的区域上形成隔离区域形成层40。形成p-GaN隔离区域形成层40使得能够导致2DEG 22a从隔离区域形成层40的正下方的区域消失。因此，通过使2DEG 22a从隔离区域形成层40的正下方的区域消失，元件可以彼此隔离。在上述的半导体器件中，在电子沟道层22等中形成2DEG 22a。因此，在操作中，电子充当载流子。从而，隔离区域形成层40由p型半导体即p-GaN构成。然而，在半导体器件利用空穴载流子工作的情况下，在本实施方案的半导体器件中的隔离区域形成层40可以是n型半导体层或由n型半导体构成。
图15示出根据本实施方案的其中形成有多个高电子迁移率二极管(元件)的半导体器件。在元件之间形成有隔离区域形成层40，并且导致2DEG从隔离区域形成层40的正下方的区域消失。因此，实现了每一个元件的隔离。在高电子迁移率二极管(元件)中的每一个中，阴极电极331连接至阴极焊垫361，阳极电极332连接至阳极焊垫362。
半导体器件的制造方法
接下来，参照图16与图17描述制造根据本实施方案的半导体器件的方法。
首先，如图16A所示，通过MOVPE技术在衬底10上形成氮化物半导体层。该氮化物半导体层可以包括但不限于缓冲层21、电子沟道层22、中间层23、电子供给层24以及隔离区域形成膜40a。通过MOVPE外延生长这些氮化物半导体层。或者，例如，可以使用不同于MOVPE的方法如MBE技术。将硅衬底用于衬底10。缓冲层21由AlN构成，厚度为0.1μm。电子沟道层22由i-GaN构成，厚度为3μm。中间层23由i-AlGaN构成，厚度为5nm。电子供给层24由n-AlGaN构成，厚度为30nm。隔离区域形成膜40a由p-GaN构成，厚度为10nm。形成隔离区域形成膜40a以形成隔离区域形成层40，这将在下面描述。在一个替代的结构中，可以另外在电子供给层24上形成盖层(未示出)。
在本实施方案中，在通过MOVPE形成AlN、GaN以及AlGaN时，将气体如(但不限于)作为Al源的(TMA)、作为Ga源的三甲基镓(TMG)以及作为N源的氨(NH3)用作原料气体。可以通过供应以对应于待沉积的氮化物半导体层的组成的预定比例混合的上述原料气体来沉积为氮化物半导体层的AlN层、GaN层以及AlGaN层。对于根据本实施方案的半导体器件，在通过MOVPE形成氮化物半导体层时，氨气的流量为100ccm-10LM，在沉积期间的沉积室的内部压力为50-300托，生长温度为1000-1200℃。
将Si用作n型杂质来掺杂成为电子供给层24的n-AlGaN。具体地，当沉积电子供给层24时，以预设流量将SiH4气体加入原料气体以形成掺杂Si的电子供给层24。在如上所述形成的n-AlGaN中掺杂的Si的浓度范围是从1×1018cm-3至1×1020cm-3，例如，可以为约5×1018cm-3。即使在沉积n-GaN等作为盖层(未示出)的情况下，也可以使用与上述类似的方法。
将Mg用作p型杂质来掺杂成为隔离区域形成膜40a的p-GaN。掺杂的Mg的浓度范围是从1×1020cm-3至1×1022cm-3，例如可以为约1×1021cm-3。在隔离区域形成膜40a沉积之后进行退火以进行活化。
接下来，如图16B所示，由该p-GaN形成用于元件隔离的隔离区域形成层40。具体地，以光刻胶涂覆隔离区域形成膜40a并且之后使其经受通过光刻装置的曝光处理与显影处理，由此，在可以形成隔离区域形成层40的区域上形成光刻胶图案(未示出)。随后，进行干法蚀刻如RIE等以移除隔离区域形成膜40a的无光刻胶图案形成的部分，由此形成p-GaN隔离区域形成层40。随后，通过有机溶剂等移除光刻胶图案(未示出)。
接下来，如图16C所示，在电子供给层24上形成阴极电极331。具体地，以光刻胶涂覆电子供给层24和隔离区域形成层40，并且之后使其经受通过光刻装置的曝光处理与显影处理，由此，在可以形成阴极电极331的区域处形成其中形成有开口的光刻胶图案(未示出)。随后，通过真空沉积来沉积用于形成阴极电极331的金属膜并且之后将其浸入有机溶剂等中以通过剥离移除沉积在光刻胶图案上的金属膜和光刻胶图案本身。金属膜的剩余部分形成阴极电极331。
接下来，如图17A所示，在电子供给层24上形成阳极电极332。具体地，以光刻胶涂覆电子供给层24和隔离区域形成层40，并且之后使其经受通过光刻装置的曝光处理与显影处理，由此，在可以形成阳极电极332的区域处形成其中形成有开口的光刻胶图案(未示出)。随后，通过真空沉积来沉积用于形成阳极电极332的金属膜并且之后将其浸入有机溶剂等中以通过剥离移除沉积在光刻胶图案上的金属膜和光刻胶图案本身。金属膜的剩余部分形成阳极电极332。
接下来，如图17B所示，在电子供给层24、阴极电极331、阳极电极332以及隔离区域形成层40上形成绝缘膜50。绝缘膜50是成为钝化膜的膜且由绝缘材料如SiO2、SiN等构成。通过等离子体CVD等形成绝缘膜50。
因此，可以根据根据本实施方案的半导体器件的制造方法来制造半导体器件。除上述的内容以外，本实施方案与第一实施方案基本相同。
第五实施方案
接下来，描述第五实施方案。本实施方案涉及封装半导体器件、电源装置以及高频放大器。
通过对根据第一实施方案至第四实施方案中的一个实施方案的半导体器件进行分立封装来形成根据本实施方案的封装半导体器件。参照图18与图19描述这样的分立封装的半导体器件。图18与图19示意性地示出分立封装的半导体器件的内部结构与电极布置等并且可以与第一实施方案至第四实施方案中的那些内部结构与电极布置等不同。
封装的半导体器件1
通过对根据第一实施方案至第四实施方案中的一个实施方案的半导体器件进行分立封装来形成图18中示出的封装半导体器件。
首先，通过划片等切割根据第一实施方案至第三实施方案中的一个实施方案的半导体器件来形成作为GaN基半导体HEMT的半导体芯片410。使用管芯接合剂430如钎料等将该半导体芯片410固定在引线框420上。该半导体芯片410与根据第一实施方案至第三实施方案中的一个实施方案的半导体器件对应。
接下来，用接合线431连接栅电极411与栅极引线421，用接合线432连接源电极412与源极引线422，用接合线433连接漏电极413与漏极引线423。接合线431、接合线432、接合线433由金属材料如Al等构成。在本实施方案中，栅电极411是一种栅极焊垫并连接至根据第一实施方案至第三实施方案中的一个实施方案的半导体器件的栅电极31。此外，源电极412是一种源极焊垫并连接至根据第一实施方案至第三实施方案中的一个实施方案的半导体器件的源电极32。漏电极413是一种漏极焊垫并连接至根据第一实施方案至第三实施方案中的一个实施方案的半导体器件的漏电极33。
接下来，使用模制树脂440通过传递模制法进行树脂密封。因此，可以制造出分立封装的GaN基半导体HEMT的半导体器件。
封装的半导体器件2
通过对根据第四实施方案的半导体器件进行分立封装形成图19中示出的封装半导体器件。
首先，通过划片等切割根据第四实施方案的半导体器件来形成作为GaN基半导体二极管的半导体芯片415。使用管芯接合剂430如钎料等将半导体芯片415固定在引线框420上。半导体芯片415与根据第四实施方案的半导体器件对应。
接下来，用接合线436连接阴极电极416与阴极引线426，用接合线437连接阳极电极417与阳极引线427。接合线436与接合线437由金属材料如Al等构成。在本实施方案中，阴极电极416是一种阴极焊垫并连接至根据第四实施方案的半导体器件的阴极电极331。此外，阳极电极417是一种阳极焊垫并连接至根据第四实施方案的半导体器件的阳极电极332。
接下来，使用模制树脂440通过传递模制法进行树脂密封。因此，可以使用GaN基半导体材料制造出其中高电子迁移率二极管是分立封装的半导体器件。
PFC电路、电源装置以及高频放大器
接下来，描述根据本实施方案的PFC电路、电源装置以及高频放大器。根据本实施方案的PFC电路、电源装置以及高频放大器各自使用根据第一实施方案至第四实施方案中的一个或若干实施方案的半导体器件中的一个或多个半导体器件。
PFC电路
接下来，描述根据本实施方案的PFC(功率因子校正)电路。根据本实施方案的PFC电路包括根据第一实施方案至第四实施方案中的一个实施方案的半导体器件。
参照图20描述根据本实施方案的PFC电路。根据本实施方案的PFC电路450包括：开关元件(晶体管)451、二极管452、扼流圈453、电容器454、电容器455、二极管桥456以及交流(AC)电源(未示出)。开关元件451使用由AlGaN/GaN构成的HEMT，该HEMT是根据第一实施方案至第三实施方案中的一个实施方案的半导体器件。此外，二极管452使用由AlGaN/GaN构成的高电子迁移率二极管，该高电子迁移率二极管是根据第四实施方案的半导体器件。
在PFC电路450中，开关元件451的漏电极连接至二极管452的阳极端子以及扼流圈453的一个端子。此外，开关元件451的源电极连接至电容器454的一个端子以及电容器455的一个端子。电容器454的另一端子连接至扼流圈453的另一端子。电容器455的另一端子连接至二极管452的阴极端子。AC电源(未示出)通过二极管桥456连接在电容器454的两个端子之间。如上所述制造的PFC电路450通过输出电容器455的两个端子之间的直流(DC)电压。
根据本实施方案的PFC电路可以提高PFC电路的可靠性与特性，这是因为它使用了根据第一实施方案至第四实施方案中的若干实施方案的高可靠性的并具有优选特性的半导体器件。
电源装置
接下来，描述根据本实施方案的电源装置器件。根据本实施方案的电源装置包括根据第一实施方案至第三实施方案中的一个实施方案的由AlGaN/GaN构成的HEMT以及根据第四实施方案的由AlGaN/GaN构成的高电子迁移率二极管。
参照图21描述根据本实施方案的电源装置。根据本实施方案的电源装置具有包括根据本实施方案的上述PFC电路450的结构。
根据本实施方案的电源装置包括：高压一次侧电路461、低压二次侧电路462，以及设置在一次侧电路461与二次侧电路462之间的变压器463。
一次侧电路461包括根据本实施方案的上述PFC电路450以及连接在PFC电路450的电容器455的两个端子之间的逆变电路。例如，该逆变电路可以是如全桥逆变电路460。全桥逆变电路460包括多个(在本实施例中有四个开关元件)开关元件464a、464b、464c和464d。二次侧电路462包括多个(在本实施例中为三个)开关元件465a、465b和465c。二极管桥456连接至AC电源457。
在本实施方案中，一次侧电路461中的PFC电路450的开关元件451使用由AlGaN/GaN构成的HEMT，该HEMT是根据第一实施方案至第三实施方案中的一个实施方案的半导体器件。此外，全桥逆变电路460中的开关元件464a、464b、464c和464d使用由AlGaN/GaN构成的HEMT，该HEMT是根据第一实施方案至第三实施方案中的一个实施方案的半导体器件。另一方面，二次侧电路462的开关元件465a、465b以及465c使用具有通常的硅MIS结构的FET。
根据本实施方案的电源装置可以提高电源装置的可靠性与特性，这是因为它使用了根据第一实施方案至第四实施方案中的若干实施方案的高可靠性的并具有优选特性的半导体器件。
高频放大器
接下来，描述根据本实施方案的高频放大器。根据本实施方案的高频放大器具有使用由AlGaN/GaN构成的HEMT的结构，该HEMT是根据第一实施方案至第三实施方案中的一个实施方案的半导体器件。
参照图22描述根据本实施方案的高频放大器。根据本实施方案的高频放大器包括：数字预失真电路471、混频器472a、472b、功率放大器473以及定向耦合器474。
数字预失真电路471补偿输入信号中的非线性失真。混频器472a将非线性失真已经得到补偿的输入信号与交流(AC)信号进行混合。功率放大器473将与AC信号混合的输入信号放大并且包括由AlGaN/GaN构成的HEMT，该HEMT是根据第一实施方案至第三实施方案中的一个实施方案的半导体器件。定向耦合器474进行输入信号或输出信号的监测等。在图22中，例如，通过切换开关，可以通过混频器472b将输出侧的信号与AC信号混合并且可以将该混合信号发送至数字预失真电路471。
根据本实施方案的高频放大器可以提高高频放大器的可靠性与特性，原因是它使用了根据第一实施方案至第三实施方案中的一个实施方案的高可靠性的并具有优选特性的半导体器件。
本文中所记载的所有实施例和条件语言意在用于教示目的，以帮助读者理解本发明以及由本发明人贡献的概念，以促进本领域的发展，并且，本文中所叙述的所有实施例和条件语言将解释为不限于这样的具体叙述的实施例和条件，说明书中的这样的示例的组织也不涉及描述本发明的优势和劣势。尽管已详细描述了本发明的实施方案，但应当理解，可以在不背离本发明的精神和范围的情况下对本发明的实施方案进行各种变化、置换和替换。

Claims (20)

1.一种半导体器件，包括：
形成在衬底之上的第一半导体层；
形成在所述第一半导体层之上的第二半导体层；
形成在所述第二半导体层之上的电极；以及
形成在所述第二半导体层上的第三半导体层；
其中，所述第三半导体层形成为围绕其中形成有所述电极的每个元件，以及
其中，所述第三半导体层是其导电型的极性与在所述第一半导体层中产生的载流子的极性相反的半导体层。
2.根据权利要求1所述的半导体器件，
其中，所述第一半导体层、所述第二半导体层以及所述第三半导体层为氮化物半导体。
3.根据权利要求1所述的半导体器件，
其中，在所述第一半导体层中在所述第一半导体层与所述第二半导体层之间的界面附近产生有电子，以及
其中，所述第三半导体层为p型。
4.根据权利要求1所述的半导体器件，
其中，所述电极为栅电极、源电极以及漏电极，并且形成在所述第二半导体层之上的由所述第三半导体层围绕的区域中。
5.根据权利要求4所述的半导体器件，
其中，所述半导体器件为高电子迁移率晶体管。
6.根据权利要求1所述的半导体器件，
其中，所述电极为阴极电极和阳极电极，并且形成在所述第二半导体层之上的由所述第三半导体层围绕的区域中。
7.根据权利要求1所述的半导体器件，
其中，所述第一半导体层由包括GaN的材料构成。
8.根据权利要求1所述的半导体器件，
其中，所述第二半导体层由包括AlGaN的材料构成。
9.根据权利要求1所述的半导体器件，
其中，所述第二半导体层为n型。
10.根据权利要求1所述的半导体器件，
其中，所述第三半导体层由包括GaN的材料构成。
11.根据权利要求1所述的半导体器件，
其中，在所述第三半导体层上形成有电极。
12.一种制造半导体器件的方法，所述方法包括：
使膜在衬底之上依次层叠，所述膜包括用于第一半导体层、第二半导体层以及第三半导体层的形成材料；
通过移除所述膜的包括用于所述第三半导体层的所述形成材料的部分来形成所述第三半导体层；以及
在所述第二半导体层之上形成电极；
其中，所述第三半导体层形成为围绕其中形成有所述电极的每个元件，以及
其中，所述第三半导体层是其导电型的极性与在所述第一半导体层中产生的载流子的极性相反的半导体层。
13.根据权利要求12所述的制造半导体器件的方法，
其中，在所述形成电极的过程中，在所述第三半导体层上另外形成电极。
14.根据权利要求12所述的制造半导体器件的方法，
其中，在所述形成电极的过程中，形成栅电极、源电极以及漏电极。
15.根据权利要求12所述的制造半导体器件的方法，
其中，在所述形成电极的过程中，形成阴极电极与阳极电极。
16.一种制造半导体器件的方法，所述方法包括：
在衬底之上依次形成并层叠第一半导体层与第二半导体层；
在所述第二半导体层上形成掩模，所述掩模包括在预定区域处的开口：
在所述第二半导体层的通过所述掩模的所述开口露出的部分上形成第三半导体层；
移除所述掩模；以及
在所述第二半导体层之上形成电极；
其中，所述第三半导体层形成为围绕其中形成有所述电极的每个元件，以及
其中，所述第三半导体层是其导电型的极性与在所述第一半导体层中产生的载流子的极性相反的半导体层。
17.根据权利要求16所述的制造半导体器件的方法，
其中，所述掩模为非晶的，以及
其中，通过金属有机气相外延或分子束外延形成所述第三半导体层。
18.根据权利要求16所述的制造半导体器件的方法，
其中，在所述形成电极的过程中，在所述第三半导体层上另外形成电极。
19.根据权利要求16所述的制造半导体器件的方法，
其中，在所述形成电极的过程中，形成栅电极、源电极以及漏电极。
20.根据权利要求16所述的制造半导体器件的方法，
其中，在所述形成电极的过程中，形成阴极电极与阳极电极。
CN201310053713XA 2012-03-19 2013-02-19 半导体器件及其制造方法 Pending CN103325824A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012062901A JP2013197315A (ja) 2012-03-19 2012-03-19 半導体装置及び半導体装置の製造方法
JP2012-062901 2012-03-19

Publications (1)

Publication Number Publication Date
CN103325824A true CN103325824A (zh) 2013-09-25

Family

ID=49156835

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310053713XA Pending CN103325824A (zh) 2012-03-19 2013-02-19 半导体器件及其制造方法

Country Status (5)

Country Link
US (1) US20130240897A1 (zh)
JP (1) JP2013197315A (zh)
KR (1) KR101456774B1 (zh)
CN (1) CN103325824A (zh)
TW (1) TW201344902A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108717943A (zh) * 2018-03-30 2018-10-30 中国科学院微电子研究所 Hemt与单刀双掷开关电路

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6047998B2 (ja) * 2012-08-28 2016-12-21 サンケン電気株式会社 半導体装置
DE112014003169B4 (de) * 2013-07-08 2021-01-21 Efficient Power Conversion Corporation Isolationsstruktur in Gallium Nitrid Komponenten und Integrierte Schaltungen
KR102100928B1 (ko) * 2013-10-17 2020-05-15 삼성전자주식회사 고전자 이동도 트랜지스터
TWI556321B (zh) * 2014-04-23 2016-11-01 穩懋半導體股份有限公司 高電子遷移率電晶體植入硼隔離結構之製程方法
JP2016131207A (ja) * 2015-01-14 2016-07-21 株式会社豊田中央研究所 集積した半導体装置
US10756084B2 (en) * 2015-03-26 2020-08-25 Wen-Jang Jiang Group-III nitride semiconductor device and method for fabricating the same
JP6261553B2 (ja) * 2015-11-27 2018-01-17 株式会社豊田中央研究所 窒化物半導体装置及びその製造方法
JP6957982B2 (ja) 2017-05-29 2021-11-02 三菱電機株式会社 半導体装置及びその製造方法
JP7316757B2 (ja) * 2018-02-23 2023-07-28 ローム株式会社 半導体装置
US11791388B2 (en) * 2020-02-27 2023-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Source leakage current suppression by source surrounding gate structure
DE102020112069B4 (de) * 2020-02-27 2022-03-03 Taiwan Semiconductor Manufacturing Co. Ltd. Source-leckstromunterdrückung durch source-umgebende gate-struktur und verfahren zur herstellung der gate-struktur

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010016377A1 (en) * 1999-12-14 2001-08-23 Hiroshi Mizutani Semiconductor device and its manufacturing method capable of reducing low frequency noise
CN1684257A (zh) * 2004-04-16 2005-10-19 松下电器产业株式会社 半导体装置
JP2009038175A (ja) * 2007-08-01 2009-02-19 Panasonic Corp 窒化物半導体トランジスタとその製造方法
US20090315122A1 (en) * 2005-12-12 2009-12-24 Oki Electric Industry Co., Ltd. Semiconductor device having ohmic recessed electrode
US20110233559A1 (en) * 2010-03-26 2011-09-29 Renesas Electronics Corporation Field-effect transistor

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0322441A (ja) * 1989-06-19 1991-01-30 Nec Corp 化合物半導体装置
JP2005328035A (ja) 2004-04-16 2005-11-24 Matsushita Electric Ind Co Ltd 半導体装置
JP4002918B2 (ja) * 2004-09-02 2007-11-07 株式会社東芝 窒化物含有半導体装置
JP2008078526A (ja) * 2006-09-25 2008-04-03 New Japan Radio Co Ltd 窒化物半導体装置及びその製造方法
WO2010050021A1 (ja) * 2008-10-29 2010-05-06 富士通株式会社 化合物半導体装置及びその製造方法
JP5672756B2 (ja) * 2010-04-16 2015-02-18 サンケン電気株式会社 半導体装置
US8723222B2 (en) * 2011-07-19 2014-05-13 Electronics And Telecommunications Research Institute Nitride electronic device and method for manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010016377A1 (en) * 1999-12-14 2001-08-23 Hiroshi Mizutani Semiconductor device and its manufacturing method capable of reducing low frequency noise
CN1684257A (zh) * 2004-04-16 2005-10-19 松下电器产业株式会社 半导体装置
US20090315122A1 (en) * 2005-12-12 2009-12-24 Oki Electric Industry Co., Ltd. Semiconductor device having ohmic recessed electrode
JP2009038175A (ja) * 2007-08-01 2009-02-19 Panasonic Corp 窒化物半導体トランジスタとその製造方法
US20110233559A1 (en) * 2010-03-26 2011-09-29 Renesas Electronics Corporation Field-effect transistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108717943A (zh) * 2018-03-30 2018-10-30 中国科学院微电子研究所 Hemt与单刀双掷开关电路

Also Published As

Publication number Publication date
TW201344902A (zh) 2013-11-01
JP2013197315A (ja) 2013-09-30
KR20130106293A (ko) 2013-09-27
US20130240897A1 (en) 2013-09-19
KR101456774B1 (ko) 2014-10-31

Similar Documents

Publication Publication Date Title
US9818840B2 (en) Semiconductor device and manufacturing method of semiconductor device
CN103325824A (zh) 半导体器件及其制造方法
CN103077890B (zh) 半导体器件和制造方法
CN104377239B (zh) 半导体器件及其制造方法
KR101514140B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
US9269782B2 (en) Semiconductor device
CN102916045B (zh) 半导体器件和用于制造半导体器件的方法
JP5990976B2 (ja) 半導体装置及び半導体装置の製造方法
KR101465889B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
CN103311290A (zh) 半导体器件及制造半导体器件的方法
CN104064592A (zh) 半导体器件
CN103715246A (zh) 半导体装置
CN103715245A (zh) 半导体装置
CN103367424A (zh) 化合物半导体器件及其制造方法
JP6674087B2 (ja) 化合物半導体装置及びその製造方法
JP7139774B2 (ja) 化合物半導体装置、化合物半導体装置の製造方法及び増幅器
TWI497711B (zh) 半導體裝置及其製造方法
CN103715248A (zh) 半导体器件以及用于制造半导体器件的方法
JP2015002341A (ja) 化合物半導体装置及びその製造方法
CN103325781B (zh) 半导体器件、pfc电路、电源装置和放大器
JP2022110730A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: CHUANGSHIFANG ELECTRONIC JAPAN CO., LTD.

Free format text: FORMER OWNER: FUJITSU LTD.

Effective date: 20140728

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140728

Address after: Kanagawa

Applicant after: Chuangshifang Electronic Japan Co., Ltd.

Address before: Kanagawa

Applicant before: Fujitsu Ltd.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130925