CN104064592A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN104064592A
CN104064592A CN201310711531.7A CN201310711531A CN104064592A CN 104064592 A CN104064592 A CN 104064592A CN 201310711531 A CN201310711531 A CN 201310711531A CN 104064592 A CN104064592 A CN 104064592A
Authority
CN
China
Prior art keywords
insulating barrier
semiconductor device
semiconductor layer
film
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310711531.7A
Other languages
English (en)
Inventor
金村雅仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN104064592A publication Critical patent/CN104064592A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及一种半导体器件，包括：衬底；形成在衬底上的第一半导体层；形成在第一半导体层上的第二半导体层；形成在第二半导体层上的第一绝缘层，该第一绝缘层由包含SiO2的材料形成；形成在第一绝缘层上的第二绝缘层，该第二绝缘层由包含选自Al2O3、ZrO2、Ta2O5、Ga2O3和HfO2中的一种或更多种的材料形成；以及形成在第二绝缘层上的栅电极。

Description

半导体器件
技术领域
本文所论述的实施方案的某个方面涉及半导体器件。
背景技术
作为氮化物半导体的GaN、AlN或InN等或者其晶体的材料具有宽带隙并且已被用在高功率电子器件或短波长发光器件等中。其中，已开发了用于作为高功率器件的场效应晶体管（FET），特别是高电子迁移率晶体管（HEMT）的技术（例如日本专利申请公开第2002-359256号）。使用这样的氮化物半导体的HEMT被用在高功率/高效放大器、或高功率开关器件等中。
使用氮化物半导体的HEMT为如下器件：在衬底上形成有氮化铝镓/氮化镓（AlGaN/GaN）异质结构并且GaN层为电子渡越层。这里，关于衬底，使用由蓝宝石、碳化硅（SiC）、氮化镓（GaN）、或硅（Si）等形成的衬底。
GaN的带隙为3.4eV，其大于Si的带隙（1.1eV）或GaAs的带隙（1.4eV），并且具有高击穿电压。此外，可得到高饱和电子速度、高电压操作和高功率，并因此可将其用于高效率开关元件、电动车辆中的高耐电强度器件等。此外，还公开了具有通过在栅电极下的绝缘膜提供的绝缘栅极结构的器件，以抑制在晶体管中的漏电流（例如日本专利申请公开第2010-199481号）。
同时，在电源开关元件中期望常断操作，使得在栅极电压为0V的情况下没有电流在半导体元件中流动。对于这样的常断操作，必需将栅极阈值电压偏移至正侧，并且对设置有p-GaN盖层的结构或形成有栅极凹部的结构进行研究。然而，在设置有p-GaN盖层的结构的情况下，出现了晶体生长困难的问题；以及在形成有栅极凹部的结构的情况下，出现了容易导致蚀刻损伤等且难以控制栅极凹部的深度的问题。
因此，对于半导体器件如使用氮化物半导体（如GaN）用于半导体材料的场效应晶体管，期望能够容易地制造、进行常断操作、且具有高均一性的半导体器件。
发明内容
根据实施方案的一个方面，半导体器件包括：衬底；形成在衬底上的第一半导体层；形成在第一半导体层上的第二半导体层；形成在第二半导体层上的第一绝缘层，该第一绝缘层由包含SiO2的材料形成；形成在第一绝缘层上的第二绝缘层，该第二绝缘层由包含选自Al2O3、ZrO2、Ta2O5、Ga2O3和HfO2中的一种或更多种的材料形成；以及形成在第二绝缘层上的栅电极。
附图说明
图1为第一实施方案中的半导体器件的结构图；
图2A、图2B和图2C为第一绝缘层和第二绝缘层的说明图（1）；
图3为第一绝缘层和第二绝缘层的说明图（2）；
图4为第一绝缘层和第二绝缘层的说明图（3）；
图5A、图5B和图5C为第一实施方案中的半导体器件的制造方法的过程图（1）；
图6A、图6B和图6C为第一实施方案中的半导体器件的制造方法的过程图（2）；
图7A和图7B为第一实施方案中的半导体器件的制造方法的过程图（3）；
图8为第二实施方案中的半导体器件的结构图；
图9A、图9B和图9C为第二实施方案中的半导体器件的制造方法的过程图（1）；
图10A、图10B和图10C为第二实施方案中的半导体器件的制造方法的过程图（2）；
图11A和图11B为第二实施方案中的半导体器件的制造方法的过程图（3）；
图12为第三实施方案中的半导体器件的结构图；
图13为第四实施方案中的半导体器件的结构图；
图14为第五实施方案中的半导体器件的结构图；
图15为第六实施方案中的分立封装半导体器件的说明图；
图16为第六实施方案中的电源装置的电路图；以及
图17为第六实施方案中的高功率放大器的结构图。
具体实施方式
下面将参照附图来描述一些实施方案。这里，相同的附图标记指代相同的部件等，并且将省略其重复描述。
[第一实施方案]
（半导体器件）
将基于图1来描述根据第一实施方案的半导体器件。
根据本实施方案的半导体器件为如下器件：在衬底11上层叠并形成有作为第一半导体层的由i-GaN形成的电子渡越层12和作为第二半导体层的由AlGaN形成的电子供给层13。在电子供给层13和电子渡越层12的一部分上形成有元件间隔离区21。在电子供给层13上的除了用于形成源电极42和漏电极43的区域以外的区域中形成有绝缘膜30。以在用于形成栅电极41的区域中露出电子供给层13的表面的方式在该绝缘膜30上形成开口30a。此外，本实施方案中，第一半导体层和第二半导体层由氮化物半导体形成。
此外，在绝缘膜30的开口30a处的电子供给层13和绝缘膜30上层叠并形成有第一绝缘层31和第二绝缘层32。在绝缘膜30的已形成开口30a的区域中的第二绝缘层32上形成有栅电极41。在电子供给层13上形成源电极42和漏电极43。此外，在第二绝缘层32等上形成有保护绝缘膜33。
在本实施方案中，在电子渡越层12中且接近电子渡越层12和电子供给层13之间的界面处生成二维电子气（2DEG）12a。然而，在本实施方案中，由于下面描述的原因，消除了在栅电极41正下方的2DEG12a，因此可以实现常断。
在本实施方案中，第一绝缘层31和第二绝缘层32由彼此不同的氧化物形成。具体地，第一绝缘层31由包含SiO2或HfO2等的材料形成。在第一绝缘层31由包含SiO2的材料形成的情况下，第二绝缘层32由包含选自Al2O3、ZrO2、Ta2O5、Ga2O3和HfO2等中的一种或两种的材料形成。此外，在第一绝缘层31由包含HfO2的材料形成的情况下，第二绝缘层32由包含选自Al2O3、ZrO2、Ta2O5和Ga2O3等中的一种或更多种的材料形成。
这里，在第一绝缘层31由包含SiO2的材料形成的情况下，第二绝缘层32优选地由包含Al2O3或HfO2的材料形成。此外，在第一绝缘层31由包含HfO2的材料形成的情况下，第二绝缘层32优选地由包含Al2O3的材料形成。
此外，绝缘膜30由氧化物或氮化物形成，并且具体地，由包含SiO2或SiN等的材料形成。在本实施方案中，绝缘膜30由SiN形成。这里，本实施方案中的绝缘膜30可以被描述为第三绝缘层。
此外，保护绝缘膜33由绝缘材料（如氧化物或氮化物）形成，并且在本实施方案中，保护绝缘膜33由包含SiO2或SiN等的材料形成。（第一绝缘层31和第二绝缘层32）
接下来，将描述本实施方案中的第一绝缘层31和第二绝缘层32。如图2A、图2B和图2C所示，通过在氮化物半导体层81上形成绝缘层且在该绝缘层上形成电极85来制造样品，并且对制造的样品测量电压和电容之间的关系。这里，氮化物半导体层81对应于电子渡越层12和电子供给层13。
图2A中所示的样品2A是通过如下方法制造的：在氧气氛中对由AlGaN形成的氮化物半导体层81进行氧等离子体处理和热处理，并且随后在氮化物半导体层81上膜形成具有约40nm的厚度的Al2O3膜82。这里，在Al2O3膜82上形成电极85。在大气中在600℃的温度下对样品2A进行热处理，从而氮化物半导体层81的表面被氧化以形成AlOx、GaOx或InOx等的氧化膜83。因此，Al2O3膜82形成在该氧化膜83上。
图2B所示的样品2B是通过如下方法制造的：通过氢氟酸等除去在由AlGaN形成的氮化物半导体层81的表面上的自然氧化膜，随后在氮化物半导体层81上膜形成具有约40nm的厚度的Al2O3膜82。这里，在Al2O3膜82上形成电极85。因此，在样品2B中，Al2O3膜82直接形成在氮化物半导体层81上。
图2C所示的样品2C是通过如下方法制造的：在由AlGaN形成的氮化物半导体层81上膜形成具有约5nm的厚度的SiO2膜84，在SiO2膜84上膜形成具有约35nm的厚度的Al2O3膜82，并且以约600℃的温度进行热处理。这里，在Al2O3膜82上形成电极85。
对于如此制造的样品2A、2B和2C，图3中示出对电压与电容（电容-电压（CV）曲线）之间的关系进行测量的结果。具体地，通过使用电极85和形成在电极85周围且在氮化物半导体层81上的未示出的电极来测量该CV曲线。如图3中所示，样品2A的平带相对于样品2B偏移至负侧，而样品2C的平带相对于样品2B偏移至正侧。因此，将如样品2C所示的结构施加至半导体器件，从而可以容易地实现常断。这里，在形成SiO2膜来代替图2B所示的样品2B中的Al2O3膜时，不能确认平带偏移到正侧。因此，认为平带至正侧的这种偏移是通过在SiO2膜84上形成Al2O3膜82并进行热处理而引起的。
这里，将基于图4更详细地描述样品2C的CV曲线偏移至正侧的原因。认为在如图4（a）所示在氮化物半导体层81上膜形成SiO2膜84并且如图4（b）所示膜形成Al2O3膜82之后，进行了热处理，从而氧离子从Al2O3膜82移动到SiO2膜84。因而，氧离子从Al2O3膜82移动到SiO2膜84，从而在Al2O3膜82与SiO2膜84之间的界面处形成偶极子。该偶极子为如下偶极子：Al2O3膜82的一侧为正并且SiO2膜84的一侧为负，并且因为SiO2膜84的一侧为负而可以在氮化物半导体层81上形成2DEG的情况下减少或消除2DEG。因此，将样品2C中所示的结构施加至在栅电极41正下方的区域，从而可以减少或消除在栅电极41正下方的2DEG，使得可以容易地实现在半导体器件中的常断。
同时，材料被选择为在进行热处理等时将氧离子从两种氧化物膜中的其中一种移动到另一种，并且所选择的材料是层叠的，使得可以生成这样的偶极子。例如，关于两种氧化膜中的氧的密度，当其中之一具有高密度而另一种为具有低密度的材料时，可通过进行热处理等来生成偶极子。当具体研究这些材料的组合时，可以得到以下观察结果。即，可以得到如下观察结果：当一个绝缘膜由SiO2形成而另一绝缘膜由Al2O3、ZrO2、Ta2O5、Ga2O3或HfO2形成时容易生成偶极子。此外，可以得到如下观察结果：当一个绝缘膜由HfO2形成而另一绝缘膜由Al2O3、ZrO2、Ta2O5或Ga2O3形成时容易生成偶极子。
因此，第一绝缘层31由包含SiO2的材料形成，第二绝缘层32由包含选自Al2O3、ZrO2、Ta2O5、Ga2O3和HfO2等中的一种或更多种的材料形成，使得可实现常断。其中，较优选的是，第一绝缘层31由包含SiO2的材料形成，第二绝缘层32由包含Al2O3或HfO2等的材料形成。
此外，第一绝缘层31由包含HfO2的材料形成，第二绝缘层32由包括选自Al2O3、ZrO2、Ta2O5和Ga2O3等中的一种或更多种的材料形成，使得可实现常断。其中，较优选的是，第一绝缘层31由包含HfO2的材料形成并且第二绝缘层32由包含Al2O3等的材料形成。
这里，第一绝缘层31的膜厚度优选地为30nm或更小，并且进一步地优选为20nm或更小，以实现本实施方案的效果。此外，尽管只要形成第一绝缘层31就可以实现本实施方案的效果，但第一绝缘层31的膜厚度优选地为2nm或更大。这是因为，如果第一绝缘层31太厚，则所生成的偶极子的影响会降低，如果太薄，则不能生成足以实现常断的偶极子。
（半导体器件的制造方法）
接下来，将基于图5A、图5B、图5C、图6A、图6B、图6C、图7A和图7B来描述本实施方案中的半导体器件的制造方法。
首先，如图5A所示，基于金属有机气相外延（MOVPE）法在衬底11上按顺序外延生长并形成提供半导体层的未示出的缓冲层、电子渡越层12和电子供给层13。这里，可以根据需要来设置具有形成在电子供给层13上的盖层的结构。可以基于例如掺杂有杂质元素如Si的n-GaN来形成盖层。
对于衬底11，可以使用Si、蓝宝石、SiC、GaN或AlN等的衬底。
电子渡越层12为如下层：其提供第一半导体层并由具有约3μm的厚度的有意未掺杂的GaN制成。
电子供给层13为如下层：其提供第二半导体层并由具有约20nm的厚度的有意未掺杂的Al0.25Ga0.75N制成。这里，掺杂有杂质元素如Si的n型可以用于电子供给层13。从而，在电子渡越层12中且接近电子渡越层12与电子供给层13之间的界面处生成2DEG12a。
对于本实施方案中的MOVPE，使用三甲基镓（TMG）作为Ga的原料气体、三甲基铝（TMA）作为Al的原料，氨（NH3）作为N的原料，同时使用甲硅烷（SiH4）等作为Si的原料。这里，在氢（H2）作为载气时，将这些原料气体供应到MOVPE装置的反应器。
然后，如图5B中所示，在所形成的半导体层上形成元件间隔离区21。具体地，在电子供给层13上施用光刻胶并且通过曝光装置对其进行曝光和显影，使得形成具有孔的未示出的防蚀图形，所述孔在用于形成元件间隔离区21的区域中。随后，通过使用氯基气体的干法蚀刻或离子注入法来形成元件间隔离区21。在形成元件间隔离区21之后，通过有机溶剂等来除去防蚀图形。
然后，如图5C所示，形成接触半导体层如电子供给层13的源电极42和漏电极43。具体地，在电子供给层13上施用光刻胶并且通过曝光装置对其进行曝光和显影，使得形成具有孔的未示出的防蚀图形，所述孔在用于形成源电极42和漏电极43的区域中。随后，通过真空沉积来膜形成Ti/Al的层叠金属膜，并将其浸在有机溶剂等中，使得通过剥离将形成在防蚀图形上的金属膜与防蚀图形一起除去。从而，可以在电子供给层13上的未形成防蚀图形的区域中形成由Ti/Al形成的源电极42和漏电极43。随后，在约600℃的温度下进行热处理，从而可以在源电极42与漏电极43之间提供欧姆接触。
然后，如图6A所示，形成具有开口30a的绝缘膜30。绝缘膜30由具有绝缘性能的材料如氧化物或氮化物等（例如SiN或SiO2）形成。在本实施方案中，绝缘膜30由SiN形成。具体地，在通过原子层沉积（ALD）法来膜形成提供绝缘膜30的SiN膜之后，在SiN膜的表面上施加光刻胶并且通过曝光装置对其进行曝光和显影。从而，形成在用于形成开口30a的区域（即在用于形成下述栅电极41的区域正下方的区域）中具有孔的未示出的防蚀图形。随后，通过湿法蚀刻来除去在防蚀图形的孔处露出的SiN膜直到露出电子供给层13的表面为止，使得形成开口30a。因而，在用于形成栅电极41的区域正下方的区域中形成具有开口30a的绝缘膜30。随后，通过有机溶剂等来除去未示出的防蚀图形。在本实施方案中，在形成开口30a的时侯通过湿法蚀刻进行SiN的除去，因此几乎不损坏电子供给层。这里，在干法蚀刻中，用于除去SiN的蚀刻气体不同于用于除去AlGaN的优选蚀刻气体。因此，在干法蚀刻中选择蚀刻气体，因而可以在除去用于形成开口30a的区域中的全部SiN的同时几乎不损坏电子供给层13。
然后，如图6B所示，在开口30a处露出的电子供给层13和绝缘膜30上形成第一绝缘层31。通过膜形成法如ALD法来形成第一绝缘层31，以膜形成约5nm的SiO2膜。
然后，如图6C所示，第二绝缘层32形成在第一绝缘层31上。通过膜形成法如ALD法来形成第二绝缘层32，以膜形成约30nm的Al2O3膜。这里，对于用于第一绝缘层31和第二绝缘层32的膜形成法，可以通过除ALD法之外的膜形成法来进行膜形成。此外，可以在形成第二绝缘层32之后进行热处理。该热处理可以例如在氧气氛或氮气氛中以600℃的温度进行一分钟。通过进行该热处理可以更确定地将氧离子从第二绝缘层32移至第一绝缘层31，并因此可以更确定地在第一绝缘层31和第二绝缘层32中生成偶极子。从而，可以更确定地除去在栅电极41正下方的区域（即在开口30a正下方的绝缘膜30的区域）中的2DEG，并且可以更确定地实现常断。
然后，如图7A所示，在已形成开口30a的区域中的第二绝缘层32上形成栅电极41。具体地，在第二绝缘层32上施用光刻胶并且通过曝光装置对其进行曝光和显影，使得形成具有孔的未示出的防蚀图形，所述孔在用于形成栅电极41的区域中。以防蚀图形的孔位于包括在绝缘膜30中的开口30a的区域中的方式来形成该防蚀图形。随后，通过真空沉积等来膜形成Ni/Au的层叠金属膜，并且将其浸渍在有机溶剂等中，从而通过剥离将形成在防蚀图形上的金属膜与防蚀图形一起除去。从而，可以在第二绝缘层32上的未形成防蚀图形的区域中形成由Ni/Au形成的栅电极41。这里，在本实施方案中，“在栅电极41的正下方”是指在第二绝缘层32和第一绝缘层31下方的区域，或者在第二绝缘层32、第一绝缘层31和电子供给层13等下方的区域。
然后，如图7B所示，通过ALD法或CVD法等、基于如SiN或SiO2的材料来在第二绝缘层32等上形成保护绝缘膜33。
如上所述，可以根据本实施方案制造出半导体器件。在本实施方案中，可以实现常断型半导体器件同时未通过蚀刻等损坏半导体层如电子供给层13。此外，因为在层叠并形成第一绝缘层31和第二绝缘层32之后根据需要进行热处理，所以可以实现常断，使得其制造是容易的并且所制造的半导体的均一性也较高。因此，在本实施方案中，可以以高产率和低成本来制造半导体器件。
这里电子供给层13可以由InAlGaN或InAlN等以及AlGaN形成。此外，可以在由AlGaN形成的电子供给层13与由GaN形成的电子渡越层12之间形成AlN层。
[第二实施方案]
（半导体器件）
接下来，将基于图8来描述根据第二实施方案的半导体器件。
根据本实施方案的半导体器件为如下器件：在衬底11上层叠并形成有由i-GaN形成的电子渡越层12和由AlGaN形成的电子供给层13。在电子供给层13和电子渡越层12的一部分上形成有元件间隔离区21。在电子供给层13上的除了用于形成源电极42和漏电极43的区域以外的区域中形成有绝缘膜30。这里，在用于形成栅电极41的区域中除去绝缘膜30和电子供给层13的一部分以形成开口130a。开口130a可以通过除去在用于形成栅电极41的区域中的全部电子供给层13来提供，此外，可以通过除去电子渡越层12的一部分来提供。
此外，在开口130a处的电子供给层13等和绝缘膜30上层叠并形成有第一绝缘层31和第二绝缘层32。此外，在已形成开口130a的区域中的第二绝缘层32上形成有栅电极41，并且在电子供给层13上形成有源电极42和漏电极43。此外，在第二绝缘层32等上形成有保护绝缘膜33。
在本实施方案中，尽管在电子渡越层12中且接近电子渡越层12与电子供给层13之间的界面处生成2DEG12a，但是出于下面描述的原因，消除了在栅电极41的正下方的2DEG12a。因而，在栅电极41正下方的2DEG12a被消除，从而可以实现常断。
在本实施方案中，第一绝缘层31和第二绝缘层32由彼此不同的氧化物形成。具体地，第一绝缘层31由包含SiO2或HfO2等的材料形成。在第一绝缘层31由包含SiO2的材料形成的情况下，第二绝缘层32由包含选自Al2O3、ZrO2、Ta2O5、Ga2O3和HfO2等中的一种或更多种的材料形成。此外，在第一绝缘层31由包含HfO2的材料形成的情况下，第二绝缘层32由包含选自Al2O3、ZrO2、Ta2O5和Ga2O3等中的一种或更多种的材料形成。
这里，在第一绝缘层31由包含SiO2的材料形成的情况下，第二绝缘层32优选地由包含Al2O3或HfO2的材料形成。此外，在第一绝缘层31由包含HfO2的材料形成的情况下，第二绝缘层32优选地由包含Al2O3的材料形成。
此外，绝缘膜30由氧化物或氮化物形成，并且具体地，由包含SiO2或SiN等的材料形成。在本实施方案中，绝缘膜30由SiN形成。这里，在本实施方案中的绝缘膜30可以被描述为第三绝缘层。
此外，保护绝缘膜33由绝缘材料（如氧化物或氮化物）形成，并且具体地，由包含SiO2或SiN等的材料形成。
在本实施方案中，除去在栅电极41正下方的区域中的电子供给层13等以形成凹部，因此，可以更加确定地实现常断。
（半导体器件的制造方法）
接下来，将基于图9A、图9B、图9C、图10A、图10B、图10C、图11A和图11B来描述本实施方案中的半导体器件的制造方法。
首先，如图9A所示，基于MOVPE法来在衬底11上按顺序外延生长并形成提供半导体层的未示出的缓冲层、电子渡越层12和电子供给层13。这里，可以根据需要来提供具有形成在电子供给层13上的盖层的结构。可以基于例如掺杂有杂质元素如Si的n-GaN来形成盖层。
对于衬底11，可以使用Si、蓝宝石、SiC、GaN或AlN等的衬底。
电子渡越层12为如下层：其提供第一半导体层并由具有约3μm的厚度的有意未掺杂的GaN制成。
电子供给层13为如下层：其提供第二半导体层并由具有约20nm的厚度的有意未掺杂的Al0.25Ga0.75N制成。这里，掺杂有杂质元素如Si的n型可以用于电子供给层13。从而，在电子渡越层12中且接近电子渡越层12与电子供给层13之间的界面处生成2DEG12a。
对于本实施方案中的MOVPE，使用三甲基镓（TMG）作为Ga的原料气体、三甲基铝（TMA）作为Al的原料以及氨（NH3）作为N的原料，同时使用甲硅烷（SiH4）等作为Si的原料。这里，在氢（H2）是载气时，将这些原料气体供应给MOVPE装置的反应器。
然后，如图9B所示，在所形成的半导体层上形成元件间隔离区21。具体地，在电子供给层13上施用光刻胶并且通过曝光装置对其进行曝光和显影，使得形成具有孔的未示出的防蚀图形，所述孔在用于形成元件间隔离区21的区域中。随后，通过使用氯基气体的干法蚀刻或离子注入法来形成元件间隔离区21。在形成元件间隔离区21之后，通过有机溶剂等来除去防蚀图形。
然后，如图9C所示，形成接触半导体层如电子供给层13的源电极42和漏电极43。具体地，在电子供给层13上施用光刻胶并且通过曝光装置对其进行曝光和显影，使得形成具有孔的未示出的防蚀图形，所述孔在用于形成源电极42和漏电极43的区域中。随后，通过真空沉积来膜形成Ti/Al的层叠金属膜，并将其浸渍在有机溶剂等中，使得通过剥离将形成在防蚀图形上的金属膜与防蚀图形一起除去。从而，可以在电子供给层13上的未形成防蚀图形的区域中形成由Ti/Al形成的源电极42和漏电极43。随后，以约600℃的温度进行热处理，从而可以在源电极42与漏电极43之间提供欧姆接触。
然后，如图10A所示，形成绝缘膜30，并且通过除去绝缘膜30和电子供给层13在用于形成栅电极41的区域正下方的区域中的一部分来形成开口130a。绝缘膜30由具有绝缘性能的材料如氧化物或氮化物等（例如SiN或SiO2）形成。在本实施方案中，绝缘膜30由SiN形成。具体地，在通过原子层沉积法来膜形成提供绝缘膜30的SiN膜之后，在SiN膜的表面上施用光刻胶并且通过曝光装置对其进行曝光和显影。从而，形成具有孔的未示出的防蚀图形，所述孔在用于形成开口130a的区域（即在用于形成下述栅电极41的区域正下方的区域）中。随后，通过湿法蚀刻来除去在防蚀图形的孔处露出的SiN膜，并且通过使用氟基气体的干法蚀刻来进一步除去电子供给层13的一部分，使得形成开口130a。这里，开口130a可以为如下的开口：除去全部电子供给层13并且露出电子渡越层12，以及除去电子供给层13的一部分的情况，并且进一步可以除去电子渡越层12的一部分。随后，通过有机溶剂等来除去未示出的防蚀图形。此外，在除去在防蚀图形的孔处露出的SiN膜的情况下，可以进行干法蚀刻而不是湿法蚀刻。
然后，如图10B所示，在开口130a处露出的电子供给层13和绝缘膜30上形成第一绝缘层31。通过膜形成法如ALD法来形成第一绝缘层31，以膜形成约5nm的SiO2膜。
然后，如图10C所示，在第一绝缘层31上形成第二绝缘层32。通过膜形成法如ALD法来形成第二绝缘层32，以膜形成约30nm的Al2O3膜。这里，对于用于第一绝缘层31和第二绝缘层32的膜形成法，可以通过除ALD法以外的膜形成法来进行膜形成。此外，可以在形成第二绝缘层32之后进行热处理。该热处理可以例如在氧气氛或氮气氛中以600℃的温度进行一分钟。通过进行该热处理可以更确定地将氧离子从第二绝缘层32移至第一绝缘层31，因此可以更确定地在第一绝缘层31和第二绝缘层32中生成偶极子。从而，可以更确定地除去在栅电极41正下方的区域（即，在开口130a正下方的区域）中的2DEG，并且可以更确定地实现常断。
然后，如图11A所示，在已形成开口130a的区域中的第二绝缘层32上形成栅电极41。具体地，在第二绝缘层32上施用光刻胶并且通过曝光装置对其进行曝光和显影，使得形成具有孔的未示出的防蚀图形，所述孔在用于形成栅电极41的区域中。以防蚀图形的孔位于包括开口130a的区域中的方式来形成该防蚀图形。随后，通过真空沉积等来膜形成Ni/Au的层叠金属膜，并且将其浸渍在有机溶剂等中，从而通过剥离将形成在防蚀图形上的金属膜与防蚀图形一起除去。从而，在第二绝缘层32上的未形成防蚀图形的区域中形成由Ni/Au形成的栅电极41。这里，在本实施方案中，“在栅电极41的正下方”是指在第二绝缘层32和第一绝缘层31下方的区域，或者在第二绝缘层32、第一绝缘层31和电子供给层13等下方的区域。
然后，如图11B所示，通过ALD法或CVD法等、基于如SiN或SiO2等的材料来在第二绝缘层32等上形成保护绝缘膜33。
如上所述，可以根据本实施方案制造出半导体器件。在本实施方案中，除去了在栅电极41正下方的电子供给层13的一部分，使得可以进一步除去在栅电极41正下方的2DEG12a并且可以更加确定地实现常断。
这里，除了上述内容以外的其他内容类似于第一实施方案中的那些内容。
[第三实施方案]
接下来，将描述第三实施方案。本实施方案具有与第一实施方案的结构类似的结构，并且第一绝缘层由HfO2形成。具体地，如图12所示，半导体器件为如下器件：形成具有约5nm的厚度的HfO2膜以形成第一绝缘层231。在本实施方案中，类似于第一实施方案，也可以容易地提供常断型半导体器件。这里，除了上述内容以外的其他内容类似于第一实施方案的那些内容。
[第四实施方案]
接下来，将描述第四实施方案。如图13所示，本实施方案的结构为如下结构：第一绝缘层31和第二绝缘层32形成在电子供给层13上且位于栅电极41正下方。
这样的半导体器件的制造方法为：例如，在根据第一实施方案的半导体器件的制造方法中的图6B和图6C所示的过程中，通过膜形成法、膜形成条件等以低台阶覆盖来膜形成第一绝缘层31和第二绝缘层32。随后，可以通过除去在绝缘膜30上的第一绝缘层31和第二绝缘层32并且进行与图7A中所示的过程类似的过程来进行其形成。此外，可以通过如下方法来进行其形成：在膜形成绝缘膜30之前，通过膜形成第一绝缘层31和第二绝缘层32并且除去在除了用于形成栅电极41的区域以外的区域中的第一绝缘层31和第二绝缘层32。这里，除了上述内容以外的内容均类似于第一实施方案中的那些内容，并且此外，还可以将本实施方案应用于第二实施方案。
[第五实施方案]
接下来，将描述第五实施方案。本实施方案为第一实施方案等中的绝缘膜30和第一绝缘层31由相同材料形成的实施方案。具体地，如图14所示，通过对应于绝缘膜30和第一绝缘层31的第一绝缘层331来形成结构。
在本实施方案中，第一绝缘层331由与第一实施方案中的第一绝缘层31的材料类似的材料形成，并且通过除去第一绝缘层331的一部分来在用于形成栅电极41的区域中形成开口331a。因此，在开口331a处的第一绝缘层331被形成为比未形成开口331a的另一区域的第一绝缘层331薄。
可以通过如下方法来制造根据本实施方案的半导体器件：形成用于形成第一绝缘层331的SiO2膜，并且随后将在用于形成栅电极41的区域中的SiO2膜蚀刻至所期望的深度以形成开口331a。从而，可以类似地进行根据第一实施方案的半导体器件的制造方法中的图6A和图6B所示的过程，并且还可以减少制造过程。此外，当形成开口331a时，电子供给层13等未暴露于蚀刻气体或蚀刻流体，因此可以进一步抑制施加在电子供给层13等中的半导体层上的损坏。这里，除了上述内容以外的内容均类似于第一实施方案中的内容，并且此外，还可以将本实施方案应用于第二实施方案。
[第六实施方案]
接下来，将描述第六实施方案。本实施方案针对半导体器件、电源装置和高频放大器。
对作为第一实施方案至第五实施方案中的半导体器件中之一的本实施方案中的半导体器件进行分立封装，其中将基于图15来描述如此分立封装的半导体器件。此外，图15示意性地示出分立封装半导体器件的内部，其中电极等的布置与第一实施方案至第五实施方案中所示的那些不同。
首先，通过切片等来切割在第一实施方案至第五实施方中所制造的半导体器件以形成作为由GaN基半导体材料形成的HEMT的半导体芯片410。通过管芯粘合剂430如钎料将半导体芯片410固定在引线框420上。这里，该半导体芯片410对应于第一实施方案至第五实施方案中的半导体器件。
然后，通过接合导线431将栅电极441连接至栅极引线421，而通过接合导线432将源电极442连接至源极引线422，并且通过接合导线433将漏电极443连接至漏极引线423。这里，接合导线431、432和433由金属材料如Al形成。此外，在本实施方案中的栅电极441是连接至第一实施方案至第五实施方案中的半导体器件的栅电极41的栅电极焊垫。此外，源电极442是连接至第一实施方案至第五实施方案中的半导体器件的源电极42的源电极焊垫。此外，漏电极443是连接至第一实施方案至第五实施方案中的半导体器件的漏电极43的漏电极焊垫。
然后，通过传递成型法利用模制树脂440进行塑料密封。因而，可以制造出作为使用GaN基半导体材料的HEMT的分立封装半导体器件。
接下来，将描述本实施方案中的电源装置和高频放大器。本实施方案中的电源装置和高频放大器为使用第一实施方案至第五实施方案中的半导体器件中之一的电源装置和高频放大器。
首先，将基于图16来描述本实施方案中的电源装置。本实施方案中的电源装置460包括高压一次电路461、低压二次电路462和布置在一次电路461与二次电路462之间的变压器463。一次电路461包括交流电源464、所谓的桥式整流电路465、多个（在图16所示的实例中为四个）开关元件466和一个开关元件467等。二次电路462包括多个（在图16所示的实例中为三个）开关元件468。在图16所示的实例中，使用第一实施方案至第五实施方案中的半导体器件作为一次电路461的开关元件466和开关元件467。这里，一次电路461的开关元件466和开关元件467优选地为常断型半导体器件。此外，使用由硅形成的普通金属绝缘半导体场效应晶体管（MISFET）用于在二次电路462中所用的开关元件468。
接下来，将基于图17来描述本实施方案中的高频放大器。在本实施方案中的高频放大器470可以应用于例如用于移动电话网络的基站的功率放大器。该高频放大器470包括数字预失真电路471、混频器472、功率放大器473和定向耦合器474。数字预失真电路471补偿输入信号的非线性失真。混频器472将已补偿过非线性失真的输入信号与交流信号混合。功率放大器473将与交流信号混合的输入信号进行放大。在图17所示的实例中，功率放大器473具有第一实施方案至第五实施方案中的半导体器件中之一。定向耦合器474对输入信号或输出信号等进行监视。在图所示17的电路中，例如，由于开关的切换，所以混频器472可以将输出信号与交流信号进行混合，并且将与交流信号混合后的输出信号发送至数字预失真电路471。
对于公开的半导体器件，其可以容易地被制造，可以提供高均一性，并且可以在使用氮化物半导体如GaN作为半导体材料的半导体器件如场效应晶体管中进行常断操作。

Claims (17)

1.一种半导体器件，包括：
衬底；
形成在所述衬底上的第一半导体层；
形成在所述第一半导体层上的第二半导体层；
形成在所述第二半导体层上的第一绝缘层，所述第一绝缘层由包含SiO2的材料形成；
形成在所述第一绝缘层上的第二绝缘层，所述第二绝缘层由包含选自Al2O3、ZrO2、Ta2O5、Ga2O3和HfO2中的一种或更多种的材料形成；以及
形成在所述第二绝缘层上的栅电极。
2.根据权利要求1所述的半导体器件，其中所述第二绝缘层由包含Al2O3或HfO2的材料形成。
3.一种半导体器件，包括：
衬底；
形成在所述衬底上的第一半导体层；
形成在所述第一半导体层上的第二半导体层；
形成在所述第二半导体层上的第一绝缘层，所述第一绝缘层由包含HfO2的材料形成；
形成在所述第一绝缘层上的第二绝缘层，所述第二绝缘层由包含选自Al2O3、ZrO2、Ta2O5和Ga2O3中的一种或更多种的材料形成；以及
形成在所述第二绝缘层上的栅电极。
4.根据权利要求3所述的半导体器件，其中所述第二绝缘层由包含Al2O3的材料形成。
5.根据权利要求1所述的半导体器件，其中所述第一绝缘层在形成所述栅电极的区域中的厚度为30nm或更小。
6.根据权利要求5所述的半导体器件，其中所述第一绝缘层在形成所述栅电极的区域中的厚度为2nm或更大。
7.根据权利要求1所述的半导体器件，其中在所述第二半导体层上形成有在形成所述栅电极的区域中具有开口的第三绝缘层，并且在所述开口处的所述第二半导体层上形成所述第一绝缘层和所述第二绝缘层。
8.根据权利要求1所述的半导体器件，其中在所述第二半导体层上形成有第三绝缘层，在形成所述栅电极的区域中，通过移除所述第三绝缘层和所述第二半导体层的一部分而形成有开口，并且在所述开口处的所述第二半导体层上形成有所述第一绝缘层和所述第二绝缘层。
9.根据权利要求1所述的半导体器件，其中在所述第二半导体层上形成有第三绝缘层，在形成所述栅电极的区域中，通过移除所述第三绝缘层、所述第二半导体层和所述第一半导体层而形成有开口，或者通过移除所述第三绝缘层、所述第二半导体层和所述第一半导体层的一部分而形成有开口，并且在所述开口处的所述第一半导体层上形成有所述第一绝缘层和所述第二绝缘层。
10.根据权利要求1所述的半导体器件，其中通过移除所述第一绝缘层在形成所述栅电极的区域中的一部分而在所述第一绝缘层上形成有开口，并且在所述开口处的所述第一绝缘层上形成有所述第二绝缘层。
11.根据权利要求7所述的半导体器件，其中所述第三绝缘层由包含SiN或SiO2的材料形成。
12.根据权利要求1所述的半导体器件，其中源电极和漏电极被设置为接触所述第二半导体层。
13.根据权利要求1所述的半导体器件，其中所述第一半导体层和所述第二半导体层由氮化物半导体形成。
14.根据权利要求1所述的半导体器件，其中所述第一半导体层由包含GaN的材料形成。
15.根据权利要求1所述的半导体器件，其中所述第二半导体层由包含AlGaN、InAlN和InAlGaN中之一的材料形成。
16.一种电源装置，包括根据权利要求1所述的半导体器件。
17.一种放大器，包括根据权利要求1所述的半导体器件。
CN201310711531.7A 2013-03-18 2013-12-20 半导体器件 Pending CN104064592A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013055667A JP2014183125A (ja) 2013-03-18 2013-03-18 半導体装置
JP2013-055667 2013-03-18

Publications (1)

Publication Number Publication Date
CN104064592A true CN104064592A (zh) 2014-09-24

Family

ID=51523605

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310711531.7A Pending CN104064592A (zh) 2013-03-18 2013-12-20 半导体器件

Country Status (4)

Country Link
US (1) US20140264364A1 (zh)
JP (1) JP2014183125A (zh)
CN (1) CN104064592A (zh)
TW (1) TWI542008B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107408573A (zh) * 2014-12-30 2017-11-28 泰勒斯公司 场效应晶体管的半导体材料堆叠的上表面的多层钝化
CN113644112A (zh) * 2020-05-11 2021-11-12 北京华碳元芯电子科技有限责任公司 晶体管及制作方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6054620B2 (ja) * 2012-03-29 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP2014192493A (ja) 2013-03-28 2014-10-06 Toyoda Gosei Co Ltd 半導体装置
JP6337726B2 (ja) 2014-09-29 2018-06-06 株式会社デンソー 半導体装置およびその製造方法
JP6401053B2 (ja) * 2014-12-26 2018-10-03 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP6496149B2 (ja) * 2015-01-22 2019-04-03 ローム株式会社 半導体装置および半導体装置の製造方法
JP6591168B2 (ja) * 2015-02-04 2019-10-16 株式会社東芝 半導体装置及びその製造方法
JP2016164906A (ja) * 2015-03-06 2016-09-08 豊田合成株式会社 半導体装置およびその製造方法ならびに電力変換装置
JP6552951B2 (ja) * 2015-03-24 2019-07-31 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両及び、昇降機
JP6444789B2 (ja) * 2015-03-24 2018-12-26 株式会社東芝 半導体装置及びその製造方法
US9728608B2 (en) 2015-03-24 2017-08-08 Kabushiki Kaisha Toshiba Semiconductor device, inverter circuit, and vehicle
CN106663634B (zh) 2015-03-30 2021-07-23 瑞萨电子株式会社 半导体器件及半导体器件的制造方法
JP6772579B2 (ja) * 2016-06-23 2020-10-21 富士通株式会社 半導体装置及び半導体装置の製造方法
JP6673125B2 (ja) * 2016-09-30 2020-03-25 豊田合成株式会社 半導体装置
DE102016122399A1 (de) * 2016-11-21 2018-05-24 Forschungsverbund Berlin E.V. Gate-Struktur und Verfahren zu dessen Herstellung
CN108321198B (zh) * 2017-01-17 2021-06-08 株式会社东芝 半导体装置、电源电路、计算机和半导体装置的制造方法
JP6874586B2 (ja) * 2017-08-09 2021-05-19 富士通株式会社 半導体装置、及び半導体装置の製造方法
US10600900B2 (en) * 2017-10-16 2020-03-24 Kabushiki Kaisha Toshiba Semiconductor device and electric apparatus
JP7388624B2 (ja) * 2017-12-11 2023-11-29 出光興産株式会社 半導体装置及び半導体装置の製造方法
JP7161096B2 (ja) * 2018-06-29 2022-10-26 日亜化学工業株式会社 半導体素子の製造方法
JP6689424B2 (ja) * 2019-03-08 2020-04-28 ローム株式会社 半導体装置
JP7175804B2 (ja) 2019-03-14 2022-11-21 株式会社東芝 半導体装置及びその製造方法
DE112021007834T5 (de) * 2021-06-14 2024-04-04 Mitsubishi Electric Corporation Halbleitereinrichtung und verfahren zum herstellen der halbleitereinrichtung

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090194791A1 (en) * 2006-09-29 2009-08-06 Fujitsu Limited Compound semiconductor device and manufacturing method thereof
CN102171830A (zh) * 2008-07-31 2011-08-31 克里公司 常关型半导体器件及其制造方法
CN102237405A (zh) * 2010-05-07 2011-11-09 富士通半导体股份有限公司 复合半导体器件及其制造方法
US20120126243A1 (en) * 2010-11-22 2012-05-24 Integra Technologies, Inc. Transistor including shallow trench and electrically conductive substrate for improved rf grounding
CN102487079A (zh) * 2010-12-03 2012-06-06 富士通株式会社 化合物半导体器件及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7507629B2 (en) * 2004-09-10 2009-03-24 Gerald Lucovsky Semiconductor devices having an interfacial dielectric layer and related methods
JP5301208B2 (ja) * 2008-06-17 2013-09-25 日本電信電話株式会社 半導体装置
CN101964345B (zh) * 2009-07-22 2013-11-13 中国科学院微电子研究所 控制阈值电压特性的CMOSFETs器件结构及其制造方法
JP5471491B2 (ja) * 2010-01-20 2014-04-16 富士通セミコンダクター株式会社 半導体装置およびその製造方法、ｐチャネルＭＯＳトランジスタ
JP2011198837A (ja) * 2010-03-17 2011-10-06 Renesas Electronics Corp 半導体装置およびその製造方法
JP2011233695A (ja) * 2010-04-27 2011-11-17 Sharp Corp ノーマリオフ型ＧａＮ系電界効果トランジスタ
JP5839804B2 (ja) * 2011-01-25 2016-01-06 国立大学法人東北大学 半導体装置の製造方法、および半導体装置
JP6056435B2 (ja) * 2012-12-07 2017-01-11 ソニー株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090194791A1 (en) * 2006-09-29 2009-08-06 Fujitsu Limited Compound semiconductor device and manufacturing method thereof
CN102171830A (zh) * 2008-07-31 2011-08-31 克里公司 常关型半导体器件及其制造方法
CN102237405A (zh) * 2010-05-07 2011-11-09 富士通半导体股份有限公司 复合半导体器件及其制造方法
US20120126243A1 (en) * 2010-11-22 2012-05-24 Integra Technologies, Inc. Transistor including shallow trench and electrically conductive substrate for improved rf grounding
CN102487079A (zh) * 2010-12-03 2012-06-06 富士通株式会社 化合物半导体器件及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107408573A (zh) * 2014-12-30 2017-11-28 泰勒斯公司 场效应晶体管的半导体材料堆叠的上表面的多层钝化
CN113644112A (zh) * 2020-05-11 2021-11-12 北京华碳元芯电子科技有限责任公司 晶体管及制作方法

Also Published As

Publication number Publication date
US20140264364A1 (en) 2014-09-18
TWI542008B (zh) 2016-07-11
TW201438237A (zh) 2014-10-01
JP2014183125A (ja) 2014-09-29

Similar Documents

Publication Publication Date Title
CN104064592A (zh) 半导体器件
US9269782B2 (en) Semiconductor device
US9437723B2 (en) Manufacturing method of semiconductor device including indium
JP5990976B2 (ja) 半導体装置及び半導体装置の製造方法
US9231095B2 (en) Method for manufacturing semiconductor device
CN102916045B (zh) 半导体器件和用于制造半导体器件的方法
CN103715244A (zh) 半导体器件以及半导体器件的制造方法
CN103325824A (zh) 半导体器件及其制造方法
JP2017085062A (ja) 半導体装置、電源装置、増幅器及び半導体装置の製造方法
JP2017195299A (ja) 半導体装置及び半導体装置の製造方法
JP7139774B2 (ja) 化合物半導体装置、化合物半導体装置の製造方法及び増幅器
JP2014072428A (ja) 半導体結晶基板の製造方法、半導体装置の製造方法、半導体結晶基板及び半導体装置
JP2015019052A (ja) 半導体装置及び半導体装置の製造方法
US10084059B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2015095600A (ja) 半導体装置及び半導体装置の製造方法
JP2013065720A (ja) 半導体結晶基板、半導体結晶基板の製造方法、半導体装置の製造方法、電源装置及び増幅器
JP2017183513A (ja) 半導体装置及び半導体装置の製造方法
JP2019160966A (ja) 半導体装置及び半導体装置の製造方法
JP2018056319A (ja) 半導体装置、半導体装置の製造方法、電源装置及び増幅器
JP6561559B2 (ja) 半導体装置及び半導体装置の製造方法
JP2017212325A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140924

WD01 Invention patent application deemed withdrawn after publication