CN106663634B - 半导体器件及半导体器件的制造方法 - Google Patents

半导体器件及半导体器件的制造方法 Download PDF

Info

Publication number
CN106663634B
CN106663634B CN201580044044.7A CN201580044044A CN106663634B CN 106663634 B CN106663634 B CN 106663634B CN 201580044044 A CN201580044044 A CN 201580044044A CN 106663634 B CN106663634 B CN 106663634B
Authority
CN
China
Prior art keywords
insulating film
gate insulating
film
gate electrode
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580044044.7A
Other languages
English (en)
Other versions
CN106663634A (zh
Inventor
加藤芳健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN106663634A publication Critical patent/CN106663634A/zh
Application granted granted Critical
Publication of CN106663634B publication Critical patent/CN106663634B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

提高半导体器件的特性。对于具有在氮化物半导体层CH上隔着栅极绝缘膜GI形成的栅电极GE的半导体器件(MISFET)而言，栅极绝缘膜GI构成为具有在氮化物半导体层CH上形成的第一栅极绝缘膜(第一金属的氧化膜)GIa，和第二栅极绝缘膜(第二金属的氧化膜)GIb。并且，第二金属(例如，Hf)比第一金属(例如，Al)的电负性低。由此，通过与第一金属的电负性相比，第二金属的电负性更低，能够使阈值电压(Vth)向正方向偏移。另外，栅电极GE构成为具有在第二栅极绝缘膜GIb上形成的第一栅电极(第三金属的氮化膜)GEa，和第二栅电极(第四金属)GEb。由此，能够防止氧向栅极绝缘膜GI的扩散，降低阈值电压(Vth)的偏差。

Description

半导体器件及半导体器件的制造方法
技术领域
本发明涉及半导体器件及半导体器件的制造方法，例如本发明能够适用于使用了氮化物半导体的半导体器件及其制造方法。
背景技术
近年来，使用了带隙比Si还大的III-V族化合物的半导体器件受到关注。其中，使用了氮化镓(GaN)等氮化物半导体的半导体器件具有以高速且低损失进行工作的特性。另外，对于使用了氮化镓系的氮化物半导体的功率MISFET(Metal Insulator SemiconductorField Effect Transistor)而言，其可进行常关(normally off)动作，并且正在进行对其的开发。
例如，以下专利文献1(日本特开2014-183125号公报)中，公开了具有由i-GaN形成的电子迁移层、由AlGaN形成的电子供给层、源电极、漏电极、及绝缘膜上形成的栅电极的常关型的半导体器件。栅电极使用Ni/Au利用剥离工艺(lift off)形成。
现有技术文献
专利文献
专利文献1：日本特开2014-183125号公报
发明内容
发明所要解决的课题
本发明人从事于使用了上述氮化物半导体的半导体器件的研发，对于常关型的半导体器件的特性提高，进行了潜心研究。在该过程中，发现对于使用了氮化物半导体的半导体器件及半导体器件的制造方法而言，还有进一步改善的余地。
从本说明书的描述及附图，可以清楚其他问题和新颖的特征。
用于解决课题的手段
在本申请中公开的实施方式之中，对代表性的实施方式的概要进行简单说明如下。
本申请中公开的一个实施方式中所示的半导体器件具有第一栅极绝缘膜、第二栅极绝缘膜、第一栅电极及第二栅电极。并且，第一栅极绝缘膜为包含第一金属的氧化膜或包含硅的氧化膜，第二栅极绝缘膜为包含第二金属的氧化膜，并且第二金属的电负性比第一金属或硅的电负性小。而且，第一栅电极为包含第三金属的氮化膜，并且第二栅电极由第四金属形成。
本申请中公开的一个实施方式所示的半导体器件的制造方法具有：在氮化物半导体层上，形成由包含第一金属的氧化膜或包含硅的氧化膜形成的第一栅极绝缘膜的工序。并且，所述方法具有：在第一栅极绝缘膜上，形成由第二金属的氧化膜形成的第二栅极绝缘膜的工序；在第二栅极绝缘膜上，形成由包含第三金属的氮化膜形成的第一栅电极的工序。此外，具有在第一栅电极上，形成由第四金属形成的第二栅电极的工序。并且，第一栅极绝缘膜为包含第一金属的氧化膜或包含硅的氧化膜，第二栅极绝缘膜为包含第二金属的氧化膜，第二金属的电负性小于第一金属或硅的电负性。
发明效果
根据本申请中公开的、以下所示的代表性的实施方式所示的半导体器件，可提高半导体器件的特性。
根据本申请中公开的、以下所示的代表性的实施方式所示的半导体器件的制造方法，可制造特性良好的半导体器件。
附图说明
[图1]为示出实施方式1的半导体器件的构成的截面图。
[图2]为示出实施方式1的半导体器件的其他构成的截面图。
[图3]为示出实施方式1的半导体器件的比较例1的构成的截面图。
[图4]为示出实施方式1的半导体器件的比较例2的构成的截面图。
[图5]为示出样品1～4中的氧浓度分布的图。
[图6]为示出实施方式1的半导体器件的制造工序的截面图。
[图7]为示出实施方式1的半导体器件的制造工序的截面图，并且是示出与图6接续的制造工序的截面图。
[图8]为示出实施方式1的半导体器件的制造工序的截面图，并且是示出与图7接续的制造工序的截面图。
[图9]为示出实施方式1的半导体器件的制造工序的截面图，并且是示出与图8接续的制造工序的截面图。
[图10]为示出实施方式1的半导体器件的制造工序的截面图，并且是示出与图9接续的制造工序的截面图。
[图11]为示出实施方式1的半导体器件的制造工序的截面图，并且是示出与图10接续的制造工序的截面图。
[图12]为示出实施方式1的半导体器件的特征性构成的截面图。
[图13]为示出实施方式2的半导体器件的构成的截面图。
[图14]为示出实施方式2的半导体器件的制造工序的截面图。
[图15]为示出实施方式2的半导体器件的制造工序的截面图，并且是示出与图14接续的制造工序的截面图。
[图16]为示出实施方式2的半导体器件的制造工序的截面图，并且是示出与图15接续的制造工序的截面图。
[图17]为示出实施方式2的半导体器件的制造工序的截面图，并且是示出与图16接续的制造工序的截面图。
[图18]为示出实施方式2的半导体器件的制造工序的截面图，并且是示出与图17接续的制造工序的截面图。
[图19]为示出实施方式2的半导体器件的制造工序的截面图，并且是示出与图18接续的制造工序的截面图。
[图20]为示出实施方式2的半导体器件的制造工序的截面图，并且是示出与图19接续的制造工序的截面图。
[图21]为示出实施方式2的半导体器件的制造工序的截面图，并且是示出与图20接续的制造工序的截面图。
[图22]为示出实施方式2的半导体器件的制造工序的截面图，并且是示出与图21接续的制造工序的截面图。
[图23]为示出实施方式2的半导体器件的制造工序的截面图，并且是示出与图22接续的制造工序的截面图。
[图24]为示出实施方式2的半导体器件的制造工序的截面图，并且是示出与图23接续的制造工序的截面图。
[图25]为示出实施方式2的半导体器件的制造工序的截面图，并且是示出与图24接续的制造工序的截面图。
[图26]为示出实施方式2的半导体器件的构成的俯视图的一个例子。
[图27]为示出实施方式2的半导体器件的构成的截面图。
[图28]为示出实施方式3的半导体器件的构成的截面图。
[图29]为示出栅极绝缘膜的层叠效果的曲线图。
[图30]为示出实施方式4的半导体器件的构成的截面图。
[图31]为示出实施方式5的半导体器件的构成的截面图。
[图32]为示出实施方式6的半导体器件的构成的截面图。
具体实施方式
在以下实施方式中，为了方便，在必要时分割成多个部分或实施方式来说明，但除了特别明示的情况之外，它们之间并不是毫无关系的，而是一方为另一方的部分或全部的变形例、应用例、详细说明、补充说明等关系。另外，在以下实施方式中，提到要素的数等(包括个数、数值、量、范围等)时，除了特别明示的情况以及在原理上明确限定为特定数的情况等之外，均不限定于该特定数，可以是特定数以上也可以是特定数以下。
而且，在以下实施方式中，除了特别明示的情况以及被认为原理上明确是必须的情况等之外，其构成要素(还包括要素步骤等)并非一定是必须的。相同地，在以下实施方式中，涉及到构成要素等的形状、位置关系等时，除了特别明示的情况和认为原理上明确不成立的情况等之外，包括实质上与该形状等近似或类似的情况等。在这点上，对于上述数等(包括个数、数值、量、范围等)也是同样的。
以下，基于附图对实施方式进行详细说明。需要说明的是，用于说明实施方式的全部附图中，对具有同一功能的部件标注同一或相关联的符号，省略对其的重复说明。另外，在存在多个类似的部件(部位)的情况下，有时对总称的符号追加记号从而表示个别或特定的部位。另外，在以下实施方式中，除非特别必要，否则原则上对同一或同样的部分不进行重复说明。
另外，在实施方式所使用的附图中，也存在为了易于观察附图而在剖视图中也省略了剖面线的情况。另外，也存在为了易于观察附图而在俯视图中也标注了剖面线的情况。
另外，在截面图及俯视图中，各部位的大小并非与实际器件相对应的尺寸，有时为了易于理解附图，而将特定的部位相对放大。另外，即便在截面图和俯视图相对应的情况下，有时为了易于理解附图，而将特定的部位相对放大。
(实施方式1)
以下，一边参照附图一边对本实施方式的半导体器件进行详细说明。
[结构说明]
图1为示出本实施方式的半导体器件的构成的截面图。图1所示的半导体器件为使用了氮化物半导体的MIS(Metal Insulator Semiconductor)型的场效应晶体管(FET；Field Effect Transistor)。图1为示意性地示出例如由图2的虚线围成的矩形部分的构成的图。图2为示出本实施方式的半导体器件的其他构成的截面图。对于图2所示的半导体器件，在实施方式2中详细说明。图3为示出本实施方式的半导体器件的比较例1的构成的截面图。图4为示出本实施方式的半导体器件的比较例2的构成的截面图。
如图1所示，在本实施方式的半导体器件中，在由氮化物半导体形成的沟道层CH上具有隔着栅极绝缘膜GI而配置的栅电极GE。
这里，栅极绝缘膜GI具有在沟道层CH上形成的第一栅极绝缘膜GIa、和在第一栅极绝缘膜GIa上形成的第二栅极绝缘膜GIb。另外，栅电极GE具有在第二栅极绝缘膜GIb上形成的第一栅电极GEa，和在第一栅电极GEa上形成的第二栅电极GEb。
以下，对栅极绝缘膜GI(GIa、GIb)及栅电极GE(GEa、GEb)进行说明。
如前所述，栅极绝缘膜GI具有在沟道层CH上形成的第一栅极绝缘膜GIa、和在第一栅极绝缘膜GIa上形成的第二栅极绝缘膜GIb。第一栅极绝缘膜GIa由第一金属的氧化物(包含第一金属的氧化物、第一金属的氧化膜)形成。第二栅极绝缘膜GIb由第二金属的氧化物(包含第二金属的氧化物、第二金属的氧化膜)。并且，第二金属的电负性低于第一金属的电负性。
另外，第一栅极绝缘膜GIa不是将沟道层(氮化物半导体)CH热氧化而形成的膜，而是由所谓的堆积法(沉积法)形成的膜。
第一金属例如为铝(Al)。此时，第一金属的氧化物成为氧化铝(Al2O3)。
第二金属为选自由Hf、Zr、Ta、Ti、Nb、La、Y、Mg的组中的1种以上的元素。此时，第二金属的氧化物例如成为氧化铪(HfO2)、氧化锆(ZrO2)、氧化钽(Ta2O5)、氧化钛(TiO2)、氧化铌(Nb2O5)、氧化镧(La2O3)、氧化钇(Y2O3)、氧化镁(MgO)。第二金属与氧的组成比不限于上述的组成比。另外，作为第二金属，也可以含有2种以上的元素。此时，成为2种金属与氧的化合物。但是，此时，2种以上的元素均应比第一金属的电负性低。但是，对于包含杂质水平的金属(例如，0.01％浓度以下的金属)而言，由于制造上是不可避免的，因此对于含有杂质水平的金属，有时不管电负性的大小。
如前所述，栅电极GE具有在第二栅极绝缘膜GIb上形成的第一栅电极GEa，和在第一栅电极GEa上形成的第二栅电极GEb。
第一栅电极GEa为第三金属的氮化物。作为第三金属，能够使用Ti、Ta、W等。此时，第三金属的氮化物(包含第三金属的氮化物、第三金属的氮化膜)为TiN、TaN、WN。作为第三金属，优选具有导电性、加工性高、氧的吸收性、供给性低的金属。从上述方面考虑，作为第三金属，适合使用Ti。
第二栅电极GEb由第四金属形成。作为第四金属，能够使用W、Ru、Ir。作为第四金属，优选在氧化后也具有导电性、并且加工性高、能够阻挡氧向下层的第一栅电极GEa侵入的金属。从上述方面考虑，作为第四金属，适合使用W。
像这样，作为栅极绝缘膜GI，由于将电负性不同的第一金属及第二金属的各自的氧化物层叠使用，并且在上层配置了电负性低的第二金属的氧化膜，因此能够使阈值电压(Vth)为正(Vth＞0)(栅极绝缘膜的层叠效果)。
另外，作为栅电极GE，由于将包含第三金属的氮化物及第四金属层叠使用，并且在上层配置了第四金属，因此能够防止氧向栅极绝缘膜GI的扩散，并且能够降低阈值电压(Vth)的偏差。特别地，即便经过后述的退火处理，也能降低氧的扩散，并能维持栅极绝缘膜的层叠效果。
作为第三金属的氮化膜(MN)，氮(N)与第三金属(M)之比(化学计量比)即N/M优选为1以上。像这样，通过使氮(N)与第三金属(M)之比(化学计量比)即N/M大于1(富氮)，氮(N)键合于在晶粒与晶粒之间的晶界产生的悬挂键，能够减低与氧的反应性(也称为氧的导入)。氮(N)与第三金属(M)之比例如能够利用XPS(X-ray Photoelectron Spectroscopy)测定。根据本发明人的研究，作为第三金属的氮化膜(MN)而使用了氮化钛膜(TiN膜)时，TiN的N与Ti之比即N/Ti最大可设为1.2左右。由此，优选设为1＜N/Ti≦1.2。
作为第四金属的膜厚，优选为50nm以上。如前所述，第四金属具有防止氧从栅电极GE的表面向第一栅电极GEa的扩散的作用。若将50nm左右的膜厚的第四金属(第二栅电极GEb)层叠于第一栅电极GEa上，则在第一栅电极GEa的表面中，能够使栅电极GE的表面的氧浓度降低1个数量级左右。因此，通过将第四金属(例如，钨膜(W膜))的膜厚设为50nm以上，能够有效抑制氧向第一栅电极GEa的扩散。
例如，作为栅极绝缘膜GI，在以单层使用氧化铝膜的比较例1(图3)的情况下，阈值电压(Vth)变为负(Vth＜0)。若阈值电压(Vth)负(Vth＜0)，则常开(normally on)状态。与此相对，如图4所示的比较例2那样，在栅极绝缘膜GI之中，作为第一栅极绝缘膜GIa，使用氧化铝(Al2O3)，作为其上层的第二栅极绝缘膜GIb，使用氧化铪(HfO2)，此时，由于Hf与Al相比电负性更低，因此能够使阈值电压(Vth)为正(Vth＞0)(栅极绝缘膜的层叠效果)。
这是由于下述极化的效果而带来的效果，所述极化的效果为通过Al2O3与HfO2的层叠，栅极绝缘膜中的氧的电子被吸引至电负性高的元素一侧的极化效果。即，这是由于，与上述极化相对应，平带电压Vfb变大(变为正(Vfb＞0))，与上述平带电压Vfb相对应，能够使阈值电压(Vth)为正(Vth＞0)。
然而，根据本发明人的研究，在比栅极绝缘膜(Al2O3和HfO2)更上方的层(例如，栅电极、布线(包括源电极、漏电极))的形成之时，由于成膜时产生的等离子体、带电粒子，而会对栅极绝缘膜(Al2O3和HfO2)中造成破坏、产生陷阱(陷阱能级，缺陷)。有时将这种破坏称为带电破坏(charge up damage)。特别地，在利用PVD法(溅射法等)形成比栅极绝缘膜(Al2O3和HfO2)更上方的层的情况下，对栅极绝缘膜(Al2O3和HfO2)造成的破坏大，在上述陷阱(陷阱能级、缺陷)的影响下，阈值电压(Vth)降低(Vth＜0)。
因此，对于上述破坏的恢复，即陷阱(陷阱能级、缺陷)的减少而言，热处理(也称为退火、退火处理、后退火、恢复退火)是有效的。即，通过在比栅极绝缘膜(Al2O3和HfO2)更上方的层(例如，栅电极、布线(包括源电极、漏电极))的形成后进行热处理，能够使阈值电压(Vth)再次上升，并使之为正(Vth＞0)。
然而，根据本发明人的实验，表明平带电压Vfb有时恢复至Vfb＞0，有时停留在Vfb＜0，恢复的程度方面存在偏差。
针对上述平带电压Vfb的恢复程度的偏差，本发明人对其原因进行了潜心研究、作为寻求原因的实验之一，使用前述比较例2(图4)的半导体器件进行了如下所述的实验。作为器件1，制备了如下器件，将第一栅极绝缘膜(Al2O3)GIa与第二栅极绝缘膜(HfO2)GIb层叠，然后在向非活性气体中添加氧而得到的气氛中退火，利用电阻加热真空蒸镀法形成Au作为栅极绝缘膜GI上的栅电极GE。另外，作为器件2，制备了如下器件，将第一栅极绝缘膜GIa与第二栅极绝缘膜GIb层叠，仅在非活性气体的气氛中退火，利用电阻加热真空蒸镀法形成Au作为栅极绝缘膜GI上的栅电极GE。需要说明的是，在Au蒸镀时，使用金属掩膜(荫罩)形成了栅电极。通过这种Au的蒸镀，能够避免带电破坏的影响，能够验证退火气氛中的氧的影响。
测定器件1及器件2的C-V特性，并研究了Vfb。结果，对于在非活性气体中添加了氧的气氛中退火了的的器件1而言，平带电压Vfb停留在Vfb＜0。另一方面，对于仅在非活性气体的气氛中退火了的器件2而言，平带电压Vfb恢复至Vfb＞0。
通过包括以上实验的各种研究，发现通过退火气氛中的氧，形成于第一栅极绝缘膜GIa与第二栅极绝缘膜GIb的界面的氧的极化被破坏，而且其程度降低，基于上述极化的效果的平带电压Vfb的偏移效果降低。
特别地，据认为这是因为，在栅电极GE中使用TiN的情况下，若在成膜后暂时取出在空气中并进行退火的话，则被引入到TiN膜中的氧、或吸附在TiN膜的表面的氧向膜中扩散。另外，被引入至TiN膜中的水分子也向膜中扩散。这种向TiN膜中扩散的氧(氧元素)破坏在栅极绝缘膜中形成的上述极化，并消除上述极化的效果。
与此相对，根据本实施方式的半导体器件(图1)，另外作为栅电极GE将第四金属和包含第三金属的氮化物层叠使用，并且在上层配置第四金属，因此能够防止氧向栅极绝缘膜GI的扩散，维持氧的极化(栅极绝缘膜的层叠效果)，维持平带电压Vfb的偏移效果。由此，能够使阈值电压(Vth)为正(Vth＞0)。另外，能够修正阈值电压(Vth)的偏差。特别地，即便在栅极绝缘膜GI的形成后、进行退火处理(例如，500℃以上的热处理)的情况下，也能够降低由退火处理引起的氧的扩散，维持栅极绝缘膜的层叠效果。
接下来，对由第二栅电极GEb带来的氧的扩散的抑制效果进行说明。作为用于验证上述氧的扩散的抑制效果的实验之一，进行了以下所述的实验。
作为样品1(TiN(as))，在Si衬底上利用溅射法形成TiN膜。另外，作为样品2(TiN(退火))，在Si衬底上利用溅射法形成TiN膜，对该TiN膜在与上述恢复退火相当的条件下进行退火。
另外，作为样品3(W/TiN(as))，在Si衬底上利用溅射法形成TiN膜，连续在TiN膜上形成W膜。另外，作为样品4(TiN(退火))，在Si衬底上利用溅射法形成TiN膜，连续在TiN膜上形成W膜，并对该TiN膜与W膜的层叠膜在与上述恢复退火相当的条件下进行退火。
测定上述这些样品(样品1～样品4)中的氧浓度分布。测定中使用了SIMS(Secondary Ion Mass Spectrometry(二次离子质谱))法。
图5中示出了各样品中的氧浓度分布。图5(a)为一并记载了4种样品(样品1～4)的氧浓度的曲线图的图，图5(b)为仅记载了样品1、2的曲线图的图，图5(c)为仅记载了样品3、4的曲线图的图。图5的横轴为深度(Depth，[nm])，纵轴为氧浓度(Oxygen concentration，[atoms/cm3])。例如，1.0E+17表示1.0×1017。需要说明的是，对于图5的TiN膜(样品1，2)而言，错开相当于W膜的膜厚的量(90nm左右)地记载深度的起点。另外，深度120nm的位置，即在对应于TiN膜与Si衬底的边界的位置处确认到的峰为来自Si衬底上的自然氧化膜的峰。
如图5(a)、(b)所示，与样品1(TiN(as))相比，在样品2(TiN(退火))中，TiN膜中的氧浓度变高(参照箭头a部)。与此相对，如图5(a)、(c)所示，在样品3(W/TiN(as))及样品4(W/TiN(退火))中，W膜中的氧浓度虽然变高(参照箭头b部)，但在W膜的下方即深度75nm以下的部分中(参照c部)，样品3、4的曲线图重合，未能确认到氧浓度的上升。另外，在样品3、4中，与样品1、2的情况相比，能够将TiN膜的表面的氧浓度抑制为低。
由上述结果表明，对于采用了本实施方式的层叠栅电极结构的样品3、4而言，吸附于第二栅电极GEb表面的氧、水分子在退火后也不会扩散至第一栅电极GEa即TiN膜。由此，能够维持由栅极绝缘膜GI内形成的极化而带来的平带电压Vfb的偏移效果。
这里，针对用于防止氧向第一栅电极GEa即TiN膜的扩散的、第二栅电极GEb的膜厚进行研究。例如，在图5中，确认到在W膜的膜厚为50nm左右时，氧浓度下降1个数量级。若表面的氧浓度下降1个数量级，认为相当程度上能够抑制氧向TiN膜的扩散，因此对于第二栅电极GEb的膜厚而言，认为在50nm左右效果充分。
另外，如前所述，通过将TiN膜设为富氮、也就是将TiN膜的N与Ti之比即N/Ti设为大于1，能够通过氮(N)将在晶界生成的悬挂键钝化。由此，能够抑制大气暴露时的氧、水分子的吸附。另一方面，当TiN膜为富Ti时，第二栅极绝缘膜GIb即HfO2等的氧向第一栅电极GEa移动，从而在第二栅极绝缘膜GIb中发生氧欠缺(氧空孔)。上述氧空孔带正电荷、使平带电压Vfb向负偏移。因而，当将TiN膜设为富氮时，能够抑制上述平带电压Vfb向负侧的偏移。
[制法说明]
下面，参照图6～图11，对本实施方式的半导体器件的制造方法进行说明，并使该半导体器件的构成更加明确。图6～图11为示出本实施方式的半导体器件的制造工序的截面图。
如图6所示，准备形成有沟道层CH的衬底。沟道层CH为氮化物半导体层，并且使用例如氮化镓层(GaN层)。作为衬底，使用GaN衬底，也可以将该衬底用作沟道层CH。另外，也可以在Si衬底等的支承衬底上形成GaN层。另外，也可以利用有机金属化学气相沉积(MOCVD:Metal Organic Chemical Vapor Deposition)法等，在Si衬底上使i-GaN层异质外延生长。此时，不进行有意的杂质的掺杂而使其成长。
首先，使用稀释HCl溶液等将沟道层(i-GaN层、GaN衬底)CH的表面清洗。接着，在沟道层CH上形成具有第一栅极绝缘膜GIa和第二栅极绝缘膜GIb的栅极绝缘膜GI。
首先，如图7所示，在沟道层CH上形成第一栅极绝缘膜(第一金属的氧化膜)GIa。例如，作为第一栅极绝缘膜GIa，利用堆积法堆积氧化铝膜(Al2O3膜)。例如，以三甲基铝(Al(CH3)3，TMA)及H2O(氧化剂)为原料气体，在400℃的气氛中利用ALD法，堆积50nm～100nm左右的膜厚的氧化铝膜(Al2O3膜)。根据ALD法，可形成控制性、被覆性良好、膜质良好的膜。需要说明的是，作为氧化剂，除了H2O以外，也可以使用臭氧(O3)。需要说明的是，除ALD法以外，也可以利用氧等离子体CVD法形成氧化铝膜(Al2O3膜)
接着，进行热处理。例如，在氮(N2)气氛中，于750℃进行1分钟左右的热处理。通过该热处理，第一栅极绝缘膜GIa(这里，氧化铝膜)中的陷阱(陷阱能级、缺陷)减少。特别地，在GaN上利用堆积法形成氧化铝时，膜中的陷阱密度增高，并且常常见到电容-电压特性(C-V特性)的迟滞。上述所谓C-V特性的迟滞，例如，是指在从-10V至+10V使电压升高的同时测定的C-V波形、与在从+10V至-10V使电压降低的同时测定的C-V波形不是相同、而是波形不重合。因此，通过进行热处理，能够降低陷阱密度、并改善迟滞。
接着，如图8所示，在第一栅极绝缘膜GIa(这里，氧化铝膜)上形成氧化铪膜(HfO2膜)作为例如第二栅极绝缘膜(第二金属的氧化膜)GIb。例如，利用使用了Hf金属靶、和氩(Ar)和氧(O2)的混合气体的反应性溅射法来堆积氧化铪膜。
氧化铪膜的膜厚例如能够在1～10nm左右的范围内调整。但是，根据本发明人的研究，即便在2～3nm的膜厚的情况下，通过前述的氧的极化，也能够获得充分的平带电压Vfb的偏移效果。反应性溅射法为PVD法的一种。在形成第二栅极绝缘膜GIb时，除了PVD(Physical Vapor Deposition)法以外，还可使用ALD法、CVD法。
接着，进行热处理。例如，在氮(N2)气氛中，于750℃进行1分钟左右的热处理。通过该热处理，第二栅极绝缘膜GIb(这里，氧化铪膜)中的陷阱(陷阱能级、缺陷)减少。需要说明的是，在上述工序中，分别进行了第一栅极绝缘膜GIa(氧化铝膜)形成后的热处理、和第二栅极绝缘膜GIb(氧化铪膜)形成后的热处理，但也可以省略第一栅极绝缘膜GIa形成后的热处理，并在第一栅极绝缘膜GIa(氧化铝膜)和第二栅极绝缘膜GIb(氧化铪膜)的层叠膜形成以后，一并进行热处理。
由此，可形成具有第一栅极绝缘膜GIa(氧化铝膜)和第二栅极绝缘膜GIb(氧化铪膜)的层叠膜的栅极绝缘膜GI。
接下来，在栅极绝缘膜GI上形成栅电极GE。例如，如图9及图10所示，作为第一栅电极GEa，形成氮化钛膜(TiN膜)，并进一步在其上形成钨膜(W膜)作为第二栅电极GEb。例如，利用Ti金属靶和使用了氩(Ar)与氮(N2)的混合气体的反应性溅射法，在第二栅极绝缘膜GIb上堆积20nm左右的氮化钛膜。接着，如图10所示，在第一栅电极GEa上利用W金属靶和使用了氩(Ar)气体的溅射法堆积100nm左右的钨膜。在TiN膜的成膜工序和W膜的成膜工序之间，优选不暴露于空气而连续进行上述工序。通过在TiN膜的成膜装置与W膜的成膜装置之间真空搬送，能够不暴露于空气而连续进行成膜。作为成膜方法，除上述溅射法那样的PVD法以外，也可以使用ALD法、CVD法。另外，在第二栅极绝缘膜GIb的形成时，也不限定于PVD法。
但是，使用多靶溅射装置时，能够容易地进行连续成膜。在上述装置中，通过在反应处理室内配置多个靶、并切换挡板(shutter)，从而能够容易地改变膜种类。因而，能够在装置构成、制造工序不会变的繁杂的情况下，不暴露于空气而连续进行成膜，因此适合用于W膜/TiN膜的层叠膜的形成中。
像这样，通过不暴露于空气而连续进行成膜，能够降低被引入到第一栅电极GEa的表面中的氧的量，能够抑制氧的扩散。结果，能够维持氧的极化(栅极绝缘膜的层叠效果)，并维持平带电压Vfb的偏移效果。
另外，如前所述，由于当第二栅电极(W膜)GEb的膜厚为50nm左右时，确认到氧浓度下降1个数量级，因此对于第二栅电极(W膜)GEb的膜厚而言，优选为50nm以上。另外，在将第二栅电极(W膜)GEb成膜后，暴露于大气、并在以后的工序中进行热处理(恢复退火)的情况下，优选新城100nm以上的膜厚的W膜。另外，第二栅电极(W膜)GEb的膜厚的上限例如为500nm左右。
接下来，进行热处理。该热处理为用于降低由于栅电极GE的成膜时的等离子体、带电粒子导致的栅极绝缘膜(Al2O3和HfO2)中的陷阱(陷阱能级，缺陷)的热处理。作为热处理条件，可根据第一栅电极GEa和第二栅电极GEb的PVD条件(例如，功率、时间)，而选择最适合的温度、时间等。根据本发明人的研究，优选在温度为400℃～600℃、时间为10分钟～60分钟的范围内进行。另外，作为热处理气氛，例如，优选氮(N2)等非活性气体的气氛。
接下来，如图11所示，使用光刻技术及蚀刻技术，对氮化钛膜与钨膜的层叠膜进行构图(patterning)(加工)从而形成所期望的形状的栅电极GE(第一栅电极GEa和第二栅电极GEb)。第二栅电极GEb成为覆盖第一栅电极GEa的上表面整体。需要说明的是，在进行上述栅电极GE的蚀刻之时，也可以将下层的栅极绝缘膜GI蚀刻。另外，上述热处理也可以在上述构图工序之后进行。
由此，形成具有第一栅电极GEa与第二栅电极GEb的层叠膜的栅电极GE。另外，作为第一栅电极GEa的材料，可以使用栅极蚀刻容易的例如TaN、WN等，作为第二栅电极GEb例如也可使用Ru、Ir等。
像这样，根据本实施方式，通过将第一金属的氧化膜、与比第一金属电负性低的第二金属的氧化膜层叠，并作为栅极绝缘膜使用，从而能够使阈值电压(Vth)向正方向偏移。
另外，作为栅电极GE，由于将包含第三金属的氮化物、及第四金属层叠使用，并在上层配置第四金属，因此能够防止氧向栅极绝缘膜GI的扩散，维持氧的极化(栅极绝缘膜的层叠效果)，维持平带电压Vfb的偏移效果。由此，能够使阈值电压(Vth)为正(Vth＞0)。另外，能够修正阈值电压(Vth)的偏差。特别地，即便在栅极绝缘膜GI的形成后，进行退火处理的情况下，也能够降低由退火处理引起的氧的扩散，维持栅极绝缘膜的层叠效果。
另外，在本实施方式中，说明了将栅极绝缘膜及栅电极作为图2所示的半导体器件的一部而应用的例子，但本实施方式的栅极绝缘膜及栅极也可应用于其他类型的半导体器件。对于这种应用例的一部分在后述的实施方式2、实施方式6中进行说明。
(总结)
参照图12，以下总结并说明本实施方式的半导体器件的特征性的构成。图12为示出本实施方式的半导体器件的特征性构成的截面图。
如图12所示，本实施方式的半导体器件具有在沟道层(氮化物半导体)CH上隔着栅极绝缘膜GI而形成的栅电极GE。
<关于栅极绝缘膜>
栅极绝缘膜GI具有在沟道层(氮化物半导体)CH上形成的第一金属M1的氧化膜M1O、和在氧化膜M1O上形成的第二金属M2的氧化膜M2O。毋庸赘言，M1和O的组成比、M2和O的组成比根据所选择的元素而变化。
并且，第二金属M2的电负性比第一金属M1的电负性小。第一金属M1及第二金属选自以下表1(鲍林电负性)所示的第2族、第3族、第4族、第5族及第13族。作为第一金属M1及第二金属M2，特别优选为其氧化物在器件工作范围温度(例如<200℃)下以固体存在，且在薄膜的情况下具有良好的绝缘性。在这些金属之中，由电负性的关系出发，选择下层的氧化膜及上层的氧化膜的组合即可。
作为第一金属M1、即构成下层的氧化膜的金属(元素)，优选为Al。需要说明的是，如后述实施方式3等所说明的那样，也可以使用Si(第14族)。在形成第一金属的氧化物时，若氮化物半导体表面被氧化，则形成绝缘性低的界面氧化物层，有损栅极绝缘膜的特性。上述Al的氧化物、即氧化铝即便形成在氮化物半导体(特别是GaN)上，该界面反应层也难以形成，从这一方面考虑，优选用于下层。
表1
Figure GDA0002712011740000171
<关于栅电极>
栅电极GE具有在栅极绝缘膜GI上形成的第三金属M3的氮化物M3N，和在第三金属M3的氮化物M3N上形成的第四金属M4。
将在前述的本实施方式中使用的适合的金属(M3、M3N、M4)总结并示于以下的表2。
[表2]
金属或金属化合物
M3 Ti、Ta、W
M3N TiN、TaN、WN
M4 W、Ru、Ir
另外，如前所述，N和M3的组成比、N/M3优选大于1。另外，M4的膜厚优选为50nm以上。
(实施方式2)
以下，参照附图详细说明本实施方式的半导体器件。
[结构说明]
图13为示出本实施方式的半导体器件的构成的截面图。图13所示的半导体器件为使用了氮化物半导体的MISFET。该半导体器件也称为高电子迁移率晶体管(HEMT：HighElectron Mobility Transistor)、功率晶体管。本实施方式的半导体器件为所谓的凹陷栅极(recess gate)型的半导体器件。
在本实施方式的半导体器件中，具有在衬底S上形成的多个氮化物半导体层。具体而言，在衬底S上依次形成成核层NUC、应变松弛层STR、缓冲层BU、沟道层(也称为电子迁移层)CH及势垒层BA。栅电极GE贯通绝缘膜IF及势垒层BA，并且在挖深到沟道层CH的中途的槽(也称为沟道(trench)，凹部)T的内部隔着栅极绝缘膜GI而形成。
这里，栅极绝缘膜GI具有在沟道层CH上形成的第一栅极绝缘膜GIa，和在第一栅极绝缘膜GIa上形成的第二栅极绝缘膜GIb，并且由与在实施方式1中说明的栅极绝缘膜(第一栅极绝缘膜GIa、第二栅极绝缘膜GIb)同样的材料形成。即，第一栅极绝缘膜GIa由第一金属的氧化物形成。第二栅极绝缘膜GIb由第二金属的氧化物形成。并且，第二金属的电负性比第一金属的电负性低。第一栅极绝缘膜GIa不是将沟道层(氮化物半导体)CH热氧化而形成的膜，而是由所谓的堆积法(沉积法)形成的膜。即，下层的第一金属的氧化膜不是构成氮化物半导体层的元素的氧化物。像这样，由于第一金属的氧化膜不是利用沟道层(氮化物半导体)的直接氧化形成的，因此第一金属与构成沟道层(氮化物半导体)的元素不同。
另外，栅电极GE具有在沟道层CH的上方形成的第一栅电极GEa、和在第一栅电极GEa上形成的第二栅电极GEb，并且由与在实施方式1中说明的栅电极(第一栅电极GEa、第二栅电极GEb)同样的材料形成。即，第一栅电极GEa由第三金属的氮化物(包含第三金属的氮化物、第三金属的氮化膜)形成。第二栅电极GEb由第四金属形成。并且，第三金属的氮化物的氮(N)与第三金属(M3)的组成比、N/M3优选大于1。另外，第四金属的膜厚优选为50nm以上。
另外，源电极SE及漏电极DE形成于栅电极GE的两侧的势垒层BA上。
如图13所示，在衬底S上形成成核层NUC、在成核层NUC上形成应变松弛层STR。成核层NUC的形成是为了在应变松弛层STR等的上部形成的层在生长时，生成晶核。而且，成核层NUC的形成是为了防止在上部形成的层的构成元素(例如，Ga等)从在上部形成的层向衬底S扩散而使衬底S发生变质。另外，应变松弛层STRd的形成是为了使相对于衬底S的应力松弛，从而抑制在衬底S中发生翘起、裂纹。
在上述应变松弛层STR上形成缓冲层BU，在缓冲层BU上形成由氮化物半导体形成的沟道层(也称为电子迁移层)CH，在沟道层CH上形成由氮化物半导体形成的势垒层BA。在栅电极GE的两侧的势垒层BA上形成有源电极SE及漏电极DE。该源电极SE及漏电极DE和势垒层BA分别欧姆连接。另外，在栅电极GE上形成绝缘层IL1。在该绝缘层IL1之中，除去源电极SE的形成区域及漏电极DE形成区域中的绝缘层IL1而形成接触孔。在该接触孔的内部埋入导电性膜，通过该导电性膜构成上述源电极SE及漏电极DE。在源电极SE及漏电极DE上形成绝缘层IL2。
这里，对于本实施方式的半导体器件而言，在沟道层CH与势垒层BA的界面附近的沟道层侧生成二维电子气2DEG。另外，在向栅电极GE施加正的电位(阈值电位)的情况下，在栅电极GE与沟道层CH的界面附近形成沟道。
上述二维电子气2DEG通过下面的机理形成。构成沟道层CH、势垒层BA的氮化物半导体(这里，氮化镓系的半导体)的禁带宽度(Band gap，带隙)、电子亲和力各不相同。因此，在它们的半导体的接合面上，生成阱势(well type potential)。电子在该阱势内蓄积，由此在沟道层CH和势垒层BA的界面附近生成二维电子气2DEG。
并且，在沟道层CH和势垒层BA的界面附近形成的二维电子气2DEG被形成有栅电极GE的槽T分开。因此，对于本实施方式的半导体器件而言，通过是否形成沟道C，能够在导通/截止之间进行切换。
并且，在本实施方式中，将第一金属的氧化物、和在其上配置的、比第一金属的电负性低的第二金属的氧化物的层叠膜用作栅极绝缘膜GI，因此，与实施方式1的情况相同，能够使平带电压(Vfb)向正方向偏移。由此，能够使阈值电压(Vth)向正方向偏移。并且，通过调整偏移量，能够使阈值电压(Vth)为正(Vth>0)，可以提高常关特性。
另外，作为栅电极GE，将包含第三金属的氮化物和第四金属层叠使用，并在上层配置第四金属，因此与实施方式1的情况相同，能够防止氧向栅极绝缘膜GI的扩散，降低阈值电压(Vth)的偏差。特别地，即便经过后述退火理，也能够降低氧的扩散，维持栅极绝缘膜的层叠效果。
此外，通过使第三金属的氮化物的氮(N)与第三金属(M3)的组成比、N/M3大于1，能够获得与实施方式1同样的效果。另外，通过使第四金属的膜厚为50nm以上，能够获得与实施方式1同样的效果。
[制法说明]
接着，参照图14～图25，对本实施方式的半导体器件的制造方法进行说明，并使该半导体器件的构成更加明确。图14～图25为示出本实施方式的半导体器件的制造工序的截面图。
如图14所示，作为衬底S，使用例如由(111)面露出的硅(Si)形成的半导体衬底，在其上部利用有机金属化学气相沉积法等使例如氮化铝(AlN)层异质外延生长而作为成核层NUC。接着，作为应变松弛层STR，在成核层NUC上形成将氮化镓(GaN)层与氮化铝(AlN)层的层叠膜(AlN/GaN膜)重复层叠而成的超晶格结构体。例如，利用有机金属气相沉积法等、以分别为2～3nm左右的膜厚，将氮化镓(GaN)层及氮化铝(AlN)层分别重复进行异质外延生长100层(合计200层)左右。需要说明的是，作为衬底S，除了上述硅以外，也可以使用由SiC、蓝宝石等形成的衬底。
接着，在应变松弛层STR上形成缓冲层BU。在应变松弛层STR上利用有机金属气相沉积法等使例如AlGaN层(作为缓冲层BU)异质外延生长。
接着，如图15所示，在缓冲层BU上形成沟道层CH。例如，在缓冲层BU上使氮化镓层(i-GaN层)异质外延生长。此时不进行意向杂质的掺杂而进行沉积。该沟道层CH的电子亲和力比缓冲层BU的电子亲和力大。另外，该沟道层CH为带隙比缓冲层BU的带隙窄的氮化物半导体。
接着，在沟道层CH上利用有机金属气相沉积法等使例如AlGaN层异质外延生长而作为势垒层BA。该势垒层BA的电子亲和力比沟道层CH的电子亲和力小。另外，该势垒层BA为带隙比沟道层CH的带隙宽的氮化物半导体。
由此，形成缓冲层BU、沟道层CH及势垒层BA的层叠体。上述层叠体通过上述异质外延生长、即在(0001)晶轴(C轴)方向上层叠的III族面生长而形成。换言之，通过(0001)Ga面生长而形成上述层叠体。在该层叠体之中，在沟道层CH和势垒层BA的界面附近生成二维电子气2DEG。
接着，如图16所示，在势垒层BA上形成具有开口部的绝缘膜IF。例如，作为绝缘膜IF，利用热CVD法等将氮化硅膜堆积在势垒层BA上。接着，通过使用光刻技术及蚀刻技术，在绝缘膜IF上形成开口部。
接着，以绝缘膜IF为掩膜，通过对势垒层BA及沟道层CH进行蚀刻，将绝缘膜IF及势垒层BA贯通从而形成到达沟道层CH的中途的槽T(图17)。在该蚀刻之后，为了使蚀刻破坏恢复，也可以进行热处理。
接着，如图18及图19所示，在槽T内及绝缘膜IF上，形成具有第一栅极绝缘膜GIa和第二栅极绝缘膜GIb的栅极绝缘膜GI。例如，在沟道层CH的底部露出的槽T内及绝缘膜IF上形成第一栅极绝缘膜GIa。例如，作为第一栅极绝缘膜GIa，将氧化铝膜(Al2O3膜)堆积在槽T的底面、侧壁及绝缘膜IF上(图18)。具体而言，通过稀释HCl溶液将衬底S的表面清洗之后，例如，以三甲基铝(Al(CH3)3，TMA)及H2O(氧化剂)为原料气体，在400℃的气氛中利用ALD法将50nm～100nm左右的膜厚的氧化铝膜(Al2O3膜)堆积在槽T内及绝缘膜IF上。根据ALD法，膜厚的控制性良好，另外在凹凸面上也能形成被覆性良好的膜。需要说明的是，作为氧化剂，除了H2O以外，也可以使用臭氧(O3)。
接着，进行热处理。例如，在氮(N2)气氛中，于750℃进行1分钟左右的热处理。通过该热处理，第一栅极绝缘膜GIa(这里，氧化铝膜)中的陷阱(陷阱能级，缺陷)减少。特别地，在GaN上利用堆积法形成氧化铝时，膜中的陷阱密度增高，C-V特性的迟滞变大。因此，通过进行热处理，可降低陷阱密度。
接着，如图19所示，在第一栅极绝缘膜GIa(这里，氧化铝膜)上形成氧化铪膜(HfO2膜)作为例如第二栅极绝缘膜GIb。例如，利用使用了Hf金属靶、和氩(Ar)和氧(O2)的混合气体的反应性溅射法来堆积氧化铪膜。氧化铪膜的膜厚(根据阈值电位(Vth)而不同)优选为1～10nm左右。反应性溅射法为PVD法的一种。在形成第二栅极绝缘膜GIb时，除了PVD法以外，还可使用ALD法、CVD法。
接着，进行热处理。例如，在氮(N2)气氛中，于750℃进行1分钟左右的热处理。通过该热处理，第二栅极绝缘膜GIb(这里，氧化铪膜)中的陷阱(陷阱能级，缺陷)减少。需要说明的是，在上述工序中，分别进行了第一栅极绝缘膜GIa(氧化铝膜)形成后的热处理、和第二栅极绝缘膜GIb(氧化铪膜)形成后的热处理，但也可以省略第一栅极绝缘膜GIa形成后的热处理，并在第一栅极绝缘膜GIa(氧化铝膜)与第二栅极绝缘膜GIb(氧化铪膜)的层叠膜形成以后，一并进行热处理。
由此，可形成具有第一栅极绝缘膜GIa(氧化铝膜)与第二栅极绝缘膜GIb(氧化铪膜)的层叠膜的栅极绝缘膜GI。
接下来，如图20及图21所示，在栅极绝缘膜GI上形成栅电极GE。例如，作为第一栅电极GEa形成氮化钛膜(TiN膜)，进一步在其上形成钨膜(W膜)作为第二栅电极GEb。上述层叠膜使用多靶溅射装置连续形成。例如，在第二栅极绝缘膜GIb上利用使用了Ti金属靶、和氩(Ar)与氮(N2)的混合气体的反应性溅射法，堆积20nm左右的氮化钛膜。此时，使形成的TiN膜的N与Ti之比即N/Ti大于1。TiN膜中的N的比例能够通过调整氩(Ar)与氮(N2)的混合气体中的氮的量来进行控制。
接着，如图21所示，在第一栅电极GEa上利用使用了W金属靶和氩(Ar)气体溅射法，堆积100nm左右的膜厚的钨膜。
接下来，进行热处理。该热处理为用于降低由于栅电极GE的成膜时的等离子体、带电粒子导致的栅极绝缘膜(Al2O3和HfO2)中的陷阱(陷阱能级，缺陷)的热处理。作为热处理条件，可根据第一栅电极GEa和第二栅电极GEb的PVD条件(例如，功率、时间)，而选择最适合的温度、时间等。根据本发明人的研究，优选在温度为400℃～600℃、时间为10分钟～60分钟的范围内进行。另外，作为热处理气氛，例如，优选氮(N2)等非活性气体的气氛。
接下来，如图22所示，使用光刻技术及蚀刻技术，对氮化钛膜与钨膜的层叠膜进行构图从而形成栅电极GE。在进行上述栅电极GE的蚀刻之时，也可以将下层的栅极绝缘膜GI蚀刻。需要说明的是，上述热处理也可以在上述构图工序之后进行。
由此，形成具有第一栅电极GEa与第二栅电极GEb的层叠膜的栅电极GE。另外，作为第一栅电极GEa的材料，可以使用栅极蚀刻容易的例如TaN、WN等，作为第二栅电极GEb例如也可使用Ru、Ir等。
接下来，如图23所示，在栅电极GE及绝缘膜IF上作为绝缘层IL1使用CVD法等形成例如氧化硅膜。接下来，如图24所示，通过使用光刻技术及蚀刻技术，通过蚀刻除去源电极SE的形成区域及漏电极DE的形成区域上的绝缘层IL1及绝缘膜IF，形成接触孔。接下来，在栅电极GE的两侧的势垒层BA上形成源电极SE及漏电极DE。例如，在包括接触孔内的绝缘层IL1上形成导电性膜。例如，作为导电性膜，使用溅射法形成由氮化钛(TiN)膜、和在其上部的铝(Al)膜形成的层叠膜(Al/TiN)。接下来，通过使用光刻技术及蚀刻技术，对上述层叠膜(Al/TiN)进行构图，例如于550℃进行30分钟左右的热处理。通过上述热处理，源电极SE及漏电极DE与势垒层BA(氮化物半导体膜)的界面的接触变为欧姆接触。另外，能够消除相对于栅极绝缘膜GI进行导电性膜的成膜时的带电破坏。
此后，在包括源电极SE及漏电极DE上的绝缘层IL1上，形成绝缘层(覆盖膜，也称为表面保护膜)IL2。作为绝缘层IL2，例如，利用CVD法堆积氮氧化硅(SiON)膜(图25)。
经过以上工序，能够形成本实施方式的半导体器件。
像这样，根据本实施方式，与实施方式1的情况相同，通过将第一金属的氧化膜、与比第一金属电负性低的第二金属的氧化膜层叠，并将其用作栅极绝缘膜，从而阈值电压(Vth)向正方向偏移。并且，通过调整偏移量，能够实现将阈值电压(Vth)设为正(Vth＞0)的常关化。
另外，作为栅电极GE，由于将包含第三金属的氮化物及第四金属层叠使用，并在上层配置第四金属，因此能够防止氧向栅极绝缘膜GI的扩散，维持氧的极化(栅极绝缘膜的层叠效果)，维持平带电压Vfb的偏移效果。由此，能够使阈值电压(Vth)为正(Vth＞0)。另外，能够修正阈值电压(Vth)的偏差。特别地，即便在栅极绝缘膜GI的形成后、进行退火处理的情况下，也能够降低由退火处理引起的氧的扩散，维持栅极绝缘膜的层叠效果。
对上述栅电极GE、源电极SE及漏电极DE的布局没有特别限制，例如，这些电极按图26的方式配置。图26为示出本实施方式的半导体器件的构成的俯视图的一个例子。例如，图13与图26的A-A截面部相对应。源电极SE和漏电极DE为在例如Y方向上延伸的直线状。换言之，为在Y方向上具有长边的矩形形状(四角形形状)。源电极SE和漏电极DE交替地在X方向上排列配置。并且，在源电极SE和漏电极DE之间配置栅电极GE。例如，在Y方向上延伸的直线状的多个栅电极(GE)的一侧的端部(图中上侧)与在X方向上延伸的线(也称为栅极线(gateline))连接。另外，在Y方向上延伸的直线状的多个栅电极(GE)的另一侧的端部(图中下侧)与在X方向上延伸的线(也称为栅极线)连接。需要说明的是，2根在X方向上延伸的线(也称为栅极线)之中，也可省略某一个，而将栅电极GE设为梳齿状。另外，多个源电极SE介由插塞(连接部)PG而与在X方向上延伸的源极线SL(source line)连接。另外，多个漏电极DE介由插塞(连接部)PG而与在X方向上延伸的漏极线DL(drain line)连接。需要说明的是，也可将源电极SE和源极线SL配置于同一层。例如，可以设置成将在X方向上延伸的线(与源极线部对应)、和在Y方向上延伸的直线状的源电极连接而成的形状(梳齿状)。同样地，也可以将漏电极DE和漏极线DL配置于同一层。例如，可以设置成将在X方向上延伸的线(与漏极线部对应)、和在Y方向上延伸的直线状的漏电极连接而成的形状(梳齿状)。像这样，栅电极GE、源电极SE、漏电极DE及其他布线的布局可以适当变更、对于布线层的数量也没有限制。
另外，栅电极GE例如被引出至活性区域的外侧的元件分离区域ISO上(在图26中，为右侧的B-B部)。并且，上述引出部(日文：引き出し部)例如介由插塞PG而与其他布线层的布线连接。需要说明的是，图27为示出本实施方式的半导体器件的构成的截面图。图27例如与图26的B-B截面部对应。插塞PG例如由Al/TiN膜形成。
(实施方式3)
在实施方式1(图1)中，将栅极绝缘膜GI的下层的氧化膜(GIa)设为第一金属的氧化膜，也可以将该下层的氧化膜设为氧化硅膜。即，作为构成下层的氧化膜的元素，使用Si(半导体)。
[结构说明]
图28为示出本实施方式的半导体器件的构成的截面图。本实施方式的半导体器件除第一栅极绝缘膜GIa为氧化硅膜以外，与实施方式1的情况相同。
如图28所示，在本实施方式的半导体器件中，与实施方式1的情况相同，具有在由氮化物半导体形成的沟道层CH上隔着栅极绝缘膜GI配置的栅电极GE(GEa、GEb)。
这里，栅极绝缘膜GI具有在沟道层CH上形成的第一栅极绝缘膜GIa即氧化硅膜(SiO2)、和在第一栅极绝缘膜GIa上形成的第二栅极绝缘膜GIb。另外，栅电极GE具有在第二栅极绝缘膜GIb上形成的第一栅电极GEa、和在第一栅电极GEa上形成的第二栅电极GEb。
像这样，作为第一栅极绝缘膜GIa设置氧化硅膜(SiO2)。另外，作为第二栅极绝缘膜GIb设置第二金属(M2)的氧化膜。第二金属为选自由Al、Hf、Zr、Ta、Ti、Nb、La、Y、Mg的组中的一种以上的元素。此时，第二金属的氧化物例如成为氧化铝(Al2O3)、氧化铪(HfO2)、氧化锆(ZrO2)、氧化钽(Ta2O5)、氧化钛(TiO2)、氧化铌(Nb2O5)、氧化镧(La2O3)、氧化钇(Y2O3)、氧化镁(MgO)。
此时，关于分别构成2层的栅极绝缘膜(GIa、GIb)的元素(Si、M2)的电负性，Si＞M2。在上述情况下，也能产生在实施方式1中说明了的氧的极化效果，平带电压Vfb向正方向偏移。
另外，与实施方式1的情况相同，通过将栅电极GE设为层叠结构、即将包含第三金属的氮化物及第四金属层叠使用，并在上层配置第四金属的构成，能够防止氧向栅极绝缘膜GI的扩散，维持氧的极化(栅极绝缘膜的层叠效果)，维持平带电压Vfb的偏移效果。特别地，即便在栅极绝缘膜GI的形成后，进行退火处理的情况下，也能降低由退火处理导致的氧的扩散，维持栅极绝缘膜的层叠效果。
[制法说明]
接下来，说明本实施方式的半导体器件的制造方法。对于本实施方式的半导体器件的制造方法而言，除栅极绝缘膜GI的形成工序以外与实施方式1的情况相同。
即，按与实施方式1同样的方式，在将沟道层(i-GaN层、GaN衬底)CH的表面清洗后，在沟道层CH上利用堆积法堆积氧化硅膜(SiO2膜)作为第一栅极绝缘膜GIa。
例如，以三(二甲基氨基)硅烷(SiH(N(CH3)2)3，TDMAS)及臭氧(O3，氧化剂)为原料气体，在480℃的气氛中，利用ALD法堆积3nm左右膜厚的氧化硅膜(SiO2膜)。氧化硅膜的膜厚例如可以在3～20nm的范围调整。除了ALD法以外，也可以利用CVD法(热CVD、等离子体CVD法等)堆积氧化硅膜。需要说明的是，根据本发明人的研究，即便对于3～5nm左右的膜厚而言，也能够通过前述氧的极化，而获得充分的、平带电压Vfb的偏移效果。
接下来，进行热处理。例如，在氮(N2)气氛中，进行750℃、1分钟左右的热处理。通过上述热处理，第一栅极绝缘膜GIa(这里，氧化硅膜)中的陷阱(陷阱能级，缺陷)减少。
接下来，在第一栅极绝缘膜GIa上，形成第二栅极绝缘膜(第二金属的氧化膜)GIb。例如，按与实施方式1同样的方式，作为第二栅极绝缘膜GIb，堆积50nm～100nm左右的膜厚的氧化铝膜(Al2O3膜)。
接下来，进行热处理。例如，在氮(N2)气氛中，进行750℃、1分钟左右的热处理。通过上述热处理，第二栅极绝缘膜GIb(这里，氧化铝膜)中的陷阱(陷阱能级，缺陷)减少。需要说明的是，在上述工序中，在各栅极绝缘膜(GIa、GIb)形成后分别进行热处理，但也可以在第二栅极绝缘膜GIb的形成后，一并进行热处理。
由此，能够形成第一栅极绝缘膜GIa(氧化硅膜)及第二栅极绝缘膜GIb(氧化铝膜)自下而上依序层叠而成的栅极绝缘膜GI。
接下来，按与实施方式1同样的方式，在栅极绝缘膜GI上形成栅电极GE(GEa、GEb)。
需要说明的是，可将本实施方式的栅极绝缘膜GI用作实施方式2的栅极绝缘膜GI。
图29为示出栅极绝缘膜的层叠效果的曲线图。横轴表示栅极电压(Gate Voltage[V])，纵轴表示电流(Jg[A/cm2])。例如，使用图28所示的半导体器件，研究了其I-V特性。但是，将栅电极设为单层。作为Ref(参照).No.1、No.2、No.3，分别使用Al2O3/SiO2的层叠膜，将SiO2的膜厚设为0nm、3nm、5nm、10nm。在将No.1、No.2、No.3、即SiO2的膜厚设为3nm～10nm时，电流的初始电压变高。据认为，这是由平带电压Vfb的偏移效果及耐电压提高效果所带来的。
并且，当在上述栅极绝缘膜的层叠结构上叠加栅电极的层叠结构时，由于能够维持平带电压Vfb的偏移效果，因此能够维持上述电流的初始电压。
(实施方式4)
在实施方式1(图1)中，将栅极绝缘膜GI设为2层(GIa、GIb)，也可以将栅极绝缘膜GI设为3层，并在第一栅极绝缘膜GIa与第二栅极绝缘膜GIb的层叠膜的下层(衬底或沟道层侧)设置第三栅极绝缘膜(最下层栅极绝缘膜)GIu。并且，作为构成上述第三栅极绝缘膜(最下层栅极绝缘膜)GIu的元素，使用Si(半导体)。
[结构说明]
图30为示出本实施方式的半导体器件的构成的截面图。关于本实施方式的半导体器件，除栅极绝缘膜GI由3层构成以外，与实施方式1的情况相同。
如图30所示，在本实施方式的半导体器件中，与实施方式1的情况相同，具有在由氮化物半导体形成的沟道层CH上隔着栅极绝缘膜GI而配置的栅电极GE(GEa、GEb)。
这里，栅极绝缘膜GI具有在沟道层CH上形成的第三栅极绝缘膜GIu即氧化硅膜(SiO2)、在第三栅极绝缘膜GIu上形成的第一栅极绝缘膜GIa、和在第一栅极绝缘膜GIa上形成的第二栅极绝缘膜GIb。第一栅极绝缘膜GIa由第一金属的氧化物形成。第二栅极绝缘膜GIb由第二金属的氧化物形成。并且，第二金属的电负性低于第一金属的电负性。另外，第一金属的电负性低于Si的电负性。
另外，栅电极GE具有在沟道层CH上形成的第一栅电极GEa、和在第一栅电极GEa上形成的第二栅电极GEb，并且由与在实施方式1中说明了的栅电极(第一栅电极GEa、第二栅电极GEb)同样的材料形成。即，第一栅电极GEa由第三金属的氮化物(包含第三金属的氮化物、第三金属的氮化膜)形成。第二栅电极GEb由第四金属形成。并且，第三金属的氮化物的氮(N)与第三金属(M3)的组成比、N/M3优选为大于1。另外，第四金属的膜厚优选为50nm以上。
像这样，作为第三栅极绝缘膜(最下层栅极绝缘膜)GIu而设置氧化硅膜(SiO2)。此时，能够使分别构成3层的栅极绝缘膜(GIu、GIa、GIb)的元素(Si、M1、M2)的电负性自下层侧起依序变小。由此，在实施方式1中说明了的氧的极化的效果变大，平带电压Vfb的偏移量变大。
另外，与实施方式1的情况相同，通过将栅电极GE设为层叠结构、即将包含第三金属的氮化物及第四金属层叠使用，并在上层配置第四金属的构成，能够防止氧向栅极绝缘膜GI的扩散，维持氧的极化(栅极绝缘膜的层叠效果)，维持平带电压Vfb的偏移效果。特别地，即便在栅极绝缘膜GI的形成后，进行退火处理的情况下，也能降低由退火处理导致的氧的扩散，维持栅极绝缘膜的层叠效果。
[制法说明]
接下来，说明本实施方式的半导体器件的制造方法。对于本实施方式的半导体器件的制造方法而言，除栅极绝缘膜GI的形成工序以外与实施方式1的情况相同。
即，按与实施方式1同样的方式，在将沟道层(i-GaN层、GaN衬底)CH的表面清洗后，在沟道层CH上利用堆积法堆积氧化硅膜(SiO2膜)作为第三栅极绝缘膜(最下层栅极绝缘膜)GIu。
例如，以三(二甲基氨基)硅烷(SiH(N(CH3)2)3，TDMAS)及臭氧(O3，氧化剂)为原料气体，在480℃的气氛中，利用ALD法堆积3nm左右膜厚的氧化硅膜(SiO2膜)。氧化硅膜的膜厚例如可以在3～20nm的范围调整。除了ALD法以外，也可以利用CVD法(热CVD、等离子体CVD法等)堆积氧化硅膜。需要说明的是，根据本发明人的研究，即便对于3～5nm左右的膜厚而言，也能够通过前述氧的极化，而获得充分的、平带电压Vfb的偏移效果。
接下来，进行热处理。例如，在氮(N2)气氛中，进行750℃、1分钟左右的热处理。通过上述热处理，第三栅极绝缘膜GIu(这里，氧化硅膜)中的陷阱(陷阱能级，缺陷)减少。
接下来，在第三栅极绝缘膜GIu上形成第一栅极绝缘膜(第一金属的氧化膜)GIa。例如，按与实施方式1同样的方式，作为第一栅极绝缘膜GIa以50nm～100nm左右的膜厚堆积氧化铝膜(Al2O3膜)。
接下来，进行热处理。例如，在氮(N2)气氛中，进行750℃、1分钟左右的热处理。通过上述热处理，第一栅极绝缘膜GIa(这里，氧化铝膜)中的陷阱(陷阱能级，缺陷)减少
接下来，在第一栅极绝缘膜GIa上，形成第二栅极绝缘膜(第二金属的氧化膜)GIb。例如，按与实施方式1同样的方式，作为第二栅极绝缘膜GIb，以2nm左右的膜厚堆积氧化铪膜(HfO2膜)。
接下来，进行热处理。例如，在氮(N2)气氛中，进行750℃、1分钟左右的热处理。通过上述热处理，第二栅极绝缘膜GIb(这里，氧化铪膜)中的陷阱(陷阱能级，缺陷)减少。需要说明的是，在上述工序中，在各栅极绝缘膜(GIu、GIa、GIb)形成后分别进行热处理，但也可以在第二栅极绝缘膜GIb的形成后，一并进行热处理。
由此，能够形成第三栅极绝缘膜GIu(氧化硅膜)、第一栅极绝缘膜GIa(氧化铝膜)及第二栅极绝缘膜GIb(氧化铪膜)自下而上依序层叠而成的栅极绝缘膜GI。
接下来，按与实施方式1同样的方式，在栅极绝缘膜GI上形成栅电极GE(GEa、GEb)。
需要说明的是，可将本实施方式的3层的栅极绝缘膜GI用作实施方式2的栅极绝缘膜GI。
(实施方式5)
在实施方式4(图30)中，作为第三栅极绝缘膜(最下层栅极绝缘膜)GIu，使用了氧化硅膜，但也可设置氮化硅膜。
[结构说明]
图31为示出本实施方式的半导体器件的构成的截面图。关于本实施方式的半导体器件，除栅极绝缘膜GI的第三栅极绝缘膜(最下层栅极绝缘膜)GIu以外，与实施方式4的情况相同。
如图31所示，对于本实施方式的半导体器件而言，与实施方式1的情况相同，具有在由氮化物半导体形成的沟道层CH上隔着栅极绝缘膜GI配置了的栅电极GE(GEa、GEb)。
这里，栅极绝缘膜GI具有在沟道层CH上形成的第三栅极绝缘膜GIu即氮化硅膜(SiNX)、在第三栅极绝缘膜GIu上形成的第一栅极绝缘膜GIa，和在第一栅极绝缘膜GIa上形成的第二栅极绝缘膜GIb。另外，栅电极GE具有在第二栅极绝缘膜GIb上形成的第一栅电极GEa，和在第一栅电极GEa上形成的第二栅电极GEb。
像这样，作为第三栅极绝缘膜(最下层栅极绝缘膜)GIu而设置氮化硅膜(SiNX)。此时，由于氮化硅膜(GIu)不含氧，因此在与第一栅极绝缘膜GIa的界面不产生氧的极化，通过在第一栅极绝缘膜GIa与第二栅极绝缘膜GIb的界面产生的极化，平带电压Vfb向正方向偏移。
另外，通过作为第三栅极绝缘膜(最下层栅极绝缘膜)GIu而使用氮化硅膜(SiNX)，能够抑制沟道层CH(这里，i-GaN层)的氧化。特别地，若GaN层等氮化物半导体被氧化，则在与栅极绝缘膜GI的界面多产生界面能级。此时，MISFET的迁移率降低。由此，MISFET的性能降低。
另外，为了提高栅极绝缘膜GI的膜质，成膜后的氧化退火是有效的。然而，若GaN层等氮化物半导体与氧化膜直接接触，则氮化物半导体的氧化可能由于氧化退火而进一步进行。
与此相对，向本实施方式这样，作为最下层栅极绝缘膜(第三栅极绝缘膜)GIu而设置了氮化膜时，抑制了上述氧化。由此，过程风险(process risk)的边际(margin)变大。换言之，能够抑制由于与栅极绝缘膜GI的接触而引起的氮化物半导体的氧化。另外，即便在进行了氧化退火的情况下，也能抑制氮化物半导体的氧化。
另外，与实施方式1的情况相同，通过将栅电极GE设为层叠结构、即将包含第三金属的氮化物及第四金属层叠使用，并在上层配置第四金属的构成，能够防止氧向栅极绝缘膜GI的扩散，维持氧的极化(栅极绝缘膜的层叠效果)，维持平带电压Vfb的偏移效果。特别地，即便在栅极绝缘膜GI的形成后，进行退火处理的情况下，也能降低由退火处理导致的氧的扩散，维持栅极绝缘膜的层叠效果。
[制法说明]
接下来，说明本实施方式的半导体器件的制造方法。对于本实施方式的半导体器件的制造方法而言，除第三栅极绝缘膜(最下层栅极绝缘膜)GIu的形成工序以外与实施方式4的情况相同。
即，按与实施方式1、4同样的方式，在将沟道层(i-GaN层、GaN衬底)CH的表面清洗后，在沟道层CH上利用堆积法堆积氮化硅膜(SiNX膜)作为第三栅极绝缘膜(最下层栅极绝缘膜)GIu。
例如，以三(二甲基氨基)硅烷(SiH(N(CH3)2)3，TDMAS)及氨(NH3)为原料气体，在480℃的气氛中，利用ALD法堆积4nm左右的膜厚的氮化硅膜(SiNX膜)。氮化硅膜的膜厚例如能够在1nm～15nm的范围内调整。除ALD法以外，也可以利用CVD法(热CVD、等离子体CVD法等)堆积氮化硅膜。
接下来，进行热处理。例如，在氮(N2)气氛中，进行750℃、1分钟左右的热处理。通过上述热处理，第三栅极绝缘膜GIu(这里，氮化硅膜)中的陷阱(陷阱能级，缺陷)减少。
接下来，在第三栅极绝缘膜GIu上形成第一栅极绝缘膜(第一金属的氧化膜)GIa。例如，按与实施方式1同样的方式，作为第一栅极绝缘膜GIa以50nm～100nm左右的膜厚堆积氧化铝膜(Al2O3膜)。
接下来，进行热处理。例如，在氮(N2)气氛中，进行750℃、1分钟左右的热处理。通过上述热处理，第一栅极绝缘膜GIa(这里，氧化铝膜)中的陷阱(陷阱能级，缺陷)减少。
接下来，在第一栅极绝缘膜GIa上，形成第二栅极绝缘膜(第二金属的氧化膜)GIb。例如，按与实施方式1同样的方式，作为第二栅极绝缘膜GIb，以2nm左右的膜厚堆积氧化铪膜(HfO2膜)。
接下来，进行热处理。例如，在氮(N2)气氛中，进行750℃、1分钟左右的热处理。通过上述热处理，第二栅极绝缘膜GIb(这里，氧化铪膜)中的陷阱(陷阱能级，缺陷)减少。需要说明的是，在上述工序中，在各栅极绝缘膜(GIu、GIa、GIb)形成后分别进行热处理，但也可以在第二栅极绝缘膜GIb的形成后，一并进行热处理。
由此，能够形成第三栅极绝缘膜GIu(氮化硅膜)、第一栅极绝缘膜GIa(氧化铝膜)及第二栅极绝缘膜GIb(氧化铪膜)自下而上依序层叠而成的栅极绝缘膜GI。
接下来，按与实施方式1同样的方式，在栅极绝缘膜GI上形成栅电极GE(GEa、GEb)。
需要说明的是，可将本实施方式的3层的栅极绝缘膜GI用作实施方式2的栅极绝缘膜GI。
(实施方式6)
在上述实施方式1～5中，作为沟道层CH，使用了氮化物半导体(GaN层)，但也可以使用其他半导体层。在本实施方式中，使用SiC层(SiC衬底)。
[结构说明]
图32为示出本实施方式的半导体器件的构成的截面图。
如图32所示，在本实施方式的半导体器件中，具有在由SiC形成的沟道层CH上隔着栅极绝缘膜GI而配置的栅电极GE。
并且，栅极绝缘膜GI具有在沟道层CH上形成的第一栅极绝缘膜GIa、和在第一栅极绝缘膜GIa上形成的第二栅极绝缘膜GIb。另外，栅电极GE具有在第二栅极绝缘膜GIb上形成的第一栅电极GEa、和在第一栅电极GEa上形成的第二栅电极GEb。在Si等衬底上，作为沟道层CH，可以设置SiC层，另外，作为衬底，也可以使用SiC衬底、并将该衬底用作沟道层CH。需要说明的是，在栅电极GE的两侧的沟道层CH中，配置有n型或p型的杂质的注入区域即源极区域SR及漏极区域DR。并且，在源极区域SR及漏极区域DR上进一步配置有源电极SE及漏电极DE。
这里，栅极绝缘膜GI具有在沟道层CH上形成的第一栅极绝缘膜GIa，和在第一栅极绝缘膜GIa上形成的第二栅极绝缘膜GIb。第一栅极绝缘膜GIa由氧化硅膜(SiO2)形成。另外，第二栅极绝缘膜GIb由第二金属的氧化物形成。并且，第二金属的电负性低于Si的电负性。换而言之，上述栅极绝缘膜GI为将实施方式1的栅极绝缘膜GI的第一金属的氧化物设为氧化硅膜(SiO2)的绝缘膜。
另外，第一栅极绝缘膜(SiO2)GIa也可以是沟道层(SiC层)CH的热氧化膜，另外，也可以是堆积膜。作为热氧化法，能够使用干式氧化、湿式氧化。另外，也可以使用臭氧进行氧化。作为堆积法，可使用ALD法、CVD法、PVD法。氧化硅膜的膜厚能够在1nm～10nm的范围内调整。
第二金属为比Si的电负性低的金属，例如铝(Al)。此时，第二金属的氧化物变为氧化铝(Al2O3)。该第二金属的氧化物的膜厚例如为60nm左右。
作为第二金属，除Al以外，能够使用Hf、Zr、Ta、Ti、Nb、La、Y、Mg等。这种情况下的氧化膜例如变为氧化铪(HfO2)、氧化锆(ZrO2)、氧化钽(Ta2O5)、氧化钛(TiO2)、氧化铌(Nb2O5)、氧化镧(La2O3)、氧化钇(Y2O3)、氧化镁(MgO)。第二金属与氧的组成比不限于上述组成比。另外，作为第二金属，可包含2种以上的元素。此时，成为2种金属与氧的化合物。但是，此时，2种以上的元素中的任一者均应低于Si的电负性。但是，但是，对于包含杂质水平的金属(例如，0.01％浓度以下的金属)而言，由于制造上是不可避免的，因此杂质水平的金属有时不管电负性的大小而含有。另外，第一栅极绝缘膜GIa和第二栅极绝缘膜GIb各自的膜厚能够根据作为栅极绝缘膜GI而需要的特性、起因于堆积方法的膜质(介电常数、漏电流特性等的电气特性)，而选择适合的组合。
另外，栅电极GE具有在第二栅极绝缘膜GIb上形成的第一栅电极GEa，和在第一栅电极GEa上形成的第二栅电极GEb。
第一栅电极GEa为第三金属的氮化物。作为第三金属，能够使用Ti、Ta、W等。此时，包含第三金属的氮化物为TiN、TaN、WN。作为第三金属，优选具有导电性、加工性高、氧的吸收性、供给性低的金属。从上述方面考虑，作为第三金属，适合使用Ti。
第二栅电极GEb由第四金属形成。作为第四金属，能够使用W、Ru、Ir。作为第四金属，优选在氧化后也具有导电性、并且加工性高、能够阻挡氧向下层的第一栅电极GEa侵入的金属。从上述方面考虑，作为第四金属，适合使用W。
像这样，在本实施方式中，作为栅极绝缘膜GI，由于将Si及第二金属的各自的氧化物层叠使用，并且在上层配置了电负性低的第二金属的氧化膜，因此能够使阈值电压(Vth)为正(Vth＞0)(栅极绝缘膜的层叠效果)。
另外，作为栅电极GE，由于将包含第三金属的氮化物及第四金属层叠使用，并且在上层配置了第四金属，因此能够防止氧向栅极绝缘膜GI的扩散，并且能够降低阈值电压(Vth)的偏差。特别地，即便经过后述的退火处理，也能降低氧的扩散，并能维持栅极绝缘膜的层叠效果。
[制法说明]
接下来，对本实施方式的半导体器件的制造方法进行说明，并使该半导体器件的构成更加明确。
首先，准备形成有沟道层CH的衬底(未图示)。沟道层CH为SiC层。SiC层例如能够利用CVD法等形成。作为衬底，可使用SiC衬底、并将该衬底用作沟道层CH。
接下来，使用硫酸双氧水、氨双氧水系溶液等对沟道层(SiC层)CH的表面进行清洗。接下来，在沟道层CH上形成具有第一栅极绝缘膜GIa和第二栅极绝缘膜GIb的栅极绝缘膜GI。
首先，在沟道层CH上形成第一栅极绝缘膜GIa。例如，作为第一栅极绝缘膜GIa，利用干式氧化形成氧化硅膜(SiO2膜)。例如，在O2和N2的混合气体中，进行氧化温度1300℃的干式氧化，例如形成10nm左右的膜厚的氧化硅膜。需要说明的是，氧化法不限于干式氧化，也可以是利用其他氧化剂的热氧化。另外，也可以利用CVD法、ALD法、PVD法等堆积法形成氧化硅膜。
接下来，将第一栅极绝缘膜GIa与沟道层CH的界面(SiO2/SiC界面)氮化。作为氮化处理，例如，在含有一氧化氮(NO)的气氛下，进行1000℃、1小时的热处理。通过上述氮化处理，能够减少上述界面产生的界面能级(悬挂键等)。作为用于上述氮化处理的气体，除上述一氧化氮(NO)以外，也可使用N2O、NH3等。另外，也可使用上述气体的混合气体。另外，也可以将多种气体按时间而切换使用。另外，不仅可以通过该氮化处理而发生氮化反应，也可发生氧化反应(氮氧化处理)。像这样，优选根据氧化硅膜的成膜方法、膜质、界面的界面能级，进行适当的膜质改善处理。这里，作为膜质改善处理，示出了对界面能级进行氮化处理的方法，但除此以外，也可进行氢化处理、氮以外的V族化处理(例如，磷化)等。对于上述这些处理，也能实现界面能级的降低。
接下来，在第一栅极绝缘膜(氧化硅膜)GIa上，形成第二栅极绝缘膜(第二金属的氧化膜)GIb。例如，作为第二栅极绝缘膜GIb，利用堆积法堆积氧化铝膜(Al2O3膜)。例如，以三甲基铝(Al(CH3)3，TMA)及H2O(氧化剂)为原料气体，在400℃的气氛中，利用ALD法堆积60nm左右的膜厚的氧化铝膜(Al2O3膜)。根据ALD法，能够形成控制性、被覆性良好、膜质良好的膜。需要说明的是，作为氧化剂，除H2O以外，也可使用臭氧(O3)。需要说明的是，除ALD法以外，也可使用氧等离子体CVD法形成氧化铝膜(Al2O3膜)。接下来，进行热处理。例如，在氮(N2)气氛中，进行600℃、30分钟左右的热处理。需要说明的是，这里，作为第二栅极绝缘膜GIb用的金属，使用了Al，但第二金属例如也可使用选自Hf、Zr、Ta、Ti、Nb、La、Y、Mg的组中的1种以上的元素的氧化物。
由此，形成具有第一栅极绝缘膜GIa(氧化硅膜)与第二栅极绝缘膜GIb(氧化铝膜)的层叠膜的栅极绝缘膜GI。
接下来，按与实施方式1的情况相同的方式，在栅极绝缘膜GI上形成栅电极GE。例如，作为第一栅电极GEa，形成氮化钛膜(TiN膜)，进一步在其上形成钨膜(W膜)作为第二栅电极GEb。上述层叠膜使用多靶溅射装置连续形成。例如，在第二栅极绝缘膜GIb上利用使用了Ti金属靶、和氩(Ar)与氮(N2)的混合气体的反应性溅射法，堆积20nm左右的氮化钛膜。此时，使形成的TiN膜的N与Ti之比即N/Ti大于1。TiN膜中的N的比例能够通过调整氩(Ar)与氮(N2)的混合气体中的氮的量来进行控制。
接着，在第一栅电极GEa上利用使用了W金属靶和氩(Ar)气体溅射法，堆积100nm左右的膜厚的钨膜。如在实施方式1中说明了的那样，当第二栅电极(W膜)GEb的膜厚为50nm左右时，确认到氧浓度下降1个数量级，因此关于第二栅电极(W膜)GEb的膜厚，优选50nm以上。另外，在将第二栅电极(W膜)GEb成膜后，暴露于大气，并在以后的工序中进行热处理(恢复退火)时，优选形成100nm以上的膜厚的W膜。另外，第二栅电极(W膜)GEb的膜厚的上限例如为500nm左右。
接下来，进行热处理。该热处理为用于降低由于栅电极GE的成膜时的等离子体、带电粒子导致的栅极绝缘膜(Al2O3和HfO2)中的陷阱(陷阱能级，缺陷)的热处理。作为热处理条件，可根据第一栅电极GEa和第二栅电极GEb的PVD条件(例如，功率、时间)，而选择最适合的温度、时间等。根据本发明人的研究，优选在温度为400℃～600℃、时间为10分钟～60分钟的范围内进行。另外，作为热处理气氛，例如，优选氮(N2)等非活性气体的气氛。
接下来，利用光刻技术及蚀刻技术，对第一栅电极GEa和第二栅电极GEb进行构图，从而形成所期望的形状的栅电极GE。第二栅电极GEb覆盖第一栅电极GEa的上表面整体。需要说明的是，在进行上述栅电极GE的蚀刻之时，也可以对下层的栅极绝缘膜GI进行蚀刻。另外，上述热处理也可以在上述构图工序之后进行。作为第一栅电极GEa的材料，可以使用栅极蚀刻容易的例如TaN、WN等，作为第二栅电极GEb例如也可使用Ru、Ir等。
此后，通过向栅电极GE的两侧的沟道层CH中注入n型或p型的杂质，从而形成源极区域SR及漏极区域DR。接下来，在栅电极GE、源极区域SR及漏极区域DR上，作为绝缘层IL1，例如利用CVD法等形成氧化硅膜。接下来，通过使用光刻技术及蚀刻技术，通过蚀刻除去源极区域SR上及漏极区域DR上的绝缘层IL1，从而形成接触孔。接下来，在栅电极GE的两侧的源极区域SR及漏极区域DR上，分别形成源电极SE及漏电极DE。例如，在包括接触孔内的绝缘层IL1上形成导电性膜。接下来，通过使用光刻技术及蚀刻技术，对上述导电性膜进行构图。需要说明的是，也可以利用所谓的镶嵌法(Damascening)形成源电极SE及漏电极DE。另外，此后，也可以在绝缘层IL1上形成多条布线。
通过以上工序，能够形成本实施方式的半导体器件。
像这样，在本实施方式中，将Si的氧化物、和在其上配置的、比Si的电负性低的第二金属的氧化物的层叠膜用作栅极绝缘膜GI，因此，与实施方式1的情况相同，能够使平带电压(Vfb)向正方向偏移。由此，能够使阈值电压(Vth)向正方向偏移。并且，通过调整偏移量，能够使阈值电压(Vth)为正(Vth>0)，可以提高常关特性。
另外，作为栅电极GE，将包含第三金属的氮化物和第四金属层叠使用，并在上层配置第四金属，因此与实施方式1的情况相同，能够防止氧向栅极绝缘膜GI的扩散，降低阈值电压(Vth)的偏差。特别地，即便经过后述退火理，也能够降低氧的扩散，维持栅极绝缘膜的层叠效果。
此外，通过使第三金属的氮化物的氮(N)与第三金属(M3)的组成比、N/M3大于1，能够获得与实施方式1同样的效果。
此外，通过将SiC层设为沟道层CH，使平带电压Vfb向正方向偏移，使阈值电压(Vth)向正方向偏移，能够降低沟道层CH的Vth控制用的杂质浓度。杂质降低了通过沟道层CH的载流子(电子或空穴)的迁移率(杂质散乱)。因而，通过降低沟道层的杂质浓度，能够提高载流子的迁移率，结果能够增加MISFET的导通电流。迁移率依存于形成MISFET的晶面，但由于SiC层的迁移率比Si层的迁移率小，因此迁移率的向上效果是有用的。
需要说明的是，在本实施方式中，作为栅极绝缘膜GI，使用了氧化硅膜与氧化铝膜的层叠膜(例如，与实施方式3相对应)，但也可应用其他实施方式1、4、5中说明了的栅极绝缘膜GI。
以上，基于实施方式对由本发明人所作出的发明进行了说明，但不发明不限于上述实施方式，在不脱离其要旨的范围内可进行各种变更。
[附记1]
一种半导体器件，具有：
SiC层，
设置于所述SiC层上的第一栅极绝缘膜，
设置于所述第一栅极绝缘膜上的第二栅极绝缘膜，
设置于所述第二栅极绝缘膜上的第一栅电极，和
设置于所述第一栅电极上的第二栅电极，
所述第一栅极绝缘膜为包含第一金属的氧化膜或包含硅的氧化膜，
所述第二栅极绝缘膜为包含第二金属的氧化膜，
所述第二金属的电负性小于所述第一金属或硅的电负性，
所述第一栅电极为包含第三金属的氮化膜，
所述第二栅电极由第四金属形成。
[附记2]
附记1所述的半导体器件，其中
所述第一金属为Al。
[附记3]
附记2所述的半导体器件，其中，
所述第二金属为选自Hf、Zr、Ta、Ti、Nb、La、Y、Mg的组中的1种以上的元素。
[附记4]
附记3所述的半导体器件，其中，
所述第三金属为Ti。
[附记5]
附记4所述的半导体器件，其中，
所述包含第三金属的氮化膜为氮化钛，
氮(N)与钛(Ti)之比即N/Ti大于1。
[附记6]
附记4所述的半导体器件，其中，
所述第四金属为W。
[附记7]
附记6所述的半导体器件，其中，
所述第二栅电极的膜厚为50nm以上。
[附记8]
附记6所述的半导体器件，其中，
所述第一栅电极覆盖所述第二栅电极的上表面整体。
[附记9]
一种导体器件的制造方法，具有如下工序：
(a)工序，准备氮化物半导体层，
(b)工序，在所述氮化物半导体层上，形成由包含第一金属的氧化膜或包含硅的氧化膜形成的第一栅极绝缘膜，
(c)工序，在所述第一栅极绝缘膜上，形成由第二金属的氧化膜形成的第二栅极绝缘膜，
(d)工序，在所述第二栅极绝缘膜上，形成由包含第三金属的氮化膜形成的第一栅电极，
(e)工序，在所述第一栅电极上，形成由第四金属形成的第二栅电极，
所述第二金属的电负性小于所述第一金属或硅的电负性。
[附记10]
附记8所述的半导体器件的制造方法，其中，
在所述(d)工序至所述(e)工序中，
在所述第一栅电极的形成后，不暴露于空气，形成所述第二栅电极。
[附记11]
附记9所述的半导体器件的制造方法，其中，
所述第一栅极绝缘膜由包含硅的氧化膜形成，
所述第二金属为选自Al、Hf、Zr、Ta、Ti、Nb、La、Y、Mg的组中的1种以上的元素，
所述第三金属为Ti，
所述第四金属为W。
[附记12]
附记1所述的半导体器件，其中，
所述第一栅极绝缘膜由包含硅的氧化膜形成，
所述第二金属为选自Al、Hf、Zr、Ta、Ti、Nb、La、Y、Mg的组中的1种以上的元素，
所述第三金属为Ti，
所述第四金属为W。
附图标记说明
2DEG 二维电子气体
BA 势垒层
BU 缓冲层
CH 沟道层
DE 漏电极
DL 漏极线
DR 漏极区域
GE 栅电极
GEa 第一栅电极
GEb 第二栅电极
GI 栅极绝缘膜
GIa 第一栅极绝缘膜
GIb 第二栅极绝缘膜
GIu 第三栅极绝缘膜
IF 绝缘膜
IL1 绝缘层
IL2 绝缘层
NUC 成核层
PG 插塞
S 衬底
SE 源电极
SL 源极线
SR 源极区域
STR 应变松弛层
T 槽

Claims (9)

1.一种半导体器件，具有：
氮化物半导体层，
设置于所述氮化物半导体层上的第一栅极绝缘膜，
设置于所述第一栅极绝缘膜上的第二栅极绝缘膜，
设置于所述第二栅极绝缘膜上的第一栅电极，和
设置于所述第一栅电极上的第二栅电极，
所述第一栅极绝缘膜为氧化铝膜，
所述第二栅极绝缘膜为氧化铪膜，
所述第一栅电极为TiN膜，
所述第二栅电极由W膜形成，
所述W膜的膜厚为50nm以上，
所述TiN膜的氮(N)与钛(Ti)之比即N/Ti满足1＜N/Ti≦1.2，
利用所述第一栅电极和所述第二栅电极防止氧向所述第一栅极绝缘膜和所述第二栅极绝缘膜扩散，降低阈值电压的偏差。
2.根据权利要求1所述的半导体器件，其中，
所述氮化物半导体层为GaN。
3.根据权利要求1所述的半导体器件，其中，
在所述氮化物半导体层与所述第一栅极绝缘膜之间具有第三栅极绝缘膜，
所述第三栅极绝缘膜为氧化硅膜或氮化硅膜。
4.一种半导体器件，具有：
形成于衬底的上方的第一氮化物导体层，
形成于所述第一氮化物导体层上的第二氮化物半导体层，
贯通所述第二氮化物半导体层，并到达所述第一氮化物导体层的槽，和
隔着栅极绝缘膜配置在所述槽内的栅电极，
所述栅极绝缘膜具有设置于所述第一氮化物导体层上的第一栅极绝缘膜、和设置于所述第一栅极绝缘膜上的第二栅极绝缘膜，
所述栅电极具有设置于所述第二栅极绝缘膜上的第一栅电极、和设置于所述第一栅电极上的第二栅电极，
所述第一栅极绝缘膜为氧化铝膜，
所述第二栅极绝缘膜为氧化铪膜，
所述第一栅电极为TiN膜，
所述第二栅电极由W膜形成，
所述W膜的膜厚为50nm以上，
所述TiN膜的氮(N)与钛(Ti)之比即N/Ti满足1＜N/Ti≦1.2，
利用所述第一栅电极和所述第二栅电极防止氧向所述第一栅极绝缘膜和所述第二栅极绝缘膜扩散，降低阈值电压的偏差。
5.一种半导体器件的制造方法，具有如下工序：
(a)工序，准备氮化物半导体层，
(b)工序，在所述氮化物半导体层上，形成由氧化铝膜形成的第一栅极绝缘膜，
(c)工序，在所述第一栅极绝缘膜上，形成由氧化铪膜形成的第二栅极绝缘膜，
(d)工序，在所述第二栅极绝缘膜上，形成由TiN膜形成的第一栅电极，
(e)工序，在所述第一栅电极上，形成由W膜形成的第二栅电极，
所述W膜的膜厚为50nm以上，
所述TiN膜的氮(N)与钛(Ti)之比即N/Ti满足1＜N/Ti≦1.2，
利用所述第一栅电极和所述第二栅电极防止氧向所述第一栅极绝缘膜和所述第二栅极绝缘膜扩散，降低阈值电压的偏差。
6.根据权利要求5所述的半导体器件的制造方法，其中，
在所述(d)工序至所述(e)工序中，
在所述第一栅电极的形成后，不暴露于空气，形成所述第二栅电极。
7.根据权利要求6所述的半导体器件的制造方法，其中，
所述(e)工序之后，具有
(f)工序，在非活性气体气氛下进行热处理。
8.根据权利要求6所述的半导体器件的制造方法，其中，
所述(e)工序之后，具有
(g)工序，将所述第一栅电极及所述第二栅电极的层叠膜加工为第一形状。
9.根据权利要求5所述的半导体器件的制造方法，其中，
所述氮化物半导体层为GaN。
CN201580044044.7A 2015-03-30 2015-03-30 半导体器件及半导体器件的制造方法 Active CN106663634B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/059956 WO2016157371A1 (ja) 2015-03-30 2015-03-30 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN106663634A CN106663634A (zh) 2017-05-10
CN106663634B true CN106663634B (zh) 2021-07-23

Family

ID=57005298

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580044044.7A Active CN106663634B (zh) 2015-03-30 2015-03-30 半导体器件及半导体器件的制造方法

Country Status (5)

Country Link
US (1) US10374053B2 (zh)
JP (1) JP6291130B2 (zh)
CN (1) CN106663634B (zh)
TW (1) TW201707071A (zh)
WO (1) WO2016157371A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018056506A (ja) * 2016-09-30 2018-04-05 ルネサスエレクトロニクス株式会社 半導体装置
CN108695383B (zh) * 2017-04-05 2020-06-23 中国科学院苏州纳米技术与纳米仿生研究所 实现高频mis-hemt的方法及mis-hemt器件
DE112017007595B4 (de) * 2017-05-31 2023-02-09 Mitsubishi Electric Corporation Verfahren zur herstellung einer halbleitereinheit
JP2019046991A (ja) * 2017-09-04 2019-03-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP7388624B2 (ja) * 2017-12-11 2023-11-29 出光興産株式会社 半導体装置及び半導体装置の製造方法
JP2019121785A (ja) * 2017-12-27 2019-07-22 ローム株式会社 半導体装置およびその製造方法
GB2570318B (en) * 2018-01-19 2022-03-09 X Fab Semiconductor Foundries Gmbh Ohmic contacts in semiconductor devices
US11658208B2 (en) * 2018-03-20 2023-05-23 Intel Corporation Thin film transistors for high voltage applications
TWI652820B (zh) 2018-03-21 2019-03-01 漢民科技股份有限公司 半導體結構的製造方法及半導體裝置
TWI685970B (zh) * 2018-03-21 2020-02-21 漢民科技股份有限公司 半導體結構
TWI725433B (zh) * 2019-05-24 2021-04-21 大陸商聚力成半導體(重慶)有限公司 半導體裝置的製作方法
JP7470008B2 (ja) * 2020-10-19 2024-04-17 株式会社東芝 半導体装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02229431A (ja) 1989-03-02 1990-09-12 Fujitsu Ltd 半導体装置の製造方法
US6573599B1 (en) * 2000-05-26 2003-06-03 Skyworks Solutions, Inc. Electrical contact for compound semiconductor device and method for forming same
US7544610B2 (en) * 2004-09-07 2009-06-09 International Business Machines Corporation Method and process for forming a self-aligned silicide contact
EP1863097A1 (en) 2006-05-29 2007-12-05 Interuniversitair Microelektronica Centrum ( Imec) Method for modulating the effective work function
JP5204964B2 (ja) * 2006-10-17 2013-06-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2009059882A (ja) * 2007-08-31 2009-03-19 Nec Electronics Corp 半導体装置
JP5496635B2 (ja) * 2008-12-19 2014-05-21 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
US8313994B2 (en) * 2009-03-26 2012-11-20 Tokyo Electron Limited Method for forming a high-K gate stack with reduced effective oxide thickness
JP5589329B2 (ja) 2009-09-24 2014-09-17 豊田合成株式会社 Ｉｉｉ族窒化物半導体からなる半導体装置、電力変換装置
JP2011129607A (ja) * 2009-12-16 2011-06-30 Furukawa Electric Co Ltd:The ＧａＮ系ＭＯＳ型電界効果トランジスタ
JP5635803B2 (ja) 2010-05-07 2014-12-03 トランスフォーム・ジャパン株式会社 化合物半導体装置の製造方法及び化合物半導体装置
JP5672868B2 (ja) * 2010-08-31 2015-02-18 富士通株式会社 化合物半導体装置及びその製造方法
JP5569283B2 (ja) 2010-09-14 2014-08-13 住友電装株式会社 コネクタ
TWI550828B (zh) * 2011-06-10 2016-09-21 住友化學股份有限公司 半導體裝置、半導體基板、半導體基板之製造方法及半導體裝置之製造方法
US8841703B2 (en) * 2011-10-31 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
JP2013168433A (ja) * 2012-02-14 2013-08-29 Toshiba Corp 窒化物半導体装置および窒化物半導体装置の製造方法
CN103681801A (zh) * 2012-09-18 2014-03-26 中国科学院微电子研究所 一种半导体结构及其制作方法
JP2014072388A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2014183125A (ja) 2013-03-18 2014-09-29 Fujitsu Ltd 半導体装置
JP2014187238A (ja) * 2013-03-25 2014-10-02 Toyoda Gosei Co Ltd Ｍｉｓ型半導体装置の製造方法
CN103904028A (zh) * 2013-11-14 2014-07-02 唐棕 一种半导体结构及其制造方法
US9847401B2 (en) * 2014-02-20 2017-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of forming the same

Also Published As

Publication number Publication date
JP6291130B2 (ja) 2018-03-14
JPWO2016157371A1 (ja) 2017-06-15
TW201707071A (zh) 2017-02-16
WO2016157371A1 (ja) 2016-10-06
CN106663634A (zh) 2017-05-10
US10374053B2 (en) 2019-08-06
US20170317183A1 (en) 2017-11-02

Similar Documents

Publication Publication Date Title
CN106663634B (zh) 半导体器件及半导体器件的制造方法
JP4492783B2 (ja) 半導体装置及びその製造方法
US10658469B2 (en) Semiconductor device including a plurality of nitride semiconductor layers
US7700438B2 (en) MOS device with nano-crystal gate structure
US9466706B2 (en) Semiconductor device including first and second gate insulating films disposed on a semiconductor layer and manufacturing method of the same
US20160141372A1 (en) Ga2O3 SEMICONDUCTOR ELEMENT
JP2012004577A (ja) 高誘電率のゲート絶縁膜を有する半導体装置及びそれの製造方法
US20170047437A1 (en) Semiconductor device and a manufacturing method thereof
US20160293709A1 (en) Semiconductor device and method of manufacturing the semiconductor device
US7986016B2 (en) Semiconductor device and associated manufacturing methodology for decreasing thermal instability between an insulating layer and a substrate
US11233144B2 (en) Nitride semiconductor device and nitride semiconductor package
US9362110B2 (en) Semiconductor device and method of manufacturing the semiconductor device
JP2019012827A (ja) 窒化ガリウム系の半導体装置及びその製造方法
JP2013168433A (ja) 窒化物半導体装置および窒化物半導体装置の製造方法
US7351626B2 (en) Method for controlling defects in gate dielectrics
JP7165328B2 (ja) 半導体装置および半導体装置の製造方法
US10566183B2 (en) Method of manufacturing semiconductor device and the semiconductor device
JP2020027894A (ja) 絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の製造方法
JP6270667B2 (ja) 半導体装置及びその製造方法
TW201444024A (zh) 場效型半導體裝置及其製造方法
TW201830526A (zh) 製造半導體裝置的方法
JP2018101755A (ja) ヘテロ接合電界効果型トランジスタおよびその製造方法
Kar et al. Physics and Technology of High-k Materials 9
Meng High Mobility III-V Semiconductor Devices with Gate Dielectrics and Passivation Layers Grown by Atomic Layer Deposition
CN115513277A (zh) 半导体装置以及半导体装置的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant