JPH02229431A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH02229431A
JPH02229431A JP5050189A JP5050189A JPH02229431A JP H02229431 A JPH02229431 A JP H02229431A JP 5050189 A JP5050189 A JP 5050189A JP 5050189 A JP5050189 A JP 5050189A JP H02229431 A JPH02229431 A JP H02229431A
Authority
JP
Japan
Prior art keywords
layer
thin film
tungsten thin
etching
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5050189A
Other languages
English (en)
Inventor
Tsutomu Saito
勉 齋藤
Takeshi Matsutani
松谷 毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5050189A priority Critical patent/JPH02229431A/ja
Publication of JPH02229431A publication Critical patent/JPH02229431A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要] 高融点金属層から成る電極もしくは配線を備えた半導体
装置に関し, 該高融点金属層を電極もしくは配線にパターンニングす
る際における該高融点金属層のサイドエッチングを防止
することを目的とし, 酸素成分を有する絶縁層により覆われた半導体基板の一
表面に酸素成分を有しない材料から成る中間層を形成す
る工程と.該中間層上に高融点金属層を形成する工程と
,硫黄成分およびハロゲン成分を含有する雰囲気中で該
高融点金属層を選択的にドライエッチングして該高融点
金属層から成る電極もしくは配線を形成する工程を含む
こと,または,上記の諸工程に加え.咳高融点金属層が
形成された該半導体基板を該ドライエッチングを施行す
るためのエッチング装置におけるターゲット電極上に載
置する工程と,該半導体基板の辺縁部から少なくとも5
C11迄の外周領域に表出する該ターゲット電極表面を
酸素成分を有しない材料から成る部材もしくは薄膜によ
り覆った状態で該ドライエッチングを施行する工程を含
むことから構成される. 〔産業上の利用分野〕 本発明は,高融点金属層から成る電極もしくは配線を備
えた半導体装置の製造方法に関する。
〔従来の技術〕
半導体装置の高集積化あるいは高速化と共に電極および
配線を含む回路構成パターンが微細化しつつある。この
ため,電極・配線では低抵抗化が要求される。半導体装
置における低抵抗の電極・配線材料としては,従来から
アルミニウム(AI)が広く用いられているが,電極・
配線の微細化に伴って電流密度が増大すると,マイグレ
ーションが生じやす《なり,長期間の使用における信顛
性の保証が困難になる。A1に代わるものとして−Si
2やMoS i z等のシリサイド系の材料が用いられ
ている.しかしながら,上記シリサイド系配線材料は比
較的抵抗が大きい。これに対し,将来のVLSIに対応
できる低抵抗かつマイグレーションを生じ難い電極・配
線材料としてタングステン(W)やモリブデン(Mo)
等の高融点金属が注目されている。とりわけ,タングス
テンは熱的安定性・耐薬品性に優れており,有望視され
ている。
〔発明が解決しようとする課題〕
タングステン等の高融点金属薄膜から成る電極・配線の
パターンニングには.現在のところ.弗素(F)系ある
いは塩素(CI)系のガスを用いた反応性イオンエッチ
ングやケミカルドライエッチング等の方法が用いられる
。上記ハロゲン化合物系のエッチングガスとして,6弗
化硫黄(SF&)は.エッチングレートが大きく,また
,絶縁層材料として多く用いられるSingとのエッチ
ング選択比が大きい特徴を有する. ところがShを用いてタングステンのドライエッチング
を行ウた場合,雰囲気中に存在する酸素の影響を大きく
受けることが知られている。(T.Saito. et
 al,, Plasma Processing (
7th Sympo−sius+ of ECS+ P
,240, 1988,および(;.71rban,D
ry Process Symposiu+*(198
8), p.33+電気通信学会主催を参照) この現象は, spaの成分である硫黄(S)がエッチ
ング途中のタングステンの側壁に対して示す保護作用が
,酸素の存在によって失われるためと考えられている。
これを第5図を参照して説明する。
?5図(a)および(ロ)において,lは絶縁層によっ
て覆われた基板lであり,この上に堆積されたタングス
テン薄膜2が.レジスト層3をマスクとし,SF,をエ
ッチングガスとしてエッチングされているとする。
第5図(a)は雰囲気中に酸素が存在しない場合を示し
,タングステン薄膜2は, SF&のプラズマから発生
した弗素イオン(F゛)と反応して一F6を生成し,基
板lから離脱する。一方,タングステン薄膜2の側壁は
,イオン衝撃を受け難いため,ここに, SF.が分解
して生じた原子状の硫黄(S)が堆積する。その結果,
タングステン薄膜2の側壁は硫黄の層によって保護され
,ほとんどエッチングされない。すなわち,タングステ
ン薄膜2にはサイドエッチングが生じない。
ところが.雰囲気中に酸素が存在する場合には,第5図
(b)に示すように,タングステン薄膜2の側壁に堆積
した硫黄(S)は,この酸素と反応して酸化硫黄(So
またはSO■)となって離脱する。すなわち,酸素の存
在によってタングステン薄膜2の側壁に対する硫黄の保
護作用が失われ,その結果,側壁表面は活性弗素原子と
反応して畦,を生成する。このようにして,レジスト層
3下のタングステン薄膜2には,サイドエッチングない
しはアンダーカットが生じる。
上記のような雰囲気中に存在する酸素源としては,エッ
チング装置内の残留ガスあるいは装置内にリークした大
気の他,タングステン薄膜2の下地のSiOz絶縁層あ
るいは基板lが載置されるターゲット電極の露出表面を
覆うために設置される石英板等の等の酸素成分を有する
絶縁物質がある。
すなわち,これら酸素成分を有する絶縁物質がエッチン
グガスイオンによりスパッタリングされて生じた酸素が
上記の作用により,タングステン薄膜2のサイドエッチ
ングを引き起こす。したがって,ドライエッチング装置
内の真空度の管理だけでは,上記のようなサイドエッチ
ングは防止できない。
例えば,タングステン薄膜2が大きな段差を有する絶縁
層上に形成されている場合,この段差部?残留するタン
グステン薄膜の残渣を除去するために,等方性のケミカ
ルドライエッチングが付随的に施されるが,この際にレ
ジスト層3下のサイドエッチングが顕著に現れる.この
様子を第5図(C)に示す。同図においては.基板1上
に,例えばSiO■のような酸素成分を有する材料から
成る絶縁層4が形成されており.この上に堆積されたタ
ングステン薄膜2が,レジスト層3をマスクとする異方
性ドライエッチングによりパターンニングされた後の状
況を示している。
タングステン薄膜2のエッチングが完了し,絶縁層4が
表出した時点で,絶縁層4表面の図示しない段差部に,
タングステン薄膜2の一部が残留していることがある。
このようなタングステン薄膜2の残渣を除去するために
,引続き, WF&を用いて等方性のドライエッチング
(ケミカルドライエッチング)が施される。このケミカ
ルドライエッチングにおいてSin.から成る絶縁層4
表面がエッチングされ,活性な遊離酸素(0)を生成す
る。
この遊離酸素により.タングステン薄膜2の側壁を保護
している硫黄(S)が除去されるため,タングステン薄
膜2にアンダーカットが生じる.上記のようにして微細
幅の電極あるいは配線にサイドエッチングが生じると,
抵抗値の増大あるいは断線を生じ,半導体装置の特性お
よび信頼性を低下する原因となり,また. MOS  
}ランジスタのゲート電極の場合には.ゲート長の誤差
が大きくなり,所望のトランジスタ特性が得られない等
の問題がある。
本発明は上記タングステン薄膜を,ドライエッチングに
より電極あるいは配線にパターンニングする際における
サイドエッチングを防止すること,具体的には,  S
F&のような硫黄とハロゲン成分を含有するガスを用い
てタングステン薄膜をエッチングする際に,硫黄による
保護作市がタングステン薄膜の下地の絶縁層またはエッ
チング装置のターゲット電極被覆材料から発生する酸素
により失われることを防止したエッチング方法を提供す
ることを目的とする。
C課題を解決するための手段〕 上記目的は,酸素成分を有する絶縁層により覆われた半
導体基板の一表面に酸素成分を有しない材料から成る中
間層を形成する工程と,該中間層上に高融点金属層を形
成する工程と,硫黄成分およびハロゲン成分を含有する
雰囲気中で該高融点金属層を選択的にドライエッチング
して該高融点金属層から成る電極もしくは配線を形成す
る工程を含むことを特徴とする本発明に係る半導体装置
の製造方法,さらに.上記において,咳高融点金属層が
形成された該半導体基板を該ドライエッチングを施行す
るためのエッチング装置におけるターゲット電極上に載
置する工程と1該半導体基板の辺縁部から少なくとも5
cIIl迄の外周領域に表出する該ターゲット電極表面
を酸素成分を有しない材料から成る部材もしくは薄膜に
より覆った状態で該ドライエッチングを施行する工程を
含むことを特徴とする本発明に係る半導体装置の製造方
法によって達成される。
〔作 用〕
ゲート電極または配線を構成するためのタングステン薄
膜とSing等から成る下地絶縁層との間にSiJ4等
の酸素成分を有しない層を介在させること.さらに,基
板外周領域のターゲット電極表面をマスクする石英板等
の表面をSizN4等の酸素成分を有しない物質で覆う
ことにより,前記下地絶縁層あるいは基板周囲の石英板
表面のエッチングによる酸素の発生が防止され,その結
果,タングステン薄膜のサイドエッチングが抑止される
.〔実施例〕 以下本発明の実施例を図面を参照して説明する.以下の
図面において,既掲の図面におけるのと同じ部分には同
一符号を付してある. 第1図は本発明の第1の実施例の工程説明図であって.
 MOS  }ランジスタのゲート電極をタングステン
薄膜を用いて形成する場合を示す。すなわち,第1図(
a)に示すように,例えばシリコンウエハ等の基板l上
に,各々が100人程度の厚さを有?るSing層6と
SiJn層7を形成し,  Si3N4層7上には,ゲ
ート電極を構成する厚さ約2000人のタングステン薄
膜2が形成される。これらの層の形成は,例えばCVO
法等の周知の成膜技術を用いて行えばよい。
SlO■層6は,通常,シリコン基板lの表面を熱酸化
して形成されるゲート酸化膜に相当し,酸素成分を有す
る絶縁層である。SixNa層7は本発明によって導入
される酸素成分を有しない中間層であって. Sin.
層6とともにゲート絶縁層を構成する.したがって. 
SiO■層6とSizN4層7の層厚の合計は200人
程度に留める。
タングステン薄膜2上には.例えばSi+Naから成る
後述する不純物遮断層8とレジスト層3を形成する。次
いで,レジスト層3を所定のゲート電極形成領域をマス
クするようにパターンニングする。そして,レジスト層
3をマスクとして,不純物遮断層8をパターンニングす
る。
次いで,レジスト層3をマスクとして, SF.を用い
る異方性ドライエッチングによりタングステン薄y42
をエッチングして,第1図(ロ)に示すように,タング
ステン薄膜から成るゲート電極2^を形成する。このエ
ッチングにおいては, SiOz層6はSt,N4層7
によって覆われているのでエッチングされず,したがっ
て,酸素の発生がないので,ゲート電極2Aの側壁にお
けるサイドエッチングが生じない。
次いで,上記エッチングののち,段差部に存在するタン
グステン薄膜の残渣を除去するためのケミカルドライエ
ッチングを行うが,タングステンとS13N4のエッチ
ング選択比はlO程度であるため,通常500人程度の
層厚を有する上記残渣を除去するための上記ケミカルド
ライエッチングの期間に,あるいは100人のSiJ4
層7が消失してしまうおそれはない。
上記ののち,通常の工程にしたがって,基板1表面に画
定された素子領域に対応する開口が設けられたレジスト
層を形成し,ゲート電極2Aをマスクとして,該開口内
の基板lに不純物をイオン注入してソース/ドレイン領
域(図示省略)を形成する。
不純物遮断層8は,上記イオン注入において、不純物が
ゲート電極2A表面に注入されるのを阻止するために設
けられるもので,このため,500人程度の充分な厚さ
を有する。不純物遮断層8は.また,レジスト層3中に
含まれるナトリウム(Na)やAt等の不純物がゲート
電極2Aを通過して基板1に拡散するのを阻止する機能
をも有する。上記タングステン薄膜中を不純物が拡散し
やすい理由は,その結晶構造に基づくものである。
不純物遮断層8は,タングステン薄膜2の下地層である
SisNi層7と同様の理由から,酸素成分を有しない
の材料で構成されることが必要である。
この要求と上記不純物の拡散阻止の点から,例えばSl
sN4が適している。
第2図は本発明の第2の実施例の工程説明図であって,
例えばPSG(燐珪酸ガラス)から成る絶縁層上にタン
グステン薄膜から成る配線を形成する場合を示す. 第2図(a)を参照して,例えばn型の不純物拡散領域
11が形成されたシリコンから成る基板l上に,周知の
CVD技術を用いてPSGのような酸素成分を有する材
料から成る約1μ一の厚さを有する絶縁層9を形成し,
絶縁層9上に.酸素成分を有しない中間層として厚さ約
500人のSi3N4層7を形成する,  Si.N.
層7上にレジスト層12を塗布したのち,不純物拡散領
域1lに対応する開口l3を設ける。
そして.開口13内に表出するSi3Na層7およびP
SG絶縁層9を順次選択的にエッチング除去し,不純物
拡散領域11を表出する。
次いで,第2図(ロ)に示すように,  Si3N4層
7上に,厚さ約3000人のタングステン薄膜2を形成
する。タングステン薄膜2は,絶縁層9に形成された開
口(コンタクトホール)を通じて.不純物拡散領域l1
と接続される。こののちタングステン薄膜2上に,所定
の配線パターンに対応するレジスト層3を形成する。
そして,レジスト層3をマスクとし,表出するタングス
テン薄膜2に対してSF.を用いる異方性のドライエッ
チングを施す。その結果,第2図(C)に示すように,
タングステン薄膜2から成る配線2Bが形成される. 本第2実施例におけるようにSiJ4層7が500人あ
るいはそれ以上の厚さを有している場合には,上記エッ
チングあるいは図示しない段差部におけるタングステン
残渣を除去するためのケミカルドライエッチングにおい
てSisNa層7が消失し,PsG絶縁層9が表出して
も,タングステン配線2Bにサイドエッチングが生じな
い.すなわち.  SiJ4層7の厚さを500人以上
としておけば,タングステン薄膜2のエッチング終点を
,タングステン薄膜2がちょうどエッチングされた時点
に決める必要がなく,終点制御が容易になる.  Si
.N.層7の厚さを500人以上とすることによりサイ
ドエッチングを防止できるようになる理由については現
在のところ不明である. タングステン薄膜2下の酸素成分を有しない中間層を構
成する材料としては,上記実施例におけるSt.N4層
7に限らず.例えばTiN(窒化チタン)のような導電
性材料を用いることができる.この場合には, TiN
中間層をタングステンから成る電極または配線下のみに
形成する必要がある.したがって. TiN中間層はタ
ングステン電極または配線と同一形状にパターンニング
されることになり2このためのエッチングにおいてSi
ngあるいはPSGのような酸素成分を有する絶縁層が
表出することになる。この場合,前記第2実施例におい
て説明したごと(,TiN中間層の厚さを500人ない
しそれ以上としておくことにより,タングステン電極も
しくは配線のサイドエッチングを防止することができる
第3図は本発明の第3の実施例の説明図であって,同図
(a)はエッチング装置断面.(ロ)はターゲット電極
上の部分の平面図,(C)は変形例を示す。
タングステン薄膜のパターンニングに用いられるドライ
エッチング装置は,第3図(a)に示すように,例えば
石英から成るチャンバー14内に. AI板から成るタ
ーゲット電極■5と対向電極工6が設けられており,チ
ャンバー14上にタングステン薄膜が形成された基板1
が載置される。そして.ガス導入管I7を通じて導入さ
れたSF&のようなエッチングガスが,対向電極16に
設けられた多数の小穴18を通じて.チャンバー14内
に供給される.一方,導入ガスは排気管l9により排気
され,チャンバー14内は所定の圧力に保持される.タ
ーゲット電極l5と対向電極16間に高周波電力が印加
され,これら電極間に発生したプラズマ中のイオンが基
板1面に衝突して上記タングステン薄膜2のエッチング
が行われる。
通常.基板1の外周領域に表出するターゲット電極15
表面がスパッタリングされて生じた電極材料による汚染
を防止するために.ターゲット電極15表面を石英板等
により覆った杖態でエッチングを行う。その結果.基板
l外周領域の石英表面がエッチングされ,遊離酸素が生
成する。この酸素は,前記実施例においてSingある
いはPSGから成る絶縁層から発生した酸素と同様に,
タングステン薄膜2にサイドエッチングを生じる.本発
明者は,基板1の周縁部からある範囲内に石英等の酸素
成分を有する物質が存在する場合に,?板l上のタング
ステン薄膜2にサイドエッチングが生じることを見出し
た.この様子を第4図に示す。
第4図(a)に示すように,タングステン薄膜2が形成
された基板lの周囲に円環状の石英板(SiO■)20
を配1fL.石英板20表面における基板1の周縁部か
ら距離Xの範囲をSiJ4膜21でマスクした状態でエ
ッチングを行う.そして3基板1上の周縁部から5lI
一内側の位置におけるタングステン薄膜2のアンダーカ
ット量y(第4図(b)参照)を前記距離Xを変えて測
定した結果は,第4図(C)のグラフに示すごとくであ
る。第4図(C)において,横軸は前記距離x (cm
) .縦軸はアンダーカット量y(μM)である。図示
のように,距fgxが5cm以上ではアンダーカットは
生じないが,  5c一以下になると,アンダーカット
量(y)が直線的に増大する. 第4図に示す結果から,基板1上の周縁部から50一以
内の外周領域に石英等の酸素成分を有する物質表面が露
出していなければ.基板l上のタングステン薄膜2にサ
イドエッチングが生じないことが分かる。そこで,本発
明においては,基板1の外周領域表面を,第3図(a)
および(b)に示すような.例えばSi3N4から成る
円環状部材22により覆うか,あるいは.第3図(C)
に示すように,基板1の外周領域表面を覆う石英板20
の表面に,SiJ.膜21をコーティングした状態で,
タングステン薄膜2のエッチングを行う。Si3Na膜
21および円環状部材22の幅(W)は,少なくとも5
cmもしくはそれ以上としてお《。なお, Si.N.
膜21および円環状部材22は,  Si3N4に限ら
ず, TiNのような酸素成分を有しない導電性材料か
ら構成されてもよい.なお.本発明は,タングステン薄
膜2のドライエッチングに用いられる硫黄成分を有する
ガスとして,例えばCF4とHtSの混合ガスを用いる
場合にも適用可能である。
〔発明の効果〕
本発明によれば,タングステン薄膜から成る微細幅の電
極および配線におけるサイドエッチングを防止でき,高
集積度・高性能の半導体装置の信鯨性および製造歩留り
を向上可能とする効果がある. 20は石英板,22は円環状部材, 2八はゲート電極. 2Bは配線 である。
【図面の簡単な説明】
第1図ないし第3図は本発明の種々の実施例説明図, 第4図は第3の実施例の原理説明図. 第5図はタングステン薄膜におけるサイドエッチングの
発生説明図 である。 図において, 1は基板,2はタングステン薄膜, 3と12はレジスト層, 4と9は酸素成分を有する材料から成る絶縁層,6はs
tot層,7と21はSi3N4層,8は不純物遮断層
,llは不純物拡散領域,13は開口. 14はチャン
バー 15はターゲット電極,16は対向電極,l7はガス導
入管, 18は小穴,19は排気管,本Ja羽の室lの
突舶引例) 箪l図 第3図 距離(χ;C′rn) 木梵1月の京3の大ホE砕11の,原、ff説8月目隼
4図

Claims (4)

    【特許請求の範囲】
  1. (1)酸素成分を有する絶縁層により覆われた半導体基
    板の一表面に酸素成分を有しない材料から成る中間層を
    形成する工程と、 該中間層上に高融点金属層を形成する工程と、硫黄成分
    およびハロゲン成分を含有する雰囲気中で該高融点金属
    層を選択的にドライエッチングして該高融点金属層から
    成る電極もしくは配線を形成する工程 を含むことを特徴とする半導体装置の製造方法。
  2. (2)該中間層の層厚を500Å乃至それ以上とするこ
    とを特徴とする請求項1に記載の半導体装置の製造方法
  3. (3)該中間層は導電性を有する材料から成り、該電極
    下部もしくは配線下部を除いて選択的に除去されること
    を特徴とする請求項2に記載の半導体装置の製造方法。
  4. (4)該高融点金属層が形成された該半導体基板を該ド
    ライエッチングを施行するためのエッチング装置におけ
    るターゲット電極上に載置する工程と、該半導体基板の
    辺縁部から少なくとも5cm迄の外周領域に表出する該
    ターゲット電極表面を酸素成分を有しない材料から成る
    部材もしくは薄膜により覆った状態で該ドライエッチン
    グを施行する工程 を含むことを特徴とする請求項1乃至3のいずれか一つ
    に記載の半導体装置の製造方法。
JP5050189A 1989-03-02 1989-03-02 半導体装置の製造方法 Pending JPH02229431A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5050189A JPH02229431A (ja) 1989-03-02 1989-03-02 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5050189A JPH02229431A (ja) 1989-03-02 1989-03-02 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH02229431A true JPH02229431A (ja) 1990-09-12

Family

ID=12860699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5050189A Pending JPH02229431A (ja) 1989-03-02 1989-03-02 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH02229431A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235924A (ja) * 1996-09-30 2008-10-02 Lam Res Corp パーティクル制御方法及びプラズマ処理チャンバー
WO2016157371A1 (ja) * 2015-03-30 2016-10-06 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235924A (ja) * 1996-09-30 2008-10-02 Lam Res Corp パーティクル制御方法及びプラズマ処理チャンバー
WO2016157371A1 (ja) * 2015-03-30 2016-10-06 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
CN106663634A (zh) * 2015-03-30 2017-05-10 瑞萨电子株式会社 半导体器件及半导体器件的制造方法
JPWO2016157371A1 (ja) * 2015-03-30 2017-06-15 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US10374053B2 (en) 2015-03-30 2019-08-06 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US4267012A (en) Process for patterning metal connections on a semiconductor structure by using a tungsten-titanium etch resistant layer
US4362597A (en) Method of fabricating high-conductivity silicide-on-polysilicon structures for MOS devices
US4094732A (en) Silicon etching process
TW200529293A (en) Masking methods
US6019906A (en) Hard masking method for forming patterned oxygen containing plasma etchable layer
US6074946A (en) Integrated processing for an etch module using a hard mask technique
EP0473344B1 (en) Process for etching a conductive bi-layer structure
KR100415088B1 (ko) 반도체장치의 제조방법
US6211557B1 (en) Contact structure using taper contact etching and polycide step
JPH02229431A (ja) 半導体装置の製造方法
US6171940B1 (en) Method for fabricating semiconductor devices having small dimension gate structures
JP3235549B2 (ja) 導電層形成法
JPS61185928A (ja) パタ−ン形成法
JPH0281426A (ja) 半導体装置の製造方法
JPS58161345A (ja) 半導体装置の製造方法
JPS6258663A (ja) 半導体装置の製造方法
JPH08115903A (ja) 半導体装置の製造方法およびプラズマエッチング装置
JP2001237229A (ja) 基板処理方法および基板処理装置ならびにデバイス製造方法
KR100615822B1 (ko) 반도체 소자의 파티클 제거 방법
JPH09181077A (ja) 半導体装置およびその製造方法
JPH06295888A (ja) 半導体装置の製造方法
JPH0220021A (ja) 半導体装置の制造方法
JP2000058511A (ja) ドライエッチング方法
JPS59167035A (ja) 素子間分離の形成方法
JP2001274053A (ja) 半導体製造方法