CN1213183A - 一种阈值电压电平设定方法 - Google Patents

一种阈值电压电平设定方法 Download PDF

Info

Publication number
CN1213183A
CN1213183A CN98119277A CN98119277A CN1213183A CN 1213183 A CN1213183 A CN 1213183A CN 98119277 A CN98119277 A CN 98119277A CN 98119277 A CN98119277 A CN 98119277A CN 1213183 A CN1213183 A CN 1213183A
Authority
CN
China
Prior art keywords
impurity
threshold voltage
cell transistor
channel region
transistor channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN98119277A
Other languages
English (en)
Inventor
国头正男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1213183A publication Critical patent/CN1213183A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/27—ROM only
    • H10B20/30—ROM only having the source region and the drain region on the same level, e.g. lateral transistors
    • H10B20/38—Doping programmed, e.g. mask ROM
    • H10B20/383—Channel doping programmed

Abstract

一种用于设定掩膜可编程半导体器件的多个单元晶体管沟道区的多个不同的阈值电压电平的方法,它包含如下步骤:进行第一编码选择离子植入,将第二种杂质掺入所述多个掺有第一杂质以具有第一阈值电压电平的单元区的至少第一个所选出的区域中,从而使所述从单元区中选出的第一选择区具有不同与第一阈值电压电平的第二阈值电压电平;所述第一编码选择离子植入的所述第二杂质比所述第一杂质重。

Description

一种阈值电压电平设定方法
本发明涉及一种制造半导体装置的方法，特别涉及一种通过较少数目的编码选择离子植入过程为一多值掩膜可编程只读存储器向多个单元晶体管沟道区设定多个不同值电压电平的方法。
在掩膜可编程只读存储器中，ROM码根据使用者提供的数据确定。要确定ROM码，需要进行多个编码离子植入过程，其中由光刻处理形成的不同的掩膜图案被用来选择性地用离子植入方式将硼植入掩膜可编程只读存储器的选定单元晶体管沟道区。具有被接收硼植入的选定单元晶体管沟道区电压电平VT会增加。无硼植入的未选定单元晶体管沟道区的阈值电压电平VT保持不变。作为多个编码离子植入过程的结果，单元晶体管沟道区具有各自不同的阈值电压电平，在单元晶体管沟道区的阈值电压电平上的差异即形成数据。如果两个不同的阈值电压电平被写入单元晶体管沟道区。就意味着那些单元晶体管沟道区具有二进制数字数据。如果三个或更多的不同的阈值电压电平被写入单元晶体管沟道区，就意味着那些单元晶体管沟道区具有多值数据。在此情况下，掩膜可编程只读存储器即所谓多值掩膜可编程只读存储器。
图1为一多值掩膜可编程只读存储器的单元晶体管沟道区排列的局部平面图。
多值掩膜可编程只读存储器具有多个在第一级别方向上延展的条形n＋－型掩埋区101和102和多个排列在第一级别方向上的矩形P＋－型隔离区200的交替排列，从而每个条形P＋－型隔离区200隔离开两个相邻条形n＋－型掩埋区101和102。每一对条形n＋－型埋区101和102夹着一队在第一级别方向上的条形P＋－型隔离区200。条形n＋－型埋区101和102分别为每个单元晶体管形成源区和漏区。条形n＋－型埋区101还可作为地线。条形n＋－型埋区102还可作为位线：
多值掩膜可编程只读存储器还具有多条彼此平行并处在与条形n＋－型埋区101和102沿其延伸的第－级别方向相垂直的第二级别方向上延伸的字线103。字线103横贯条形n＋－型埋区101和102。字线103还可作为栅电极。首先，第二和第三方形单元晶体管沟道区“a”,“b”和“c”用虚线表示。矩形P＋－型隔离区200隔离第一和第二方形单元晶体管沟道区“a”和“b”。每个单元晶体管沟道区104被设置在字线103下并被夹在第一级别方向上的矩形P＋－式隔离区200之间，同时，也被夹在条形n＋－型埋区101和102之间。单元晶体管沟道区104的阈值电压通过根据使用者提供的数据进行硼植入被设定以确定ROM-码。
图2A至2G为设定多值掩膜可编程只读存储器的单元晶体管沟道区多个阈值电压电平的常规方法中的多个顺序离子植入处理工序的局部剖视图。多值可编程只读存储器的单元晶体管沟道区的四个不同阈值电压电平可以通过编码离子植入硅基片上的P-槽区的综合使用来设定。例如四个不同的阈值电压电平VT0、VT1、VT2和VT3通过根据用户提供数据的第一、第二、第三和第四编码离子植入四值的可编程只读存储器各个单元晶体管沟道区而设定。第一阈值电压电平VT0是最低值的阈值电压电平，第二阈值电压电平VT1是第二低值的阈值电压电平，第三阈值电压电平VT2是第二高值的阈值电压电平，第四阈值电压电平VT3是最高值的阈值电压电平。
参看图2A，在硅基片上形成有-P-槽区300。在基片上的P-槽区300上选择性地形成有场氧化膜以限定一个被场氧化膜包围的有源区。在P-槽区300的有源区上形成有一栅氧化膜301。另外，栅电极形成于栅氧化膜301之上从而栅电极可以固定间隔排列，如在图中只显示了第一至第四，四个栅电极302a、302b、302c和302d。
参看图2B，将光刻胶敷在整个硅基片表面上用以在后继的光刻处理中，在已有氧化膜上形成光刻胶图形303从而使光刻胶图形具有一个位于有源区或栅电极302a、302b、302c和302d上方的开口。
参看图2C，通过使用光刻胶图案300和栅电极3a、3b、3c和3d作掩膜，实现将硼用离子植入方式向P-槽区300的上部区域植入，其中P-型隔离区304a、304b、304c、304d和304e形成于P-槽区300的上部区域内并位于栅电极302a、302b、302c和302d。之间的孔的下方。这种硼的离子植入是在20KeV的离子植入能量大约1×1013/cm-2剂量下完成的。P-型隔离区304a、304b、304c、304d和304e限定了第一至第四单元晶体管沟道区305a、305b、305c和305d。第一单元晶体管沟道区305a被限定在第一和第二P-型隔离区304a和304b之间且也位于第一栅电极302a的下方。第二单元晶体管沟道区305b被限定在第二和第三P-型隔离区304b和304c之间且也位于第二栅电极302b的下方。第三单元晶体管沟道区305c被限定在第三和第四P-型隔离区304c和304d之间且也位于第三栅电极302c的下方。第四单元晶体管沟道区305d被限定在第四和第五P-型隔离区304d和304e之间且也位于第四栅电极302d的下方。第一、第二、第三和第四单元晶体管沟道区305a、305b、305c和305d具有第一阈值电压电平作为最低值阈值电压电平。
参看图2D，在一光刻胶图案306敷在基片上之前清除掉已使用的光刻胶图形303，其中光刻胶图形306具有位于第二和第四栅电极302b和302d上方的两个开口。利用上述光刻胶图形306作为掩膜，在180KeV的离子植入能量和大约1.0×1013/cm-2到2.0×1013/cm-2范围内的剂量下完成硼的第一编码离子植入，从而硼原子穿过栅氧化膜301和第二至第四栅电极302b至302d并被离子植入第二至第四栅电极302b至302d下方的第二至第四单元晶体管沟道区305b至305d之内。硼的第一编码离子植入的结果是，上述第二和第四单元晶体管沟道区305b和305d的第一阈值电压电平VT0升到作为第二低值阈值电压电平的第二阈值电压电平VT1，同时上述第一和第三单元晶体管沟道区305a和305c的第一阈值电压电平VT0保持不变。
参看图2E在一光刻胶图形307敷在基片上之前清除掉已使用的光刻胶图形306，其中光刻胶图形307具有位于第三和第四栅电极302c和302d上方的两个开口。
从而通过第二光刻胶图形307的两个开孔可以看到第三和第四栅电极302c和302d，而第一和第二栅电极302a和302b以及栅氧化膜301和场氧化膜被光刻胶图形307盖住。利用上述光刻胶图形307作为掩膜，在180KeV的离子植入能量和大约3.0×1013/cm-2到4.0×1013/cm-2围内的剂量下完成硼的第二编码离子植入，从而硼原子穿过栅氧化膜301和第三至第四栅电极302c和302d并被离子植入通过光刻胶图形307的开孔可看到的第三至第四栅电极302c至302d下方的第三至第四单元晶体管沟道区305c至305d之内。而第三和第四单元晶体管沟道区305c和305d具有作为第二最高阈值电压电平的第三阈值电压电平VT0，而具有第一和第二阈值电压电平VT0和VT1的第一和第二单元晶体管沟道区305a和305b保持不变。
参看图2F，在光刻胶图案308敷在基片上之前清除掉已使用的光刻胶图形307，其中光刻胶图形308具有位于第四栅电极302d上的单独开口。这样，第四电极302d可以透过光刻胶图案308的单独开口露出，同时第一、第二和第三栅电极302a、302b和302c以及栅氧化膜301和场氧化膜被光刻胶图案308覆盖。利用光刻胶308作为掩膜，在180KeV的离子植入能量和大约1.0×1014/cm-2到2.0×1014/cm-2范围内的剂量下完成硼的第三编码离子植入，从而硼原子穿过第四栅氧化极302d和栅氧化膜301并被离子植入位于透过光刻胶图案308的单独开口露出的第四栅电极下方的第四单元晶体管沟道区305d之内。由此第四单元晶体管沟道区的作为第二最高阈值的第三阈值电压电平升至第四阈值电压电平VT3作为最高阈值电压电平。同时，具有第一、第二和第三阈值电压电平VT0、VT1和VT2的第一、第二和第三单元晶体管沟道区305a、305b和305c保持不变。第三编码离子植入的结果是，第一单元晶体管沟道区305a具有第一阈值电压电平VT0作为最低阈值电压电平。第二单元晶体管沟道区305b具有第二阈值电压电平VT1作为第二最低阈值电压电平。第三单元晶体管沟道区305c具有第三阈值电压电平VT2作为第二最高阈值电压电平。第四单元晶体管沟道区305d具有第四阈值电压电平VT3作为最高阈值电压电平。
参看图2G，用过的光刻胶图案308被消除。通过结合上述的三个编码离子植入过程，如第一、第二、第三编码离子植入过程，可以为第一、第二、第三和第四单元晶体管沟道区305a、305b、305c和305d设定四个不同的阈值电压电平，如第一、第二、第三和第四阈值电压电平VT0、VT1、VT2和VT3，由此第一单元晶体管沟道区305a具有第一阈值电压电平VT0作为最低阈值电压电平，第二单元晶体管沟道区305b具有第二阈值电压电平VT1作为第二最低阈值电压电平，第三单元晶体管沟道区305c具有第三阈值电压电平VT2作为第二最高阈值电压电平，第四单元晶体管沟道区305d具有第四阈值电压电平VT3作为最高阈值电压电平。
如前所述，常规方法有必要执行至少三个编码离子植入处理工序。对于照常规方法要为第一、第二、第三和第四单元晶体管沟道区305a、305b、305c和305d设定为四个不同的阈值电压电平，如第一、第二、第三和第四阈值电压电平VT0、VT1、VT2和VT3，很难减少所必需的编码离子植入处理的数量。这种必需的编码离子植入处理步骤数量上减少的困难导致难以缩短工时。
另外，更严重的问题是，通过植入重量很轻的硼完成第一、第二和第三编码离子植入处理。重量很轻的硼杂质很可能表现出由在后来的制造过程中完成的热处理引起的任何过量的热扩散。这种过量的热扩散导致由热处理引起的单元晶体管沟道区305a、305b、305c和305d的阈值电压电平的实质性变化。
在日本特许专利公开No.6-318683中介绍一下述与上述常规方法不同的第二、第三和第四为四值可编程的可读存储器的单元晶体管沟道区设定四个不同的阈值电压电平的常规方法。
在第二常规方法中，在不同的四种剂量级别D1、D2、D3和D4下用四种掩膜图案完成四个硼的离子植入以设定不同的四个阈值电压电平。
在第三常规方法中，在不同的三种剂量级别D2、D3、D4下用三种掩膜图案以离子植入方式将硼植入第一阈值电压电平区以设定不同的四个阈值电压电平。
在第四常规方法中，在不同的两种剂量级别D1和D2下，用两种掩膜图案以离子植入方式将硼植入第一阈值电压电平区，其中单元晶体管沟道区之一承受这两个离子植入，由此设定不同的四个阈值电压电平。
然而上述第二、第三和第四种方法伴随着由在后来的制造过程中完成的热处理引起的过量的热扩散的严重问题。这种过量的热扩散导致热处理引起单元晶体管沟道区的阈值电压电平的实质性变化。
还有，上述第二、第三常规方法还存在着难以消减必要的编码离子植入处理步骤的问题，这导致难以缩短工时。
在上述条件下，需要研究出一种为多值掩膜可编程只读存储器针对多个单元晶体管沟道区设定多个不同阈值电压电平的且不存在上述问题的新方法。
相应的，本发明的目的的提供一种为多值掩膜可编程只读存储器针对多个单元晶体管沟道区设定多个不同阈值电压电平的且不存在上述问题的新颖方法。
本发明的另一目的是提供一种为多值掩膜可编程只读存储器针对多个单元晶体管沟道区设定多个不同阈值电压电平的新颖方法，本方法与第一杂质相比，可以抑制在后继制造过程中完成的热处理所引起的在单元区内杂质的任何过量的热扩散。
本发明的另一目的是提供一种为多值掩膜可编程只读存储器针对多个单元晶体管沟道区设定多个不同阈值电压电平的新颖方法，本方法与第一杂质相比，本方法可以避免单元区的阈值电压电平的任何较实质性变化。
本发明的又一目的是提供一种为多值掩膜可编程只读存储器针对多个单元晶体管沟道区设定多个不同阈值电压电平的新颖方法，本方法与第一杂质相比，本方法可以减少使用不同光刻胶图案作为掩膜的编码选择性离子植入处理过程的数量。
本发明还有一目的是提供一种为多值掩膜可编程只读存储器针对多个单元晶体管沟道区设定多个不同阈值电压电平的新颖方法，本方法与第一杂质相比，本方法可以缩短工时。
所以，本发明提供一种为多值掩膜可编程只读存储器针对多个单元晶体管沟道区设定多个不同阈值电压电平的新颖方法，本发明的步骤有：进行第一编码选择性离子植入处理，将第二杂质植入至少一个多个掺有第一杂质以具有第一阈值电压电平的单元区中的第一选定区中，从而至少一个单元区中的第一选定区具有一个不同于第一阈值电压电平的第二阈值电压电平，其中第一编码选择性离子植入处理中的第二杂质比第一杂质重，从而可以抑制任何过量的热扩散以避免单元区的阈值电压电平的变化。
根据上述本发明，第一编码选择或离子植入中的第二杂质比第一杂质重。这意味着与第一杂质相比，重的第二杂质能抑制由后继制造过程中进行的热处理引起的单元区内的杂质的过量热扩散。这种对过量热扩散的抑制可避免单元区的阈值电压电平产生实质性变化。
本发明的上述和其它目的，特点和优点将在下述描述中更为明显。
下面参照附图详细描述本发明的最佳实施例。
图1为多值掩膜可编程只读存储器的单元晶体管沟道区的排列的局部平面图。
图2A-2G为设定多值掩膜可编程只读存储器的单元晶体管沟道区的多个阈值电压电平的常规方法中的多个顺序离子植入处理的局部剖视图。
图3为一定量的多值可编程只读存储器上单元晶体管沟道区的阈值电压电平变化示意图。
图4A-4G为本发明第一实施例中的多值可编程只读存储器的单元晶体管沟道区设定多个不同的阈值电压电平的新颖方法中的顺序步骤的局部剖视图。
图5为由本发明第一实施例中的用于设定一多值可编程只读存储器的多个不同阈值电压电平的第一和第二编码选择性离子植入处理能引起的单元晶体管沟道区的阈值电压电平的变化示意图。
图6A-6G为本发明第二实施例中的多值可编程只读存储器的单元晶体管沟道区设定多个不同的阈值电压电平的新颖方法中的顺序步骤的局部剖视图。
图7为由本发明第二实施例中的用于设定一多值可编程只读存储器的多个不同阈值电压电平的第一和第二编码选择性离子植入处理能引起的单元晶体管沟道区的阈值电压电平的变化示意图。
图8A-8G为本发明第三实施例中的多值可编程只读存储器的单元晶体管沟道区设定多个不同的阈值电压电平的新颖方法中的顺序步骤的局部剖视图。
图9为由本发明第三实施例中的用于设定一多值可编程只读存储器的多个不同阈值电压电平的第一和第二编码选择性离子植入处理能引起的单元晶体管沟道区的阈值电压电平的变化示意图。
图10A-10G为本发明第四实施例中的多值可编程只读存储器的单元晶体管沟道区设定多个不同的阈值电压电平的新颖方法中的顺序步骤的局部剖视图。
图11为由本发明第四实施例中的用于设定一多值可编程只读存储器的多个不同阈值电压电平的第一和第二编码选择性离子植入处理能引起的单元晶体管沟道区的阈值电压电平的变化示意图。
图12A-12G为本发明第五实施例中的多值可编程只读存储器的单元晶体管沟道区设定多个不同的阈值电压电平的新颖方法中的顺序步骤的局部剖视图。
图13为由本发明第五实施例中的用于设定一多值可编程只读存储器的多个不同阈值电压电平的第一和第二编码选择性离子植入处理能引起的单元晶体管沟道区的阈值电压电平的变化示意图。
图14A-14G为本发明第六实施例中的多值可编程只读存储器的单元晶体管沟道区设定多个不同的阈值电压电平的新颖方法中的顺序步骤的局部剖视图。
图15为由本发明第六实施例中的用于设定一多值可编程只读存储器的多个不同阈值电压电平的第一和第二编码选择性离子植入处理能引起的单元晶体管沟道区的阈值电压电平的变化示意图。
图16A-16G为本发明第七实施例中的多值可编程只读存储器的单元晶体管沟道区设定多个不同的阈值电压电平的新颖方法中的顺序步骤的局部剖视图。
图17为由本发明第七实施例中的用于设定一多值可编程只读存储器的多个不同阈值电压电平的第一和第二编码选择性离子植入处理能引起的单元晶体管沟道区的阈值电压电平的变化示意图。
图18A-18G为本发明第八实施例中的多值可编程只读存储器的单元晶体管沟道区设定多个不同的阈值电压电平的新颖方法中的顺序步骤的局部剖视图。
图19为由本发明第八实施例中的用于设定一多值可编程只读存储器的多个不同阈值电压电平的第一和第二编码选择性离子植入处理能引起的单元晶体管沟道区的阈值电压电平的变化示意图。
图20A-20G为本发明第九实施例中的多值可编程只读存储器的单元晶体管沟道区设定多个不同的阈值电压电平的新颖方法中的顺序步骤的局部剖视图。
图21为由本发明第九实施例中的用于设定一多值可编程只读存储器的多个不同阈值电压电平的第一和第二编码选择性离子植入处理能引起的单元晶体管沟道区的阈值电压电平的变化示意图。
图22A-22G为本发明第十实施例中的多值可编程只读存储器的单元晶体管沟道区设定多个不同的阈值电压电平的新颖方法中的顺序步骤的局部剖视图。
图23为由本发明第十实施例中的用于设定一多值可编程只读存储器的多个不同阈值电压电平的第一和第二编码选择性离子植入处理能引起的单元晶体管沟道区的阈值电压电平的变化示意图。
本发明第一方面提供一种为掩膜可编程只读存储器针对多个单元晶体管沟道区设定多个不同阈值电压电平的方法。该方法包括步骤有：进行第一编码选择性离子植入处理，将第二杂质植入至少一个多个掺有第一杂质以具有第一阈值电压电平的单元区中的第一选定区中，从而至少一个单元区中的第一选定区具有一个不同于第一阈值电压电平的第二阈值电压电平，其中第一编码选择性离子植入处理中的第二杂质比第一杂质重，从而可以抑制任何过量的热扩散以避免单元区的阈值电压电平的变化。
根据上述本发明，第一编码选择或离子植入中的第二杂质比第一杂质重。这意味着与第一杂质相比，重的第二杂质能抑制由后继制过程中进行的热处理引起的单元区内的杂质的过量热扩散。这种对过量热扩散的抑制可避免单元区的阈值电压电平产生实质性变化。
第二杂质也可具有与第一杂质相反的导电型。
彼此相反导电型的第一杂质和第二杂质的共同应用可以减少使用不同的光刻胶图案作为掩膜的编码选择离子植入处理工序的数量。这种处理工序数量的减少可以缩短工时。
第一杂质包括硼，第二杂质包括比硼重的n-型杂质。
第二杂质的n-型杂质包括从P、As和Sb构成的一组中选出的一种。
第一杂质包括n-型杂质而第二杂质包括比n-型杂质重的P-型杂质。
另外第二杂质具有与第一杂质相同的导电型。
更可实现第一杂质和第二杂质为P-型，第一杂质包括硼，第二杂质包括从由二氟化硼、镓和铟构成的一组中选出的一种。
进一步还可实现，第一杂质和第二杂质为n型，第一杂质包括磷，第二杂质包括从由砷和锑构成的一组中选出的一种物质。
本发明的进一步还可以包括下一步骤：进行第二编码选择离子植入，将第三杂质植入至少一个多个单元区中的第二选定区，从而至少一个单元区中的第二选定区具有一个不同于第一和第二阈值电压电平的第三阈值电压电平，其中第二编码选择性离子植入的第三杂质比第一杂质重。
第二编码选择离子植入中的第三杂质比第一杂质重。这意味着与第一杂质相比，重的第三杂质能抑制由后继制过程中进行的热处理引起的单元区内的杂质的过量热扩散。这种对过量热扩散的抑制可避免单元区的阈值电压电平产生实质性变化。
可以实现的是第三杂质具有与第一杂质相反的导电型。
彼此相反导电型的第一杂质和第三杂质的共同应用可以减少使用不同的光刻胶图案作为掩膜的编码选择离子植入处理工序的数量。这种处理工序数量的减少可以缩短工时。
还可实现，第一杂质包括硼，第三杂质包括比硼重的n-型杂质。
更可实现，第三杂质的n-型杂质包括从P、As和Sb构成的一组中选出一种物质。
还可实现，第三杂质具有与第一杂质相同的导电型。
也可实现，第一杂质包括一n-型杂质，第三杂质包括比n-型杂质重的P-型杂质。
更可实现第一杂质和第三杂质为P-型，第一杂质包括硼，第三杂质包括从由二氟化硼、镓和铟构成的一组中选出的一种物质。
进一步还可实现，第一杂质和第三杂质为n型第一杂质包括磷，第三杂质包括从由砷和锑构成的一组中选出的一种物质。
最好，第二杂质的第一编码选择性离子植入处理和第三杂质的第二编码选择性离子植入在彼此不同的剂量下进行。
剂量不同的的第一和第二编码选择性离子植入处理的共同应用也可以减少使用不同光刻胶图案作为掩膜的编码选择性离子植入处理工序的数量。这种工序数量的减少可以缩短工时。
最好，至少一个单元区域中的第一选定区包括第一选定的多个单元区，至少一个单元区中的第一选定区包括第二选定的多个单元区，且其中第一选定的多个单元区部分地盖住第二选定的多个单元区，从而至少一个同时属于第一选定的和第二选定的多个单元区的被覆盖单元区要承受第一编码选择性离子植入和后继的第二编码选择性离子植入。
第一和第二编码选择性离子植入的单独和共同的应用可以减少使用不同的光刻胶图案作为掩膜的编码选择性离子植入工序的数量。这种工序数量上的减少可以缩短工时。
最好，第一编码选择性离子植入处理在高于第一杂质掺入全部单元区内时的第一离子植入能量下进行。
最好，第二编码选择性离子植入处理在第一编码选择性离注处理相同的离子植入能量下进行。
本发明的第二方面提供一种多值掩膜可编程只读存储器针对多个单元晶体管沟道区设定多个不同阈值电压电平的且不存在上述问题的新颖方法。该方法包括如下步骤：进行第一编码选择性离子植入处理，将第二杂质植入至少一个多个掺有第一杂质以具有第一阈值电压电平的单元区中的第一选定区中，从而至少一个单元区中的第一选定区具有一个不同于第一阈值电压电平的第二阈值电压电平。及进行第二编码选择性离子植入处理将第三杂质植入至少一个多个单元晶体管沟道区中的第二选定区具有一个与第一和第二阈值电压电平不的第三阈值电压电平，其中第一编码选择性离子植入的第二杂质比第一杂质重，而第二编码选择性离子植入的第三杂质也比第一杂质重，从而抑制任何过量的热扩散以避免单元晶体管沟道区的阈值电压电平的变化，且其中至少第二和第三杂质中的任何一种具有与第一杂质相反的导电型。
根据上述本发明，第一编码选择或离子植入中的第二杂质比第一杂质重。且第二编码选择性离子植入的第三杂质也比第一杂质重，这意味着与第一杂质相比，重的第二杂质和第三杂质能抑制由后继制过程中进行的处理引起的单元区内的杂质的过量热扩散。这种对过量热扩散的抑制可避免单元区的阈值电压电平产生实质变化。
第一杂质与其中至少一个是与之相反的导电型的第二和第三杂质共同使用，可以减少使用不同的光刻胶图案作为掩膜的编码选择性离子植入工序的数量。这种工序数量的减少可以缩短工时。
可以实现的是第二和第三杂质具有与第一杂质相反的导电型。
第一杂质与具有与其相反导电型的第二和第三杂质共同应用可以减少使用不同的光刻胶图案作为掩膜的编码选择离子植入处理工序的数量。这种处理工序数量的减少可以缩短工时。
还可实现，第一杂质包括硼，第二和第三杂质中的每一个包括比硼重的n-型杂质。
更可实现，第二和第三杂质中的每一个的n-型杂质包括从P、As和Sb构成的一组中选出一种物质。
也可实现，第一杂质包括一n-型杂质，第二和第三杂质中的每一个包括比n-型杂质重的P-型杂质。
更可实现第一杂质和第二杂质为P-型，第一杂质包括硼，第二杂质包括从由二氟化硼、镓和铟构成的一组中选出的一种物质。
进一步还可实现，第一杂质和第二杂质为n型，第一杂质包括磷，第二杂质包括从由砷和锑构成的一组中选出的一种物质。
也可实现，第二和第三杂质具有彼此相反的导电型。
还可实现，第一杂质包括硼，第三杂质包括比硼重的n-型杂质，第三杂质包括比硼重的P-型杂质。
更可实现，第二杂质中的n-型杂质包括从P、As和Sb构成的一组中选出一种物质。且第三杂质的P-型杂质包括从由二氟化硼，镓和铟构成的一组中选出的一种物质。
还可实现，第一杂质包括硼，第三杂质包括比硼重的P-型杂质，第三杂质包括比硼重的n-型杂质。
更可实现，第三杂质的n-型杂质包括从P、As和Sb构成的一组中选出的一种物质。第二杂质的P-型杂质包括从由二氟化硼、镓和铟构成的一组中选出的一种物质。
最好，第二杂质的第一编码选择性离子植入处理和第三杂质的第二编码选择性离子植入在彼此不同的剂量下进行。
剂量不同的的第一和第二编码选择性离子植入处理的共同应用也可以减少使用不同光刻胶图案作为掩膜的编码选择性离子植入处理工序的数量。这种工序数量的减少可以缩短工时。
最好，至少一个单元晶体管沟道区中的第一选定区包括第一选定的多个单元晶体管沟道区，至少一个单元晶体管沟道区中的第一选定区包括第二选定的多个单元晶体管沟道区，且其中第一选定的多个单元晶体管沟道区部分地盖住第二选定的多个单元晶体管沟道区，从而至少一个同时属于第一选定的和第二选定的多个单元晶体管沟道区的被覆盖单元晶体管沟道区要承受第一编码选择性离子植入和后继的第二编码选择性离子植入。
第一和第二编码选择性离子植入的单独和共同的应用可以减少使用不同的光刻胶图案作为掩膜的编码选择性离子植入工序的数量。这种工序数量上的减少可以缩短工时。
最好，第一编码选择性离子植入和第二编码选择性离子植入中的任何一个在高于第一杂质掺入整个单元晶体管沟道区时的离子植入能量下进行。
本发明的第三方面提供一种多值掩膜可编程只读存储器针对多个形成于P-型硅区中的单元晶体管沟道区设定多个不同阈值电压电平的且不存在上述问题的新颖方法。该方法包括如下步骤：进行第一编码选择性离子植入处理，将第二n-型杂质植入至少一个多个掺有第一杂质以具有第一阈值电压电平的单元区中的第一选定区中，从而至少一个单元区中的第一选定区具有一个不同于第一阈值电压电平的第二阈值电压电平。及进行第二编码选择性离子植入处理将第三n-型杂质植入至少一个多个单元晶体管沟道区中的第二选定区，从而单元晶体管沟道区的至少所选定的第二选定区具有一个与第一和第二阈值电压电平不的第三阈值电压电平，其中第一编码选择性离子植入的第二杂质第一杂质重，而第二编码选择性离子植入的第三杂质也比第一杂质重，从而抑制任何过量的热扩散以避免单元晶体管沟道区的阈值电压电平的变化。
根据上述本发明，第一编码选择或离子植入中的第二杂质比第一杂质重。且第二编码选择性离子植入的第三杂质也比第一杂质重，这意味着与第一杂质相比，重的第二和第三杂质能抑制由后继制过程中进行的热处理引起的单元区内的杂质的过量热扩散。这种对过量热扩散的抑制可避免单元区的阈值电压电平产生实质变化。
第一杂质与具有与之相反的导电型的第二和第三杂质共同使用，可以减少使用不同的光刻胶图案作为掩膜的编码选择性离子植入工序的数量。这种工序数量的减少可以缩短工时。
可实现，第二和第三杂质的第一个的n-型杂质包括从P、As和Sb构成的一组中选出的一种物质。
最好，第二杂质的第一编码选择性离子植入处理和第三杂质的第二编码选择性离子植入在彼此不同的剂量下进行。
剂量不同的的第一和第二编码选择性离子植入处理的共同应用也可以减少使用不同光刻胶图案作为掩膜的编码选择性离子植入处理工序的数量。这种工序数量的减少可以缩短工时。
最好，至少一个单元晶体管沟道区中的第一选定区包括第一选定的多个单元晶体管沟道区，至少一个单元晶体管沟道区中的第一选定区包括第二选定的多个单元晶体管沟道区，且其中第一选定的多个单元晶体管沟道区部分地盖住第二选定的多个单元晶体管沟道区，从而至少一个同时属于第一选定的和第二选定的多个单元晶体管沟道区的被覆盖单元晶体管沟道区要承受第一编码选择性离子植入和后继的第二编码选择性离子植入。
第一和第二编码选择性离子植入的单独和共同应用地可以减少使用不同的光刻胶图案作为掩膜的编码选择性离子植入工序的数量。这种工序数量上的减少可以缩短工时。
最好，第一编码选择性离子植入和第二编码选择性离子植入中的任一个均在高于硼作为第一杂质掺入整个单元晶体管沟道区时的离子植入能量下进行。
本发明的第四方面提供一种多值掩膜可编程只读存储器针对多个形成于P-型硅区中的单元晶体管沟道区设定多个不同阈值电压电平的，且不存在上述问题的新颖方法。该方法包括如下步骤：进行第一编码选择性离子植入处理，将第二n-型杂质植入至少一个多个掺有第一硼杂质以具有第一阈值电压电平的单元区中的第一选定区中，从而至少一个单元区中的第一选定区具有一个不同于第一阈值电压电平的第二阈值电压电平。及进行第二编码选择性离子植入处理将第三P-型杂质植入至少一个多个单元晶体管沟道区中的第二选定区具有一个与第一和第二阈值电压电平不的第三阈值电压电平，其中第一编码选择性离子植入的第二杂质第一杂质重，而第二编码选择性离子植入的第三杂质也比第一杂质重，从而抑制任何过量的热扩散以避免单元晶体管沟道区的阈值电压电平的变化。
根据上述本发明，第一编码选择或离子植入中的第二杂质比第一杂质重。且第二编码选择性离子植入的第三杂质也比第一杂质重，这意味着与第一杂质相比，重的第二和第三杂质能抑制由后继制过程中进行的处理引起的单元区内的杂质的过量热扩散。这种对过量热扩散的抑制可避免单元区的阈值电压电平产生实质性变化。
第一杂质与具有与之相反的导电型的第二和第三杂质共同使用，可以减少使用不同的光刻胶图案作为掩膜的编码选择性离子植入工序的数量。这种工序数量的减少可以缩短工时。
更可实现，第二杂质的n-型杂质包括从P、As和Sb构成的一组中选出的一种物质，第三杂质的P-型杂质包括从由二氟化硼、镓和铟构成的一组中选出的一种物质。
最好，第二杂质的第一编码选择性离子植入处理和第三杂质的第二编码选择性离子植入在彼此不同的剂量下进行。
剂量不同的的第一和第二编码选择性离子植入处理的共同应用也可以减少使用不同光刻胶图案作为掩膜的编码选择性离子植入处理工序的数量。这种工序数量的减少可以缩短工时。
最好，至少一个单元晶体管沟道区中的第一选定区包括第一选定的多个单元晶体管沟道区，至少一个单元晶体管沟道区中的第一选定区包括第二选定的多个单元晶体管沟道区，且其中第一选定的多个单元晶体管沟道区部分地盖住第二选定的多个单元晶体管沟道区，从而至少一个同时属于第一选定的和第二选定的多个单元晶体管沟道区的被覆盖单元晶体管沟道区要承受第一编码选择性离子植入和后继的第二编码选择性离子植入。
最好，第一编码选择性离子植入和第二编码选择性离子植入中的任一个均在高于硼作为第一杂质掺入整个单元晶体管沟道区时的离子植入能量下进行。
本发明的第五方面提供一种多值掩膜可编程只读存储器针对多个形成于P-型区中的单元晶体管沟道区设定多个不同阈值电压电平的，且不存在上述问题的新颖方法。该方法包括如下步骤：进行第一编码选择性离子植入处理，将第二P-型杂质植入至少一个多个掺有第一硼杂质以具有第一阈值电压电平的单元区中的第一选定区中，从而至少一个单元区中的第一选定区具有一个不同于第一阈值电压电平的第二阈值电压电平。及进行第二编码选择性离子植入处理将第三n-型杂质植入至少一个多个单元晶体管沟道区中的第二选定区，从而至少第二选定区具有一个与第一和第二阈值电压电平不同的第三阈值电压电平，其中第一编码选择性离子植入的第二杂质比第一杂质重，而第二编码选择性离子植入的第三杂质也比第一杂质重，从而抑制任何过量的热扩散以避免单元晶体管沟道区的阈值电压电平的实质变化。
根据上述本发明，第一编码选择离子植入中的第二杂质比第一杂质重。且第二编码选择性离子植入的第三杂质也比第一杂质重，这意味着与第一杂质相比，重的第二和第三杂质能抑制由后继制过程中进行的处理引起的单元区内的杂质的过量热扩散。这种对过量热扩散的抑制可避免单元区的阈值电压电平产生实质变化。
第一杂质与具有与之相反的导电型的第二和第三杂质共同使用，可以减少使用不同的光刻胶图案作为掩膜的编码选择性离子植入工序的数量。这种工序数量的减少可以缩短工时。
可实现，第二杂质中P-型杂质包括从由二氟化硼、镓和铟构成的一组中选出的一种物质，第三杂质中的n-型杂质包括从由P、As和Sb构成的一组中选出一种物质。
最好，第二杂质的第一编码选择性离子植入处理和第三杂质的第二编码选择性离子植入在彼此不同的剂量下进行。
剂量不同的的第一和第二编码选择性离子植入处理的共同应用也可以减少使用不同光刻胶图案作为掩膜的编码选择性离子植入处理工序的数量。这种工序数量的减少可以缩短工时。
最好，至少一个单元晶体管沟道区中的第一选定区包括第一选定的多个单元晶体管沟道区，至少一个单元晶体管沟道区中的第一选定区包括第二选定的多个单元晶体管沟道区，且其中第一选定的多个单元晶体管沟道区部分地盖住第二选定的多个单元晶体管沟道区，从而至少一个同时属于第一选定的和第二选定的多个单元晶体管沟道区的被覆盖单元晶体管沟道区要承受第一编码选择性离子植入和后继的第二编码选择性离子植入。
第一和第二编码选择性离子植入的单独和共同应用地可以减少使用不同的光刻胶图案作为掩膜的编码选择性离子植入工序的数量。这种工序数量上的减少可以缩短工时。
最好，第一编码选择性离子植入和第二编码选择性离子植入中的任一个均在高于硼作为第一杂质掺入整个单元晶体管沟道区时的离子植入能量下进行。
第一实施例
下面参考图4A到4G详细描述本发明的第一实施例，图4A到4G为对多值可编程只读存储器的单元晶体管沟道区设置多个不同阈值电压电平的新方法的序列步骤局部截面示意图。在此实施例中，通过综合进行对硅基片上的P-槽区中的离子植入的各程序，设定多值可编程只读存储器的单元晶体管沟道区的四个不同的阈值电压电平。并根据用户的数据要求通过第一和第二的离子植入程序对四值可编程只读存储器的各单元晶体管沟道区的离子植入设定四个不同的阈值电压电平(如第一、第二、第三及第四单元晶体管沟道区VT0、VT1、VT2及VT3)。第一阈值电压电平VT0为最低阈值电压电平。第二阈值电压电平VT1为第二最低阈值电压电平。第三阈值电压电平VT2为第二最高阈值电压电平。第四阈值电压电平VT3为最高阈值电压电平。
参考图4A，在硅基片上形成P-槽区1。在硅基片上的P-槽区1上选择形成场氧化膜以限定出由场氧化膜包围的有源区。场氧化膜2形成在P-槽区1的有源区上。此外，栅电极形成在栅氧化膜2的表面上，从而栅电极以固定的间隔排布，其中在图中只示出了四个栅电极(第一到第四栅电极3a、3b、3c和3d)。
参考图4B，为后续的光刻过程，在硅基片的整个表面上提供光刻胶以在场氧化膜上形成光刻胶图形4，从而光刻胶图形在有源区或栅电极3a、3b、3c和3d上具有开孔。
参考图4C，通过用光刻胶图形及栅电极3a、3b、3c和3d作为掩膜对P-槽区的上部区域进行硼的离子植入，从而在P-槽区1的上部区域中形成P-型隔离区5a、5b、5c、5d及5e并位于栅电极3a、3b、3c和3d间的孔隙下面。这种硼的离子植入是以大约1×1013/cm-2的剂量在20KeV的能量下进行的。所形成P-型隔离区5a、5b、5c和5d及5e限定出第一到第四单元晶体管的沟道区6a、6b、6c、及6d，第一单元晶体管的沟道区6a被限定在第一和第二P-型隔离区5a和5b之间且也位于第一栅电极3a的下面。第二单元晶体管沟道区6b被限定在第二和第三P-型隔离区5b和5c之间并同样位于第二栅电极3b下面。第三单元晶体管沟道区6c被限定在第三和第四P-隔离区5c和5d之间并也位于第三栅电极3c下面。第四单元晶体管沟道区6d被限定在第四和第五P-隔离区5d和5e之间并位于第四栅电极3d下面。
参考图4D，通过用上述光刻胶图形4作为掩膜进行硼的离子植入，并在8.0×1013到8.0×1014的剂量范围内以150KeV的离子植入能量，从而，硼原子穿过栅氧化膜2和第一到第四栅电极3a、3b、3c和3d从而被植入P-型隔离区5a、5b、5c、5d及5e及位于第一到第四栅电极3a、3b、3c和3d下面的第一到第四单元晶体管沟道区6a、6b、6c和6d。通过确定离子植入能量从而硼原子穿过第一到第四栅电极3a、3b、3c和3d和栅氧化膜2，从而硼原子被植入位于第一到第四栅电极3a、3b、3c和3d下面的第一到第四单元晶体管沟道区6a、6b、6c和6d。通过调节上述离子植入的剂量从而上述第一到第四单元晶体管沟道区6a、6b、6c和6d具有一致的阈值电压电平，例如作为最高阈值电压电平的第四阈值电压电平VT3。
参考图4E，在硅基片上面形成第二光刻胶图形7之前去除用过的第一光刻胶图形4。第二光刻胶图形7具有两个开孔，它们分别位于第一栅电极3a和第三栅电极3c上面，从而通过第二光刻胶图形7的两个开孔可以看到第一和第三栅电极3a和3c，而第二和第四栅电极3b和3d以及栅氧化膜2和场氧化膜被第二光刻胶图形7盖住。通过用第二光刻胶图形7作为掩膜在4.0×1012/cm-2到5.0×1012/cm-2的剂量范围内用360KeV的能量进行第一程序的磷的离子植入，从而磷原子穿过第一和第三栅电极3a和3c及栅氧化膜2并被植入位于通过第二光刻胶图形7的开孔可以看到的第一和第三栅电极3a和3c下面的第一和第三单元晶体管沟道区6a和6c中。从而具有作为最高阈值电压电平VT3的第一和第三单元晶体管沟道区6a和6c的阈值电压电平下降一个级别达到作为第二最高阈值电压电平的第三阈值电压电平VT2，而具有作为最高阈值电压电平的第四阈值电压电平VT3的第二和第四单元晶体管沟道区6b和6d的阈值电压电平保持不变。作为第一编码离子植入的结果，第一和第三单元晶体管沟道区6a和6c具有作为第二最高阈值电压电平的第三阈值电压电平VT2。第二和第四单元晶体管沟道区6b和6d具有作为最高阀值电压电平的第四阈值电压电平VT3。
参考图4F，在硅基片上形成第三光刻胶图形8前去掉用过的第二光刻胶图形7。第三光刻胶图形8具有两个开孔，它们分别位于第一栅电极3a和第二栅电极3b的上面，从而通过第三光刻胶图形8的两个开孔可以看到第一和第二栅电极3a和3b，而第三和第四栅电极3c和3d以及栅氧化膜2和场氧化膜被第三光刻胶图形8盖住。通过用第三光刻胶图形8作为掩膜在9×1012/cm-2到1.0×1013/cm-2的剂量范围内用360KeV的能量进行第二程序的磷的离子植入，从而磷原子穿过第一和第二栅电极3a和3b及栅氧化膜2并被离子植入位于通过光刻胶图形8的开孔可以看到的第一和第二栅电极3a和3b下面的第一和第二单元晶体管的沟道区6a和6b，从而具有作为第二最高阈值电压电平的第三阈值电压电平VT2的第一单元晶体管沟道区6a的阈值电压下降两个级别成为作为最低阀值电压电平的第一阈值电压电平VT0。而具有作为最高阈值电压电平的第四阈值电压电平VT3的第二单元晶体管沟道区6b的阈值电压电平下降两个级别达到作为第二最低阈值电压电平的第二阈值电压电平VT1。同时，具有作为第二最高阈值电压电平第三阈值电压电平VT2的第三单元晶体管沟道区6c的阈值电压电平不变，同时具有作为最高阈值电压电平的第四阀值电压电平VT3的第四单元晶体管沟道区6d的阈值电压电平不变。同时作为第二编码离子植入的结果，第一单元晶体管沟道区6a具有作为最低阈值电压电平的第一阈值电压电平VT0。第二单元晶体管沟道区6b具有作为第二最低阈值电压电平的第二阈值电压电平VT1。第三单元晶体管沟道区6c具有作为第二最高阈值电压电平的第三阈值电压电平VT2。第四单元晶体管沟道区6d具有作为最高阈值电压电平的第四阈值电压电平VT3。
参考图4G，去除用过的第三光刻胶图形8，通过综合上述的两编码离子植入的程序，例如第一和第二编码离子植入程序，可以将四个不同的阈值电压电平，例如第一、第二、第三和第四阈值电压电平VT0、VT1、VT2及VT3设定给第一、第二、第三和第四单元晶体管沟道区6a、6b、6c和6d，从而第一单元晶体管沟道区6a具有作为最低阈值电压电平的第一阈值电压电平VT0，第二单元晶体管沟道区6b具有作为第二最低阈值电压电平的第二阈值电压电平VT1，第三单元晶体管沟道区6c具有作为第二最高阈值电压电平的第三阈值电压电平VT2，第四单元晶体管沟道区6d具有作为最高阈值电压电平的第四阈值电压电平VT3。通过与上述本发明进行对比，如上所述对于传统方法需进行进行三次或更多编码离子植入过程。而上述的新方法可以减少对第一、第二、第三和第四单元晶体管沟道区6a、6b、6c和6d设定四个不同阈值电压电平(第一、第二、第三和第四阈值电压电平VT0、VT1、VT2及VT3)的所需离子植入程序的次数。所需离子植入程序次数的减少可以缩短工时。
此外，很重要是通过植入比硼重的磷进行第一和第二编码离子植入过程。比硼杂质重的磷杂质和硼杂质相比，可以抑制第一、第二、第三和第四单元晶体管沟道区6a、6b、6c及6d中用于在后续的生产过程中进行热处理产生的过度的杂质热扩散。通过热处理所造成的抑制过度热扩散的结果会避免单元晶体管沟道区6a、6b、6c及6d的阈值电压电平的实质性的变化。
图5为用于设定多值可编程只读存储器的多个不同的阈值电压电平的第一和第二编码离子植入单元晶体管沟道区的阈值电压电平的变化的示意图，通过进行硼的离子植入而将所有的单元晶体管沟道区6a、6b、6c及6d设定为统一的阈值电压电平(如第四阈值电压电平VT3)。然后以第一种剂量对第一和第三单元晶体管沟道区6a和6c的第一程序的磷的离子植入，从而第一和第三单元晶体管沟道区6a和6c的第四阈值电压电平VT3下降一个级别成为第三阈值电压电平VT2，而第二和第四单元晶体管沟道区6b和6d的第四阈值电压电平VT3保持不变。随后，以第二种剂量进行对第一和第二单元晶体管沟道区6a和6b的第二程序的磷原子的植入从而第一单元晶体管沟道区6a的第三阈值电压电平VT2下降两个级别成为第一阈值电压电平VT0，而第二单元晶体管沟道区6b的第四阈值电压电平VT3同样下降两个级别成为第二阈值电压电平VT1。同时，第三单元晶体管沟道区6c的第三阈值电压电平VT2及第四单元晶体管沟道区6d的第四阈值电压电平VT3保持不变。作为第二编码离子植入的结果，第一单元晶体管沟道区6a具有作为最低阈值电压电平的第一阈值电压电平VT0。第二单元晶体管沟道区6b具有作为第二最低阈值电压电平的第二阈值电压电平VT1。第三单元晶体管沟道区6c具有作为第二最高阈值电压电平的第三阈值电压电平VT2。第四单元晶体管沟道区6d具有作为最高阈值电压电平的第四阈值电压电平VT3。第一和第二编码离子植入的剂量的差别减少了设置4个不同的阈值电压电平的所需步骤的数目。第二实施例
下面参考图6A到6G详细描述本发明的第二实施例，图6A到6G为对多值可编程只读存储器的单元晶体管沟道区设置多个不同阈值电压电平的新方法的序列步骤局部截面示意图。在此实施例中，通过综合应用对硅基片上的P-槽区中的离子植入的各程序，设定多值可编程只读存储器的单元晶体管沟道区的四个不同的阈值电压电平。并根据用户的数据要求通过第一和第二的离子植入程序对四值可编程只读存储器的各单元晶体管沟道区的离子植入设定四个不同的阈值电压电平(如第一、第二、第三及第四单元晶体管沟道区VT0、VT1、VT2及VT3)。第一阈值电压电平VT0为最低阈值电压电平。第二阈值电压电平VT1为第二最低阈值电压电平。第三阈值电压电平VT2为第二最高阈值电压电平。第四阈值电压电平VT3为最高阈值电压电平。
参考图6A，在硅基片上形成P-槽区1。在硅基片上的P-槽区1上选择形成场氧化膜以限定出由场氧化膜包围的有源区。栅氧化膜2形成在P-槽区1的有源区上。此外，栅电极形成在栅氧化膜2的表面上，从而栅电极以固定的间隔排布，其中在图中只示出了四个栅电极(第一到第四栅电极3a、3b、3c和3d)。
参考图6B，为后续的光刻过程，在硅基片的整个表面上提供光刻胶以在场氧化膜上形成光刻胶图形4，从而光刻胶图形在有源区或栅电极3a、3b、3c和3d上具有开孔。
参考图6C，通过用光刻胶图形及栅电极3a、3b、3c和3d作为掩膜对P-槽区的上部区域进行硼的离子植入，从而在P-槽区1的上部区域中形成P-型隔离区5a、5b、5c、5d及5e并位于栅电极3a、3b、3c和3d间的孔隙下面。这种硼的离子植入是以大约1×1013/cm-2的剂量在20KeV的能量下进行的。所形成P-型隔离区5a、5b、5c和5d及5e限定出第一到第四单元晶体管的沟道区6a、6b、6c、及6d，第一单元晶体管的沟道区6a被限定在第一和第二P-型隔离区5a和5b之间且也位于第一栅电极3a的下面。第二单元晶体管沟道区6b被限定在第二和第三P-型隔离区5b和5c之间并同样位于第二栅电极3b下面。第三单元晶体管沟道区6c被限定在第三和第四P-型隔离区5c和5d之间并也位于第三栅电极3c下面。第四单元晶体管沟道区6d被限定在第四和第五P-型隔离区5d和5e之间并位于第四栅电极3d下面。
参考图6D，通过用上述光刻胶图形4作为掩膜进行硼的离子植入，植入能量为150KeV，剂量范围为8.0×1013/cm-2到8.0×1014cm-2，从而，硼原子穿过栅氧化膜2和第一到第四栅电极3a、3b、3c和3d从而被植入P-型隔离区5a、5b、5c、5d及5e及位于第一到第四栅电极3a、3b、3c和3d下面的第一到第四单元晶体管沟道区6a、6b、6c和6d。通过确定离子植入能量从而硼原子穿过第一到第四栅电极3a、3b、3c和3d和栅氧化膜2，从而硼原子被植入位于第一到第四栅电极3a、3b、3c和3d下面的第一到第四单元晶体管沟道区6a、6b、6c和6d。通过调节上述离子植入的剂量从而上述第一到第四单元晶体管沟道区6a、6b、6c和6d具有一致的阈值电压电平，例如作为最高阈值电压电平的第四阈值电压电平VT3。
参考图6E，在硅基片上面形成第二光刻胶图形7之前去除用过的第一光刻胶图形4。第二光刻胶图形7具有两个开孔，它们分别位于第一栅电极3a和第二栅电极3b上面，从而通过第二光刻胶图形7的两个开孔可以看到第一和第二栅电极3a和3b，而第三和第四栅电极3c和3d以及栅氧化膜2和场氧化膜被第二光刻胶图形7盖住。通过用第二光刻胶图形7作为掩膜在9.0×1012/cm-2到1.0×1013/cm-2的剂量范围内用360KeV的能量进行第一程序的磷的离子植入，从而磷原子穿过第一和第二栅电极3a和3b及栅氧化膜2并被植入位于通过第二光刻胶图形7的开孔可以看到的第一和第二栅电极3a和3b下面的第一和第二单元晶体管沟道区6a和6b中。从而具有作为最高阈值电压电平VT3的第一和第二单元晶体管沟道区6a和6b的阈值电压电平下降两个级别达到作为第二最低阈值电压电平的第二阈值电压电平VT1，而具有作为最高阈值电压电平的第四阈值电压电平VT3的第三和第四单元晶体管沟道区6c和6d的阈值电压电平保持不变。作为第一编码离子植入的结果，第一和第三单元晶体管沟道区6a和6c具有作为第二最高阈值电压电平的第三阈值电压电平VT2。第二和第四单元晶体管沟道区6b和6d具有作为最高阀值电压电平的第四阈值电压电平VT3。
参考图6F，在硅基片上形成第三光刻胶图形8前去掉用过的第二光刻胶图形7。第三光刻胶图形8具有两个开孔，它们分别位于第一栅电极3a和第三栅电极3c的上面，从而通过第三光刻胶图形8的两个开孔可以看到第一和第三栅电极3a和3c，而第二和第四栅电极3b和3d以及栅氧化膜2和场氧化膜被第三光刻胶图形8盖住。通过用第三光刻胶图形8作为掩膜在4.0×1012/cm-2到5.0×1012/cm-2的剂量范围内用360KeV的能量进行第二程序的磷的离子植入，从而磷原子穿过第一和第三栅电极3a和3c及栅氧化膜2并被离子植入位于通过光刻胶图形8的开孔可以看到的第一和第三栅电极3a和3c下面的第一和第三单元晶体管的沟道区6a和6c，从而具有作为第二最低阈值电压电平的第二阈值电压电平VT1的第一单元晶体管沟道区6a的阈值电压下降一个级别成为作为最低阀值电压电平的第一阈值电压电平VT0。而具有作为最高阈值电压电平的第四阈值电压电平VT3的第二单元晶体管沟道区6b的阈值电压电平下降一个级别达到作为第二最高阈值电压电平的第三阈值电压电平VT2。同时，具有作为第二最低阈值电压电平第二阈值电压电平VT1的第二单元晶体管沟道区6b的阈值电压电平不变，同时具有作为最高阈值电压电平的第四阀值电压电平VT3的第四单元晶体管沟道区6d的阈值电压电平不变。同时作为第二编码离子植入的结果，第一单元晶体管沟道区6a具有作为最低阈值电压电平的第一阈值电压电平VT0。第二单元晶体管沟道区6b具有作为第二最低阈值电压电平的第二阈值电压电平VT1。第三单元晶体管沟道区6c具有作为第二最高阈值电压电平的第三阈值电压电平VT2。第四单元晶体管沟道区6d具有作为最高阈值电压电平的第四阈值电压电平VT3。
参考图6G，去除用过的第三光刻胶图形8，通过综合上述的两编码离子植入的程序，例如第一和第二编码离子值程序，可以将四个不同的阈值电压电平，例如第一、第二、第三和第四阈值电压电平VT0、VT1、VT2及VT3设定给第一、第二、第三和第四单元晶体管沟道区6a、6b、6c和6d，从而第一单元晶体管沟道区6a具有作为最低阈值电压电平的第一阈值电压电平VT0，第二单元晶体管沟道区6b具有作为第二最低阈值电压电平的第二阈值电压电平VT1，第三单元晶体管沟道区6c具有作为第二最高阈值电压电平的第三阈值电压电平VT2，第四单元晶体管沟道区6d具有作为最高阈值电压电平的第四阈值电压电平VT3。通过与上述本发明进行对比，如上所述对于传统方法需进行进行三次或更多编码离子植入过程。而上述的新方法可以减少对第一、第二、第三和第四单元晶体管沟道区6a、6b、6c和6d设定四个不同阈值电压电平(第一、第二、第三和第四阈值电压电平VT0、VT1、VT2及VT3)的所需离子植入程序的次数。所需离子植入程序次数的减少可以缩短工时。
此外，很重要是通过植入比硼重的磷进行第一和第二编码离子植入过程。比硼杂质重的磷杂质和硼杂质相比，可以抑制在后续的生产过程中由于进行热处理产生的第一、第二、第三和第四单元晶体管沟道区6a、6b、6c及6d中的过度的杂质热扩散。通过热处理所造成的抑制过度热扩散的结果会避免单元晶体管沟道区6a、6b、6c及6d的阈值电压电平的实质性的变化。
图7为用于设定多值可编程只读存储器的多个不同的阈值电压电平的第一和第二编码离子植入单元晶体管沟道区的阈值电压电平的变化的示意图，通过进行硼的离子植入而将所有的单元晶体管沟道区6a、6b、6c及6d设定为统一的阈值电压电平(如第四阈值电压电平VT3)。然后以第二种剂量对第一和第二单元晶体管沟道区6a和6b的第一程序的磷的离子植入，从而第一和第二单元晶体管沟道区6a和6b的第四阈值电压电平VT3下降两个级别成为第二阈值电压电平VT1，而第三和第四单元晶体管沟道区6c和6d的第四阈值电压电平VT3保持不变。随后，以第一种剂量进行对第一和第三单元晶体管沟道区6a和6c的第二程序的磷原子的植入从而第一单元晶体管沟道区6a的第二阈值电压电平VT1下降一个级别成为第一阈值电压电平VT0，而第三单元晶体管沟道区6c的第四阈值电压电平VT3同样下降一个级别成为第三阈值电压电平VT2。同时，第二单元晶体管沟道区6b的第二阈值电压电平VT1及第四单元晶体管沟道区6d的第四阈值电压电平VT3保持不变。作为第二编码离子植入的结果，第一单元晶体管沟道区6a具有作为最低阈值电压电平的第一阈值电压电平VT0。第二单元晶体管沟道区6b具有作为第二最低阈值电压电平的第二阈值电压电平VT1。第三单元晶体管沟道区6c具有作为第二最高阈值电压电平的第三阈值电压电平VT2。第四单元晶体管沟道区6d具有作为最高阈值电压电平的第四阈值电压电平VT3。第一和第二编码离子植入的剂量的差别减少了设置4个不同的阈值电压电平的所需步骤的数目。第三实施例
下面参考图8A到8G详细描述本发明的第三实施例，图8A到8G为对多值可编程只读存储器的单元晶体管沟道区设置多个不同阈值电压电平的新方法的序列步骤局部截面示意图。在此实施例中，通过综合应用对硅基片上的P-槽区中的离子植入的各程序，设定多值可编程只读存储器的单元晶体管沟道区的四个不同的阈值电压电平。并根据用户的数据要求通过第一和第二的离子植入程序对四值可编程只读存储器的各单元晶体管沟道区的离子植入设定四个不同的阈值电压电平(如第一、第二、第三及第四单元晶体管沟道区VT0、VT1、VT2及VT3)。第一阈值电压电平VT0为最低阈值电压电平。第二阈值电压电平VT1为第二最低阈值电压电平。第三阈值电压电平VT2为第二最高阈值电压电平。第四阈值电压电平VT3为最高阈值电压电平。
参考图8A，在硅基片上形成P-槽区1。在硅基片上的P-槽区1上选择形成场氧化膜以限定出由场氧化膜包围的有源区。场氧化膜2形成在P-槽区1的有源区上。此外，栅电极形成在栅氧化膜2的表面上，从而栅电极以固定的间隔排布，其中在图中只示出了四个栅电极(第一到第四栅电极3a、3b、3c和3d)。
参考图8B，为后续的光刻过程，在硅基片的整个表面上提供光刻胶以在场氧化膜上形成光刻胶图形4，从而光刻胶图形在有源区或栅电极3a、3b、3c和3d上具有开孔。
参考图8C，通过用光刻胶图形及栅电极3a、3b、3c和3d作为掩膜对P-槽区的上部区域进行硼的离子植入，从而在P-槽区1的上部区域中形成P-型隔离区5a、5b、5c、5d及5e并位于栅电极3a、3b、3c和3d间的孔隙下面。这种硼的离子植入是以大约1×1013/cm-2的剂量在20KeV的能量下进行的。所形成P-型隔离区5a、5b、5c和5d及5e限定出第一到第四单元晶体管的沟道区6a、6b、6c、及6d，第一单元晶体管的沟道区6a被限定在第一和第二P-型隔离区5a和5b之间且也位于第一栅电极3a的下面。第二单元晶体管沟道区6b被限定在第二和第三P-型隔离区5b和5c之间并同样位于第二栅电极3b下面。第三单元晶体管沟道区6c被限定在第三和第四P-型隔离区5c和5d之间并也位于第三栅电极3c下面。第四单元晶体管沟道区6d被限定在第四和第五P-型隔离区5d和5e之间并位于第四栅电极3d下面。
参考图8D，通过用上述光刻胶图形4作为掩膜进行硼的离子植入，从而，硼原子穿过栅氧化膜2和第一到第四栅电极3a、3b、3c和3d从而被植入P-型隔离区5a、5b、5c、5d及5e及位于第一到第四栅电极3a、3b、3c和3d下面的第一到第四单元晶体管沟道区6a、6b、6c和6d。通过确定离子植入能量从而硼原子穿过第一到第四栅电极3a、3b、3c和3d和栅氧化膜2，从而硼原子被植入位于第一到第四栅电极3a、3b、3c和3d下面的第一到第四单元晶体管沟道区6a、6b、6c和6d。通过调节上述离子植入的剂量从而上述第一到第四单元晶体管沟道区6a、6b、6c和6d具有一致的阈值电压电平，例如作为第二最高阈值电压电平的第三阈值电压电平VT2。
参考图8E，在硅基片上面形成第二光刻胶图形7之前去除用过的第一光刻胶图形4。第二光刻胶图形7具有两个开孔，它们分别位于第一栅电极3a和第二栅电极3b上面，从而通过第二光刻胶图形7的两个开孔可以看到第一和第二栅电极3a和3b，而第三和第四栅电极3c和3d以及栅氧化膜2和场氧化膜被第二光刻胶图形7盖住。通过用第二光刻胶图形7作为掩膜在9.0×1012/cm-2到1.0×1013/cm-2的剂量范围内用360KeV的能量进行第一程序的磷的离子植入，从而磷原子穿过第一和第二栅电极3a和3b及栅氧化膜2并被植入位于通过第二光刻胶图形7的开孔可以看到的第一和第二栅电极3a和3b下面的第一和第二单元晶体管沟道区6a和6b中。从而具有作为第一最高阈值电压电平VT2的第一和第二单元晶体管沟道区6a和6b的阈值电压电平下降两个级别达到作为最低阈值电压电平的第一阈值电压电平VT0，而具有作为第二最高阈值电压电平的第三阈值电压电平VT2的第三和第四单元晶体管沟道区6c和6d的阈值电压电平保持不变。作为第一编码离子植入的结果，第一和第二单元晶体管沟道区6a和6b具有作为最低阈值电压电平的第一阈值电压电平VT0。第三和第四单元晶体管沟道区6c和6d具有作为第二最高阀值电压电平的第三阈值电压电平VT2。
参考图8F，在硅基片上形成第三光刻胶图形8前去掉用过的第二光刻胶图形7。第三光刻胶图形8具有两个开孔，它们分别位于第二栅电极3b和第四栅电极3d的上面，从而通过第三光刻胶图形8的两个开孔可以看到第二和第四栅电极3b和3d，而第一和第三栅电极3a和3c以及栅氧化膜2和场氧化膜被第三光刻胶图形8盖住。通过用第三光刻胶图形8作为掩膜在4.0×1012/cm-2到5.0×1012/cm-2的剂量范围内用360KeV的能量进行第二程序的二氟化硼的离子植入，从而二氟化硼分子穿过第二和第四栅电极3b和3d及栅氧化膜2并被离子植入位于通过光刻胶图形8的开孔可以看到的第二和第四栅电极3b和3d下面的第二和第四单元晶体管的沟道区6b和6d，从而具有作为最低阈值电压电平的第一阈值电压电平VT0的第二单元晶体管沟道区6b的阈值电压上升一个级别成为作为第二最低阀值电压电平的第二阈值电压电平VT1。而具有作为第二最高阈值电压电平的第三阈值电压电平VT2的第四单元晶体管沟道区6d的阈值电压电平上升一个级别达到作为最高阈值电压电平的第四阈值电压电平VT3。同时，具有作为最低阈值电压电平第一阈值电压电平VT0的第一单元晶体管沟道区6a的阈值电压电平不变，同时具有作为第二最高阈值电压电平的第三阀值电压电平VT2的第三单元晶体管沟道区6d的阈值电压电平不变。同时作为第二编码离子植入的结果，第一单元晶体管沟道区6a具有作为最低阈值电压电平的第一阈值电压电平VT0。第二单元晶体管沟道区6b具有作为第二最低阈值电压电平的第二阈值电压电平VT1。第三单元晶体管沟道区6c具有作为第二最高阈值电压电平的第三阈值电压电平VT2。第四单元晶体管沟道区6d具有作为最高阈值电压电平的第四阈值电压电平VT3。
参考图8G，去除用过的第三光刻胶图形8，通过综合上述的两编码离子植入的程序，例如第一和第二编码离子值程序，可以将四个不同的阈值电压电平，例如第一、第二、第三和第四阈值电压电平VT0、VT1、VT2及VT3设定给第一、第二、第三和第四单元晶体管沟道区6a、6b、6c和6d，从而第一单元晶体管沟道区6a具有作为最低阈值电压电平的第一阈值电压电平VT0，第二单元晶体管沟道区6b具有作为第二最低阈值电压电平的第二阈值电压电平VT1，第三单元晶体管沟道区6c具有作为第二最高阈值电压电平的第三阈值电压电平VT2，第四单元晶体管沟道区6d具有作为最高阈值电压电平的第四阈值电压电平VT3。通过与上述本发明进行对比，如上所述对于传统方法需进行进行三次或更多编码离子植入过程。而上述的新方法可以减少对第一、第二、第三和第四单元晶体管沟道区6a、6b、6c和6d设定四个不同阈值电压电平(第一、第二、第三和第四阈值电压电平VT0、VT1、VT2及VT3)的所需离子植入程序的次数。所需离子植入程序次数的减少可以缩短工时。
此外，很重要是通过植入比硼重的磷和二氟化硼进行第一和第二编码离子植入过程。比硼杂质重的磷杂质和二氟化硼杂质和硼杂质相比，可以抑制在后续的产生过程中由于进行热处理产生的第一、第二、第三和第四单元晶体管沟道区6a、6b、6c及6d中的过度的杂质热扩散。通过热处理所造成的抑制过度热扩散的结果会避免单元晶体管沟道区6a、6b、6c及6d的阈值电压电平的实质性的变化。
图9为用于设定多值可编程只读存储器的多个不同的阈值电压电平的第一和第二编码离子植入单元晶体管沟道区的阈值电压电平的变化的示意图，通过进行硼的离子植入而将所有的单元晶体管沟道区6a、6b、6c及6d设定为统一的阈值电压电平(如第二阈值电压电平VT1)。然后以第二种剂量对第一和第二单元晶体管沟道区6a和6b的第一程序的磷的离子植入，从而第一和第二单元晶体管沟道区6a和6b的第三阈值电压电平VT2下降两个级别成为第一阈值电压电平VT0，而第三和第四单元晶体管沟道区6c和6d的第三阈值电压电平VT2保持不变。随后，以第一种剂量进行对第二和第四单元晶体管沟道区6b和6d的第二程序的二氟化硼分子的植入从而第二单元晶体管沟道区6b的第一阈值电压电平VT0上升一个级别成为第二阈值电压电平VT1，而第四单元晶体管沟道区6d的第三阈值电压电平VT2同样上升一个级别成为第四阈值电压电平VT3。同时，第一单元晶体管沟道区6a的第一阈值电压电平VT0及第三单元晶体管沟道区6d的第四阈值电压电平VT3保持不变。作为第二编码离子植入的结果，第一单元晶体管沟道区6a具有作为最低阈值电压电平的第一阈值电压电平VT0。第二单元晶体管沟道区6b具有作为第二最低阈值电压电平的第二阈值电压电平VT1。第三单元晶体管沟道区6c具有作为第二最高阈值电压电平的第三阈值电压电平VT2。第四单元晶体管沟道区6d具有作为最高阈值电压电平的第四阈值电压电平VT3。第一和第二编码离子植入的剂量的差别减少了设置4个不同的阈值电压电平的所需步骤的数目。第四实施例
下面参考图10A到10G详细描述本发明的第四实施例，图10A到10G为对多值可编程只读存储器的单元晶体管沟道区设置多个不同阈值电压电平的新方法的序列步骤局部截面示意图。在此实施例中，通过综合应用对硅基片上的P-槽区中的离子植入的各程序，设定多值可编程只读存储器的单元晶体管沟道区的四个不同的阈值电压电平。并根据用户的数据要求通过第一和第二的离子植入程序对四值可编程只读存储器的各单元晶体管沟道区的离子植入设定四个不同的阈值电压电平(如第一、第二、第三及第四单元晶体管沟道区VT0、VT1、VT2及VT3)。第一阈值电压电平VT0为最低阈值电压电平。第二阈值电压电平VT1为第二最低阈值电压电平。第三阈值电压电平VT2为第二最高阈值电压电平。第四阈值电压电平VT3为最高阈值电压电平。
参考图10A，在硅基片上形成P-槽区1。在硅基片上的P-槽区1上选择形成场氧化膜以限定出由场氧化膜包围的有源区。场氧化膜2形成在P-槽区1的有源区上。此外，栅电极形成在栅氧化膜2的表面上，从而栅电极以固定的间隔排布，其中在图中只示出了四个栅电极(第一到第四栅电极3a、3b、3c和3d)。
参考图10B，为后续的光刻过程，在硅基片的整个表面上提供光刻胶以在场氧化膜上形成光刻胶图形4，从而光刻胶图形在有源区或栅电极3a、3b、3c和3d上具有开孔。
参考图10C，通过用光刻胶图形及栅电极3a、3b、3c和3d作为掩膜对P-槽区的上部区域进行硼的离子植入，从而在P-槽区1的上部区域中形成P-型隔离区5a、5b、5c、5d及5e并位于栅电极3a、3b、3c和3d间的孔隙下面。这种硼的离子植入是以大约1×1013/cm-2的剂量在20KeV的能量下进行的。所形成P-型隔离区5a、5b、5c和5d及5e限定出第一到第四单元晶体管的沟道区6a、6b、6c、及6d，第一单元晶体管的沟道区6a被限定在第一和第二P-型隔离区5a和5b之间且也位于第一栅电极3a的下面。第二单元晶体管沟道区6b被限定在第二和第三P-型隔离区5b和5c之间并同样位于第二栅电极3b下面。第三单元晶体管沟道区6c被限定在第三和第四P-型隔离区5c和5d之间并也位于第三栅电极3c下面。第四单元晶体管沟道区6d被限定在第四和第五P-型隔离区5d和5e之间并位于第四栅电极3d下面。
参考图10D，通过用上述光刻胶图形4作为掩膜进行磷的离子植入，从而，磷原子穿过栅氧化膜2和第一到第四栅电极3a、3b、3c和3d从而被植入P-型隔离区5a、5b、5c、5d及5e及位于第一到第四栅电极3a、3b、3c和3d下面的第一到第四单元晶体管沟道区6a、6b、6c和6d。通过确定离子植入能量从而硼原子穿过第一到第四栅电极3a、3b、3c和3d和栅氧化膜2，从而硼原子被植入位于第一到第四栅电极3a、3b、3c和3d下面的第一到第四单元晶体管沟道区6a、6b、6c和6d。通过调节上述离子植入的剂量从而上述第一到第四单元晶体管沟道区6a、6b、6c和6d具有一致的阈值电压电平，例如作为第二最高阈值电压电平的第三阈值电压电平VT2。
参考图10E，在硅基片上面形成第二光刻胶图形7之前去除用过的第一光刻胶图形4。第二光刻胶图形7具有两个开孔，它们分别位于第二栅电极3b和第四栅电极3d上面，从而通过第二光刻胶图形7的两个开孔可以看到第二和第四栅电极3b和3d，而第一和第三栅电极3a和3c以及栅氧化膜2和场氧化膜被第二光刻胶图形7盖住。通过用第二光刻胶图形7作为掩膜在4.0×1012/cm-2到5.0×1012/cm-2的剂量范围内用360KeV的能量进行第一程序的二氟化硼的离子植入，从而二氟化硼分子穿过第二和第四栅电极3b和3d及栅氧化膜2并被植入位于通过第二光刻胶图形7的开孔可以看到的第二和第四栅电极3b和3d下面的第二和第四单元晶体管沟道区6b和6d中。从而具有作为第二最高阈值电压电平VT2的第二和第四单元晶体管沟道区6b和6d的阈值电压电平上升一个级别达到作为最高阈值电压电平的第四阈值电压电平VT3，而具有作为第二最高阈值电压电平的第三阈值电压电平VT2的第一和第三单元晶体管沟道区6a和6c的阈值电压电平保持不变。作为第一编码离子植入的结果，第二和第四单元晶体管沟道区6b和6d具有作为最高阈值电压电平的第四阈值电压电平VT3。第一和第三单元晶体管沟道区6a和6c具有作为第二最高阀值电压电平的第三阈值电压电平VT2。
参考图10F，在硅基片上形成第三光刻胶图形8前去掉用过的第二光刻胶图形7。第三光刻胶图形8具有两个开孔，它们分别位于第一栅电极3a和第二栅电极3b的上面，从而通过第三光刻胶图形8的两个开孔可以看到第一和第二栅电极3a和3b，而第三和第四栅电极3c和3d以及栅氧化膜2和场氧化膜被第三光刻胶图形8盖住。通过用第三光刻胶图形8作为掩膜在9×1012/cm-2到1.0×1013/cm-2的剂量范围内用360KeV的能量进行第二程序的磷的离子植入，从而磷原子穿过第一和第二栅电极3a和3b及栅氧化膜2并被离子植入位于通过光刻胶图形8的开孔可以看到的第一和第二栅电极3a和3b下面的第一和第二单元晶体管的沟道区6a和6b，从而具有作为第二最高阈值电压电平的第三阈值电压电平VT2的第一单元晶体管沟道区6a的阈值电压下降两个级别成为作为最低阀值电压电平的第一阈值电压电平VT0。而具有作为最高阈值电压电平的第四阈值电压电平VT3的第二单元晶体管沟道区6b的阈值电压电平下降两个级别达到作为第二最低阈值电压电平的第二阈值电压电平VT1。同时，具有作为第二最高阈值电压电平第三阈值电压电平VT2的第三单元晶体管沟道区6c的阈值电压电平不变，同时具有作为最高阈值电压电平的第四阀值电压电平VT3的第四单元晶体管沟道区6d的阈值电压电平不变。同时作为第二编码离子植入的结果，第一单元晶体管沟道区6a具有作为最低阈值电压电平的第一阈值电压电平VT0。第二单元晶体管沟道区6b具有作为第二最低阈值电压电平的第二阈值电压电平VT1。第三单元晶体管沟道区6c具有作为第二最高阈值电压电平的第三阈值电压电平VT2。第四单元晶体管沟道区6d具有作为最高阈值电压电平的第四阈值电压电平VT3。
参考图10G，去除用过的第三光刻胶图形8，通过综合上述的两编码离子植入的程序，例如第一和第二编码离子值程序，可以将四个不同的阈值电压电平，例如第一、第二、第三和第四阈值电压电平VT0、VT1、VT2及VT3设定给第一、第二、第三和第四单元晶体管沟道区6a、6b、6c和6d，从而第一单元晶体管沟道区6a具有作为最低阈值电压电平的第一阈值电压电平VT0，第二单元晶体管沟道区6b具有作为第二最低阈值电压电平的第二阈值电压电平VT1，第三单元晶体管沟道区6c具有作为第二最高阈值电压电平的第三阈值电压电平VT2，第四单元晶体管沟道区6d具有作为最高阈值电压电平的第四阈值电压电平VT3。通过与上述本发明进行对比，如上所述对于传统方法需进行进行三次或更多编码离子植入过程。而上述的新方法可以减少对第一、第二、第三和第四单元晶体管沟道区6a、6b、6c和6d设定四个不同阈值电压电平(第一、第二、第三和第四阈值电压电平VT0、VT1、VT2及VT3)的所需离子植入程序的次数。所需离子植入程序次数的减少可以缩短工时。
此外，很重要是通过植入比硼重的二氟化硼和磷进行第一和第二编码离子植入过程。比硼杂质重的二氟化硼和磷杂质和硼杂质相比，可以抑制在后续的产生过程中进行热处理产生的第一、第二、第三和第四单元晶体管沟道区6a、6b、6c及6d中的过度的杂质热扩散。通过热处理所造成的抑制过度热扩散的结果会避免单元晶体管沟道区6a、6b、6c及6d的阈值电压电平的实质性的变化。
图11为用于设定多值可编程只读存储器的多个不同的阈值电压电平的第一和第二编码离子植入单元晶体管沟道区的阈值电压电平的变化的示意图，通过进行硼的离子植入而将所有的单元晶体管沟道区6a、6b、6c及6d设定为统一的阈值电压电平(如第三阈值电压电平VT2)。然后以第一种剂量对第二和第四单元晶体管沟道区6b和6d的第一程序的二氟化硼的离子植入，从而第二和第四单元晶体管沟道区6b和6d的第三阈值电压电平VT2上升一个级别成为第四阈值电压电平VT3，而第一和第三单元晶体管沟道区6a和6c的第三阈值电压电平VT2保持不变。随后，以第二种剂量进行对第一和第二单元晶体管沟道区6a和6b的第二程序的磷原子的植入从而第一单元晶体管沟道区6a的第三阈值电压电平VT2下降两个级别成为第一阈值电压电平VT0，而第二单元晶体管沟道区6b的第四阈值电压电平VT3同样下降两个级别成为第二阈值电压电平VT1。同时，第三单元晶体管沟道区6c的第三阈值电压电平VT2及第四单元晶体管沟道区6d的第四阈值电压电平VT3持不变。作为第二编码离子植入的结果，第一单元晶体管沟道区6a具有作为最低阈值电压电平的第一阈值电压电平VT0。第二单元晶体管沟道区6b具有作为第二最低阈值电压电平的第二阈值电压电平VT1。第三单元晶体管沟道区6c具有作为第二最高阈值电压电平的第三阈值电压电平VT2。第四单元晶体管沟道区6d具有作为最高阈值电压电平的第四阈值电压电平VT3。第一和第二编码离子植入的剂量的差别减少了设置4个不同的阈值电压电平的所需步骤的数目。第五实施例
将参考图12A到12G对本发明第五实施例进行描述，图12A到12G为本发明第五实施例的多值可编程只读存储器的单元晶体管沟道区设定多个没的阈值电压电平的新颖方法中的顺序步骤的局部剖视图。在本实施例中，通过向一硅基片上的P-槽区内的多个编码离子植入处理工序而设定多值可编程只读存储器的单元晶体管沟道区的四个不同的阈值电压电。这四个不同的阈值电压电平(如第一、第二、第三及第四单元晶体管沟道区VT0、VT1、VT2及VT3。可根据用户提供的数据向可编程阈值电压电平的各个单元晶体管沟道区进行第一和第二编码离子植入，第一阈值电压电平VT0为最低阈值电压电平，第二阈值电压电平VT1为第二最低电压电平，第三阈值电压电平VT2为第二第二最高阈值电压电平。第四阈值电压电平VT3为最高电压电平。
参考图12A，在硅基片上形成P-槽区1。在硅基片上的P-槽区1上选择形成场氧化膜以限定出由场氧化膜包围的有源区。在P-槽区1的有源区上形成栅氧化膜2。此外，在栅氧化膜2的表面上形成栅电极从而栅电极以恒定的间距排布，其中只有例如第一到第四栅电极3a、3b、3c和3d被示出。
参考图12B，为了进行随后的光刻过程，在硅基片的整个表面上提供一层光刻胶，从而光刻胶图形具有有源区或栅电极3a、3b、3c和3d上的开孔。
参考图12C，通过使用光刻胶图形及栅电极3a、3b、3c和3d作为掩膜将硼离子植入P-槽区的上部区域中，从而在P-槽区1的上部区域内形成P-型隔离区5a、5b、5c和5d及5e并使其位于栅电极3a、3b、3c和3d间的孔隙下面。以大约1×1013/cm-2的剂量在20KeV的能量下进行硼的离子植入过程。所形成P-型隔离区5a、5b、5c和5d及5e限定出第一到第四单元晶体管的沟道区6a、6b、6c、及6d，第一单元晶体管的沟道区6a被限定在第一和第二P-型隔离区5a和5b之间并位于第一栅电极3a的下面。第二单元晶体管沟道区6b被限定在第二和第三P-型隔离区5b和5c之间并同样位于第二栅电极3b下面。第三单元晶体管沟道区6c被限定在第三和第四P-型隔离区5c和5d之间并位于第三栅电极3c下面。第四单元晶体管沟道区6d被限定在第四和第五P-型隔离区5d和5e之间且同样位于第四栅电极3d下面。
参考图12D，通过用上述光刻胶图形4作为掩膜进行硼的离子植入，从而硼原子穿过栅氧化膜2及第一到第四栅电极3a、3b、3c和3d从而不仅被植入P-型隔离区5a、5b、5c、5d及5e而且还被植入到位于第一到第四栅电极3a、3b、3c和3d下面的第一到第四单元晶体管沟道区6a、6b、6c和6d。通过确定离子植入能量从而硼原子同时穿过第一到第四棚电极3a、3b、3c和3d和栅氧化膜2，从而硼原子被植入位于第一到第四栅电极3a、3b、3c和3d下面的第一到第四单元晶体管沟道区6a、6b、6c和6d。通过调节上述离子植入的剂量从而使上述第一到第四单元晶体管沟道区6a、6b、6c和6d具有统一的阈值电压电平，例如第二阈值电压电平VT1作为第二最低阀值电压电平。
参考图12E，在硅基片上面形成第二光刻胶图形7之前去除用过的第一光刻胶图形4。第二图形7分别在第三栅电极3c和第四栅电极3d上具有两个开孔，从而通过第二光刻胶图形7的两个开孔可以看到第三和第四栅电极3c和3d，而第一和第二栅电极3a和3d以及栅氧化膜2及场氧化膜被第二光刻胶图形7盖住。通过用第二光刻胶图形7作为掩膜在9×1012/cm-2到1×1013/cm-2的剂量范围内用360KeV的能量进行第一程序的二氟化硼的离子植入，从而二氟化硼分子穿过第三和第四栅电极3c和3d及栅氧化膜2而被植入位于通过第二光刻胶图形7的开孔可以看到的第三和第四栅电极3c和3d下面的第三和第四单元晶体管沟道区6c和6d中。从而具有作为第二最低阈值电压电平VT1的第三和第四单元晶体管沟道区6c和6d的阈值电压电平升高两个级别以达到作为最高阈值电压电平的第四阈值电压电平VT3，而具有作为第二最低阈值电压电平的第二阈值电压电平VT1的第一和第二单元晶体管沟道6a和6b的阈值电压电平保持不变。作为第一编码离子植入的结果，第三和第四单元晶体管沟道区6c和6d具有作为最高阈值电压电平的第四阈值电压电平VT3。第一和第二单元晶体管沟道区6a和6b具有作为第二最低阀值电压电平的第二阈值电压电平VT1。
参考图12F，在硅基片上形成第三光刻胶图形8前去掉用过的第二光刻胶图形7。第三光刻胶图形8分别具有两个位于第一栅电极3a和第三栅电极3c之上的开孔，从而通过第三光刻胶图形8的两个开孔可以看到第一和第三栅电极3a和3c，而第二和第四栅电极3b和3d以及栅氧化膜2及场氧化膜被第三光刻胶图形8盖住。通过用第三光刻胶图形8作为掩膜在4.0×1012/cm-2到5.0×1012/cm-2的剂量范围内用360KeV的能量进行第二程序的磷的离子植入，从而磷原子穿过第一和第三栅电极3a和3c及栅氧化膜2，而被离子植入通过第三光刻胶图形8的开孔可以看到的第一和第三栅电极3d和3c下面的第一和第三单元晶体管的沟道区6a和6c，而具有作为第二最低阈值电压电平的第二阈值电压电平VT1的第一单元晶体管沟道区6a的阈值电压下降一个级别达到作为最低阀值电压电平的第一阈值电压电平VT0，而同时具有作为最高阈值电压电平的第四阈值电压电平VT3的第三单元晶体管沟道区6c的阈值电压电平下降一个级别达到作为第二最高阈值电压电平的第三阀值电压电平VT2。同时，具有作为第二最低阈值电压电平的第二阈值电压电压VT1的第二单元晶体管沟道区6b的阈值电压电平保持不变，同时，具有作为最高阈值电压电平的第四阈值电压电平VT3的第四单元晶体管沟道区6d的阈值电压电平不变。作为第二编码离子植入的结果，第一单元晶体管沟道区6a具有作为最低阈值电压电平的第一阈值电压电平VT0。第二单元晶体管沟道区6b具有作为第二最低阈值电压电平的第二阈值电压电平VT1。第三单元晶体管沟道区6c具有作为第二最高阈值电压电平的第三阈值电压电平VT2。第四单元晶体管沟道区6d具有作为最高阈值电压电平的第四阈值电压电平VT3。
参考图12G，除去用过的第三光刻胶图形8，通过将上述两编码离子植入结合起来，例如第一和第二编码离子植入过程可以对第一、第二、第三及第四单元晶体管沟道区6a、6b、6c及6d设置四个不同的阈值电压电平，诸如第一、第二、第三和第四阈值电压电平VT0、VT1、VT2及VT3，从而第一单元晶体管沟道区6a具有作为最低阈值电压电平的第一阈值电压电平VT0，第二单元晶体管沟道区6b具有作为第二最低阈值电压电平的第二阈值电压电平VT1，第三单元晶体管沟道区6c具有作为第二最高阈值电压电平的第三阈值电压电平VT2，第四单元晶体管沟道区6d具有作为最高阈值电压电平的第四阈值电压电平VT3。通过与上述本发明进行对比，对于传统的方法如上所述需要进行三次或更多编码离子植入过程。上述的新方法可以减少离子植入过程的程序数目，而将四个不同的阈值电压电平(如第一、第二、第三和第四阈值电压电平VT0、VT1、VT2及VT3)设置到第一、第二第三及第四单元晶体管沟道区6a、6b、6c及6d。离子植入过程所需程序的减少可以缩短工时。
此外，很重要是通过植入二氟化硼和比硼重的磷进行第一和第二编码离子植入过程。与硼杂质相比二氟化硼杂质和比硼杂质重的磷杂质，可以抑制在第一、第二、第三和第四单元晶体管沟道区6a、6b、6c和6d内的由在后续的制造过程中进行的热处理所产生的杂区的过量热扩散。这种对过量热过散的抑制可以避免第一、第二、第三和第四单元晶体管沟道区6a、6b、6c及6d的阈值电压电平发生实质性的变化。
图13为通过进行用于设定多值可编程只读存储器的多个不同的阈值电压电平的第一和第二编码选择性离子植入而在单元晶体管沟道区内发生的阈值电压电平的变化。通过进行硼的离子植入，从而对所有的单元晶体管沟道区6a、6b、6c及6d设置一个统一的阈值电压电平(如第二阈值电压电平VT1)。然后以第二种剂量对第三和第四单元晶体管沟道区6c和6d进行二氟化硼的第一编码离子植入，从而第三和第四单元晶体管沟道区6c和6d的第二阈值电压电平VT1上升两个级别达到第四阈值电压电平VT3，而第一和第二单元晶体管沟道区6a和6b的第二阈值电压电平VT1保持不变。随后，以第一种剂量对第一和第三晶体管沟道区6a和6c进行第二程序的磷的离子植入，从而第一单元晶体管沟道区6a的第二阈值电压电平VT1下降一个级别达到第一阈值电压电平VT0，第三单元晶体管沟道区6c的第四阈值电压电平VT3也降低一个级别成为第三阈值电压电平VT2。同时第二单元晶体管沟道区6b的第二阈值电压电平VT1和第四单元晶体管沟道区6d的第四阈值电压电平VT3保持不变。作为第二编码离子植入的结果，第一单元晶体管沟道区6a具有作为最低阈值电压电平的第一阈值电压电平VT0。第二单元晶体管沟道区6b具有作为第二最低阈值电压电平的第二阈值电压电平VT1。第三单元晶体管沟道区6c具有作为第二最高阈值电压电平的第三阈值电压电平VT2。第四单元晶体管沟道区6d具有作为最高阈值电压电平的第四阈值电压电平VT3。第一和第二编码离子植入的剂量的差别减少了设置4个不同的阈值电压电平的所需步骤的数目。第六实施例
下面参考图14A到14G详细描述本发明的第六实施例，图14A到14G为对多值可编程只读存储器的单元晶体管沟道区设置多个不同阈值电压电平的新方法的序列步骤局部局部截面示意图。在此实施例中，通过综合应用对硅基片上的P-槽区中的离子植入的各程序，设定多值可编程只读存储器的单元晶体管沟道区的四个不同的阈值电压电平。并根据用户的数据要求通过第一和第二的离子植入程序对四值可编程只读存储器的各单元晶体管沟道区的离子植入设定四个不同的阈值电压电平(如第一、第二、第三及第四单元晶体管沟道区VT0、VT1、VT2及VT3)。第一阈值电压电平VT0为最低阈值电压电平。第二阈值电压电平VT1为第二最低阈值电压电平。第三阈值电压电平VT2为第二最高阈值电压电平。第四阈值电压电平VT3为最高阈值电压电平。
参考图14A，在硅基片上形成P-槽区1。在硅基片上的P-槽区1上选择形成场氧化膜以限定出由场氧化膜包围的有源区。场氧化膜2形成在P-槽区1的有源区上。此外，栅电极形成在栅氧化膜2的表面上，从而栅电极以固定的间隔排布，其中在图中只示出了四个栅电极(第一到第四栅电极3a、3b、3c和3d)。
参考图14B，为后续的光刻过程，在硅基片的整个表面上提供光刻胶以在场氧化膜上形成光刻胶图形4，从而光刻胶图形在有源区或栅电极3a、3b、3c和3d上具有开孔。
参考图14C，通过用光刻胶图形及栅电极3a、3b、3c和3d作为掩膜对P-槽区的上部区域进行硼的离子植入，从而在P-槽区1的上部区域中形成P-型隔离区5a、5b、5c、5d及5e并位于栅电极3a、3b、3c和3d间的孔隙下面。这种硼的离子植入是以大约1×1013/cm-2的剂量在20KeV的能量下进行的。所形成的P-型隔离区5a、5b、5c和5d及5e限定出第一到第四单元晶体管的沟道区6a、6b、6c、及6d，第一单元晶体管的沟道区6a被限定在第一和第二P-型隔离区5a和5b之间且也位于第一栅电极3a的下面。第二单元晶体管沟道区6b被限定在第二和第三P-型隔离区5b和5c之间并同样位于第二栅电极3b下面。第三单元晶体管沟道区6c被限定在第三和第四P-型隔离区5c和5d之间并也位于第三栅电极3c下面。第四单元晶体管沟道区6d被限定在第四和第五P-型隔离区5d和5e之间并位于第四栅电极3d下面。
参考图14D，通过用上述光刻胶图形4作为掩膜进行硼的离子植入，从而，硼原子穿过栅氧化膜2和第一至第四栅电极3a、3b、3c和3d从而不仅被植入P-型隔离区5a、5b、5c、5d及5e还被植入位于第一到第四栅电极3a、3b、3c和3d下面的第一到第四单元晶体管沟道区6a、6b、6c和6d。通过确定离子植入能量从而使硼原子穿过第一到第四栅电极3a、3b、3c和3d和栅氧化膜2，从而硼原子被植入位于第一到第四栅电极3a、3b、3c和3d下面的第一到第四单元晶体管沟道区6a、6b、6c和6d。通过调节上述离子植入的剂量从而使上述第一到第四单元晶体管沟道区6a、6b、6c和6d具有一致的阈值电压电平，例如第二最低阈值电压电平的第二阈值电压电平VT1。
参考图14E，在硅基片上面形成第二光刻胶图形7之前去除用过的第一光刻胶图形4。第二光刻胶图形7具有两个开孔，它们分别位于第一栅电极3a和第三栅电极3c上面，从而通过第二光刻胶图形7的两个开孔可以看到第一和第三栅电极3a和3c，而第二和第四栅电极3b和3d以及栅氧化膜2和场氧化膜被第二光刻胶图形7盖住。通过用第二光刻胶图形7作为掩膜在4.0×1012/cm-2到5.0×1012/cm-2的剂量范围内用360KeV的能量进行第一程序的磷的离子植入，从而磷原子穿过第一和第三栅电极3a和3c及栅氧化膜2被植入位于通过第二光刻胶图形7的开孔可以看到的第一和第三栅电极3a和3c下面的第一和第三单元晶体管沟道区6a和6c中。从而具有作为第二最低阈值电压电平VT1的第一和第三单元晶体管沟道区6a和6c的阈值电压电平下降一个级别达到作为最低阈值电压电平的第一阈值电压电平VT0，而具有作为第二最低阈值电压电平的第二阈值电压电平VT1的第二和第四单元晶体管沟道区6a和6b的阈值电压电平保持不变。作为第一编码离子植入的结果，第一和第三单元晶体管沟道区6a和6c具有作为最高阈值电压电平的第一阈值电压电平VT0。第二和第四单元晶体管沟道区6b和6d具有作为第二最低阀值电压电平的第二阈值电压电平VT1。
参考图14F，在硅基片上形成第三光刻胶图形8前去掉用过的第二光刻胶图形7。第三光刻胶图形8具有两个开孔，它们分别位于第三栅电极3c和第四栅电极3d的上面，从而通过第三光刻胶图形8的两个开孔可以看到第三和第四栅电极3c和3d，而第一和第二栅电极3a和3b以及栅氧化膜2和场氧化膜被第三光刻胶图形8盖住。通过用第三光刻胶图形8作为掩膜在9×1012/cm-2到1.0×1013/cm-2的剂量范围内用360KeV的能量进行第二程序的二氟化硼的离子植入，从而二氟化硼分子穿过第三和第四栅电极3c和3d及栅氧化膜2并被离子植入位于通过光刻胶图形8的开孔可以看到的第三和第四栅电极3c和3d下面的第三和第四单元晶体管的沟道区6c和6d，从而具有作为最低阈值电压电平的第一阈值电压电平VT0的第三单元晶体管沟道区6c的阈值电压下降两个级别成为作为第二最高阀值电压电平的第三阈值电压电平VT2。而具有作为第二最低阈值电压电平的第二阈值电压电平VT1的第四单元晶体管沟道区6d的阈值电压电平上升两个级别达到作为最高阈值电压电平的第四阈值电压电平VT3。同时，具有作为最低阈值电压电平第一阈值电压电平VT0的第一单元晶体管沟道区6a的阈值电压电平不变，同时具有作为第三最低阈值电压电平的第二阀值电压电平VT1的第二单元晶体管沟道区6b的阈值电压电平不变。同时作为第二编码离子植入的结果，第一单元晶体管沟道区6a具有作为最低阈值电压电平的第一阈值电压电平VT0。第二单元晶体管沟道区6b具有作为第二最低阈值电压电平的第二阈值电压电平VT1。第三单元晶体管沟道区6c具有作为第二最高阈值电压电平的第三阈值电压电平VT2。第四单元晶体管沟道区6d具有作为最高阈值电压电平的第四阈值电压电平VT3。
参考图14G，去除用过的第三光刻胶图形8，通过综合进行上述的两编码离子植入的程序，例如第一和第二编码离子植入程序，可以将四个不同的阈值电压电平，例如第一、第二、第三和第四阈值电压电平VT0、VT1、VT2及VT3设定给定第一、第二、第三和第四单元晶体管沟道区6a、6b、6c和6d，从而第一单元晶体管沟道区6a具有作为最低阈值电压电平的第一阈值电压电平VT0，第二单元晶体管沟道区6b具有作为第二最低阈值电压电平的第二阈值电压电平VT1，第三单元晶体管沟道区6c具有作为第二最高阈值电压电平的第三阈值电压电平VT2，第四单元晶体管沟道区6d具有作为最高阈值电压电平的第四阈值电压电平VT3。通过与上述本发明进行对比，如上所述对于传统方法需进行三次或更多编码离子植入过程。而上述的新方法可以减少对第一、第二、第三和第四单元晶体管沟道区6a、6b、6c和6d设定四个不同阈值电压电平(第一、第二、第三和第四阈值电压电平VT0、VT1、VT2及VT3)的所需离子植入程序的次数。所需离子植入程序次数的减少可以缩短工时。
此外，很重要是通过植入比硼重的磷和二氟化硼进行第一和第二编码离子植入过程。比硼杂质重的磷杂质和二氟化硼杂质与硼杂质相比，通过在后续的产生过程中，通过进行热处理，可以抑制第一、第二、第三和第四单元晶体管沟道区6a、6b、6c及6d中的过度的杂质热扩散。通过热处理所造成的抑制过度热扩散的结果会避免单元晶体管沟道区6a、6b、6c及6d的阈值电压电平的实质性的变化。
图15为用于设定多值可编程只读存储器的多个不同的阈值电压电平的第一和第二编码离子植入单元晶体管沟道区的阈值电压电平的变化的示意图，通过进行硼的离子植入而将所有的单元晶体管沟道区6a、6b、6c及6d设定为统一的阈值电压电平(如第二阈值电压电平VT1)。然后以第一种剂量对第一和第三单元晶体管沟道区6a和6c进行第一程序的磷的离子植入，从而第一和第三单元晶体管沟道区6a和6c的第二阈值电压电平VT1下降一个级别成为第一阈值电压电平VT0，而第二和第四单元晶体管沟道区6b和6d的第二阈值电压电平VT1保持不变。随后，以第二种剂量对第三和第四单元晶体管沟道区6c和6d第二程序的二氟化硼的离子植入，从而第三单元晶体管沟道区6c的的第一阈值电压电平VT1上升两个级别成为第三阈值电压电平VT2，而第四单元晶体管沟道区6d的第二阈值电压电平VT1同样上升两个级别成为第四阈值电压电平VT3。同时，第一单元晶体管沟道区6a的第一阈值电压电平VT0及第二单元晶体管沟道区6b的第二阈值电压电平VT1保持不变。作为第二编码离子植入的结果，第一单元晶体管沟道区6a具有作为最低阈值电压电平的第一阈值电压电平VT0。第二单元晶体管沟道区6b具有作为第二最低阈值电压电平的第二阈值电压电平VT1。第三单元晶体管沟道区6c具有作为第二最高阈值电压电平的第三阈值电压电平VT2。第四单元晶体管沟道区6d具有作为最高阈值电压电平的第四阈值电压电平VT3。第一和第二编码离子植入的剂量的差别减少了设置4个不同的阈值电压电平的所需步骤的数目。第七实施例
下面参考图16A到16F对本发明的第七实施例进行描述，它们示出了对多值可编程只读存储器的单元晶体管沟道区设置多个不同阈值电压电平的新方法的序列步骤局部局部截面示意图。在此实施例中，通过综合应用对硅基片上的P-槽区中的离子植入的各程序，可对多值可编程只读存储器的单元晶体管沟道区设定四个不同的阈值电压电平。可根据用户的数据要求通过对四值可编程只读存储器的各个单元晶体管沟道区的第一和第二编码离子植入过程设定四个不同的阈值电压电平(如第一、第二、第三及第四阈值电压电平VT0、VT1、VT2及VT3)。第一阈值电压电平VT0为最低阈值电压电平。第二阈值电压电平VT1为第二最低阈值电压电平。第三阈值电压电平VT2为第二最高阈值电压电平。第四阈值电压电平VT3为最高阈值电压电平。
参考图16A，在硅基片上形成P-槽区1。在硅基片上的P-槽区1上选择形成场氧化膜以限定出由场氧化膜包围的有源区。在P-槽区1的有源区上形成了栅氧化膜2。此外，栅电极形成在栅氧化膜2的表面上形成栅电极，从而栅电极以固定的间隔排布，其中在图中只示出了四个栅电极(第一到第四栅电极3a、3b、3c和3d)。
参考图16C，通过用光刻胶图形及栅电极3a、3b、3c和3d作为掩膜对P-槽区的上部区域进行硼的离子植入，从而在P-槽区1的上部区域中形成P-型隔离区5a、5b、5c、5d及5e并位于栅电极3a、3b、3c和3d间的孔隙下面。这种硼的离子植入是以大约1×1013/cm-2的剂量在20KeV的能量下进行的。所形成P-型隔离区5a、5b、5c和5d及5e限定出第一到第四单元晶体管的沟道区6a、6b、6c、及6d，第一单元晶体管的沟道区6a被限定在第一和第二P-型隔离区5a和5b之间且也位于第一栅电极3a的下面。第二单元晶体管沟道区6b被限定在第二和第三P-型隔离区5b和5c之间并同样位于第二栅电极3b下面。第三单元晶体管沟道区6c被限定在第三和第四P-型隔离区5c和5d之间并也位于第三栅电极3c下面。第四单元晶体管沟道区6d被限定在第四和第五P-型隔离区5d和5e之间并位于第四栅电极3d下面。
参考图16D，通过用上述光刻胶图形4作为掩膜进行硼的离子植入，从而，硼原子穿过栅氧化膜2和第一到第四栅电极3a、3b、3c和3d从而不仅被植入P-型隔离区5a、5b、5c、5d及5e还被植入位于第一到第四栅电极3a、3b、3c和3d下面的第一到第四单元晶体管沟道区6a、6b、6c和6d。通过确定离子植入能量从而硼原子穿过第一到第四栅电极3a、3b、3c和3d和栅氧化膜2，从而硼原子被植入位于第一到第四栅电极3a、3b、3c和3d下面的第一到第四单元晶体管沟道区6a、6b、6c和6d。通过调节上述离子植入的剂量从而上述第一到第四单元晶体管沟道区6a、6b、6c和6d具有一致的阈值电压电平，例如第二最低阈值电压电平的第二阈值电压电平VT0。
参考图16E，在硅基片上面形成第二光刻胶图形7之前去除用过的第一光刻胶图形4。第二光刻胶图形7具有两个开孔，它们分别位于第一栅电极3a和第三栅电极3c上面，从而通过第二光刻胶图形7的两个开孔可以看到第一和第三栅电极3a和3b，而第二和第四栅电极3b和3d以及栅氧化膜2和场氧化膜被第二光刻胶图形7盖住。通过用第二光刻胶图形7作为掩膜在4.0×1012/cm-2到5.0×1012/cm-2的剂量范围内用360KeV的能量进行第一编码的磷的离子植入，从而磷原子穿过第一和第三栅电极3a和3c及栅氧化膜2并被植入位于通过第二光刻胶图形7的开孔可以看到的第一和第三栅电极3a和3c下面的第一和第三单元晶体管沟道区6a和6c中。从而具有作为最低阈值电压电平VT0的第一和第三单元晶体管沟道区6a和6c的阈值电压电平上升一个级别达到作为第二最低阈值电压电平的第二阈值电压电平VT1，而具有作为最低阈值电压电平的第一阈值电压电平VT0的第二和第四单元晶体管沟道区6b和6d的阈值电压电平保持不变。作为第一编码离子植入的结果，第一和第三单元晶体管沟道区6a和6c具有作为第二最低阈值电压电平的第二阈值电压电平VT1。第二和第四单元晶体管沟道区6b和6d具有作为最低值电压电平的第一阈值电压电平VT0。
参考图16F，在硅基片上形成第三光刻胶图形8前去掉用过的第二光刻胶图形7。第三光刻胶图形8具有两个开孔，它们分别位于第一栅电极3a和第二栅电极3b的上面，从而通过第三光刻胶图形8的两个开孔可以看到第一和第二栅电极3a和3b，而第三和第四栅电极3c和3d以及栅氧化膜2和场氧化膜被第三光刻胶图形8盖住。通过用第三光刻胶图形8作为掩膜在9×1012/cm-2到1.0×1013/cm-2的剂量范围内用360KeV的能量进行二氟化硼第二编码的离子植入，从而二氟化硼分子穿过第一和第二栅电极3a和3b及栅氧化膜2并被离子植入位于通过光刻胶图形8的开孔可以看到的第一和第二栅电极3a和3b下面的第一和第二单元晶体管的沟道区6a和6b，从而具有作为第二最低阈值电压电平的第二阈值电压电平VT1的第一单元晶体管沟道区6a的阈值电压上升两个级别成为作为最高阀值电压电平的第四阈值电压电平VT3。而具有作为最低阈值电压电平的第一阈值电压电平VT0的第二单元晶体管沟道区6b的阈值电压电平上升两个级别达到作为第二最高阈值电压电平的第三阈值电压电平VT2。同时，具有作为第二最低阈值电压电平第二阈值电压电平VT1的第三单元晶体管沟道区6c的阈值电压电平不变，同时具有作为最低阈值电压电平的第一阀值电压电平VT0的第四单元晶体管沟道区6d的阈值电压电平不变。同时作为第二编码离子植入的结果，第一单元晶体管沟道区6a具有作为最高阈值电压电平的第四阈值电压电平VT3。第二单元晶体管沟道区6b具有作为第二最高阈值电压电平的第三阈值电压电平VT2。第三单元晶体管沟道区6c具有作为第二最低阈值电压电平的第二阈值电压电平VT1。第四单元晶体管沟道区6d具有作为最低阈值电压电平的第一阈值电压电平VT0。
参考图16G，去除用过的第三光刻胶图形8，通过综合进行上述的两编码离子植入的程序，例如第一和第二编码离子植入程序，可以将四个不同的阈值电压电平，例如第一、第二、第三和第四阈值电压电平VT0、VT1、VT2及VT3设定给第一、第二、第三和第四单元晶体管沟道区6a、6b、6c和6d，从而第一单元晶体管沟道区6a具有作为最高阈值电压电平的第四阈值电压电平VT3，第二单元晶体管沟道区6b具有作为第二最高阈值电压电平的第三阈值电压电平VT2，第三单元晶体管沟道区6c具有作为第二最低阈值电压电平的第二阈值电压电平VT1，第四单元晶体管沟道区6d具有作为最低阈值电压电平的第一阈值电压电平VT0。通过与上述本发明进行对比，如上所述对于传统方法需进行三次或更多次数的离子植入过程。而上述的新方法可以减少对第一、第二、第三和第四单元晶体管沟道区6a、6b、6c和6d设定四个不同阈值电压电平(第一、第二、第三和第四阈值电压电平VT0、VT1、VT2及VT3)的所需离子植入程序的次数。所需离子植入程序次数的减少可以缩短工时。
此外，很重要是通过植入比硼重的二氟化硼进行第一和第二编码离子植入过程。与硼杂质相比，比硼杂质重的二氟化硼杂质，可以抑制第一、第二、第三和第四单元晶体管沟道区6a、6b、6c及6d中在后续的制造过程中，进行热处理产生的过度的杂质热扩散。抑制过度热扩散的结果会避免单元晶体管沟道区6a、6b、6c及6d的阈值电压电平的实质性的变化。
图17为因进行设定多值可编程只读存储器的多个不同的阈值电压电平的第一和第二编码离子植入，单元晶体管沟道区的阈值电压电平发生的变化的示意图，通过进行硼的离子植入而将所有的单元晶体管沟道区6a、6b、6c及6d设定为统一的阈值电压电平(如第一阈值电压电平VT0)。然后以第一种剂量对第一和第三单元晶体管沟道区6a和6c的第一程序的二氟化硼离子植入，从而第一和第三单元晶体管沟道区6a和6c的第一阈值电压电平VT0上升一个级别成为第二阈值电压电平VT1，而第二和第四单元晶体管沟道区6b和6d的第一阈值电压电平VT0保持不变。随后，以第二种剂量进行对第一和第二单元晶体管沟道区6a和6b进行二氟化硼的第二编码离子植入从而第一单元晶体管沟道区6a的第二阈值电压电平VT1上升两个级别成为第四阈值电压电平VT3，而第二单元晶体管沟道区6b的第一阈值电压电平VT0同样上升两个级别成为第三阈值电压电平VT2。同时，第三单元晶体管沟道区6c的第二阈值电压电平VT1及第四单元晶体管沟道区6d的第一阈值电压电平VT0保持不变。作为第二编码离子植入的结果，第一单元晶体管沟道区6a具有作为最高阈值电压电平的第四阈值电压电平VT3。第二单元晶体管沟道区6b具有作为第二最高阈值电压电平的第三阈值电压电平VT2。第三单元晶体管沟道区6c具有作为第二最低阈值电压电平的第二阈值电压电平VT1。第四单元晶体管沟道区6d具有作为最低阈值电压电平的第一阈值电压电平VT0。第四单元晶体管沟道区6d具有作为最低阈值电压电平的第一阈值电压电平VT0。第八实施例
下面参考图18A到18F详细描述本发明的第8实施例，图18A到18F为对多值可编程只读存储器的单元晶体管沟道区设置多个不同阈值电压电平的新方法的序列步骤局部局部截面示意图。在此实施例中，通过综合进行对硅基片上的P-槽区中的离子植入的各程序，设定多值可编程只读存储器的单元晶体管沟道区的四个不同的阈值电压电平。并根据用户的数据要求通过第一和第二编码离子植入程序对四值可编程只读存储器的各单元晶体管沟道区的离子植入设定四个不同的阈值电压电平(如第一、第二、第三及第四阈值电压电平VT0、VT1、VT2及VT3)。第一阈值电压电平VT0为最低阈值电压电平，第二阈值电压电平VT1为第二最低阈值电压电平，第三阈值电压电平VT2为第二最高阈值电压电平，第四阈值电压电平VT3为最高阈值电压电平。
参考图18A，在硅基片上形成P-槽区1。在硅基片上的P-槽区1上选择性地形成场氧化膜以限定出由场氧化膜包围的有源区。栅氧化膜2形成在P-槽区1的有源区上。此外，栅电极形成在栅氧化膜2的表面上，从而栅电极以固定的间隔排布，其中在图中只示出了四个栅电极(第一到第四栅电极3a、3b、3c和3d)。
参考图18B，为后续的光刻过程，在硅基片的整个表面上提供光刻胶以在场氧化膜上形成光刻胶图形4，从而光刻胶图形在有源区或栅电极3a、3b、3c和3d上具有开孔。
参考图18C，通过用光刻胶图形及栅电极3a、3b、3c和3d作为掩膜对P-槽1区的上部区域进行硼的离子植入，从而在P-槽区1的上部区域中形成P-型隔离区5a、5b、5c、5d及5e并位于栅电极3a、3b、3c和3d间的孔隙下面。这种硼的离子植入是以大约1×1013/cm-2剂量在20KeV的能量下进行的。所形成的P-型隔离区5a、5b、5c和5d及5e限定出第一到第四单元晶体管的沟道区6a、6b、6c、及6d，第一单元晶体管的沟道区6a被限定在第一和第二P-型隔离区5a和5b之间且也位于第一栅电极3a的下面。第二单元晶体管沟道区6b被限定在第二和第三P-型隔离区5b和5c之间并同样位于第二栅电极3b下面。第三单元晶体管沟道区6c被限定在第三和第四P-型隔离区5c和5d之间并也位于第三栅电极3c下面。第四单元晶体管沟道区6d被限定在第四和第五P-型隔离区5d和5e之间并位于第四栅电极3d下面。
参考图18D，通过用上述光刻胶图形4作为掩膜进行硼的离子植入，从而，硼原子穿过栅氧化膜2和第一到第四栅电极3a、3b、3c和3d且不仅被植入P-型隔离区5a、5b、5c、5d及5e还被植入位于第一到第四栅电极3a、3b、3c和3d下面的第一到第四单元晶体管沟道区6a、6b、6c和6d。通过确定离子植入能量而使硼原子穿过第一到第四栅电极3a、3b、3c和3d和栅氧化膜2，从而硼原子被植入位于第一到第四栅电极3a、3b、3c和3d下面的第一到第四单元晶体管沟道区6a、6b、6c和6d。通过调节上述离子植入的剂量而使上述第一到第四单元晶体管沟道区6a、6b、6c和6d具有一致的阈值电压电平，例如作为最低阈值电压电平的第一阈值电压电平VT0。
参考图18E，在硅基片上面形成第二光刻胶图形7之前去除用过的第一光刻胶图形4。第二光刻胶图形7具有两个开孔，它们分别位于第一栅电极3a和第二栅电极3b上面，从而通过第二光刻胶图形7的两个开孔可以看到第一和第二栅电极3a和3b，而第三和第四栅电极3c和3d以及栅氧化膜2和场氧化膜被第二光刻胶图形7盖住。通过用第二光刻胶图形7作为掩膜在9.0×1012/cm-2到1.0×1013/cm-2的剂量范围内用360KeV的能量进行二氟化硼的第一编码的离子植入，从而二氟化硼分子穿过第一和第二栅电极3a和3b及栅氧化膜2并被植入位于通过第二光刻胶图形7的开孔可以看到的第一和第二栅电极3a和3b下面的第一和第二单元晶体管沟道区6a和6b中。从而具有作为最低阈值电压电平VT0的第一和第二单元晶体管沟道区6a和6b的阈值电压电平上升两个级别达到作为第二高阈值电压电平的第三阈值电压电平的VT2，而具有作为最低阈值电压电平的第一阈值电压电平VT0的第三和第四单元晶体管沟道区6c和6d的阈值电压电平保持不变。作为第一编码离子植入的结果，第一和第二单元晶体管沟道区6a和6b具有作为第三最高阈值电压电平的第三阈值电压电平VT2。第三和第四单元晶体管沟道区6c和6d具有作为最低阀值电压电平的第一阈值电压电平VT0。
参考图18F，在硅基片上形成第三光刻胶图形8前去掉用过的第二光刻胶图形7。第三光刻胶图形8具有两个开孔，它们分别位于第一栅电极3a和第三栅电极3c的上面，从而通过第三光刻胶图形8的两个开孔可以看到第一和第三四栅电极3a和3c，而第二和第四栅电极3b和3d以及栅氧化膜2和场氧化膜被第三光刻胶图形8盖住。通过用第三光刻胶图形8作为掩膜在4.0×1012/cm-2到5.0×1012/cm-2的剂量范围内用360KeV的能量进行二氟化硼的第二编码离子植入，从而二氟化硼分子穿过第一和第三栅电极3a和3c及栅氧化膜2并被离子植入位于通过光刻胶图形8的开孔可以看到的第一和第三栅电极3a和3c下面的第一和第三单元晶体管的沟道区6a和6c，从而具有作为第二最高阈值电压电平的第三阈值电压电平VT2的第一单元晶体管沟道区6a的阈值电压上升一个级别成为作为最高阀值电压电平的第四阈值电压电平VT3。而具有作为最低阈值电压电平的第一阈值电压电平VT0的第三单元晶体管沟道区6c的阈值电压电平上升一个级别达到作为第二最低阈值电压电平的第二阈值电压电平VT1。同时，具有作为第二最高阈值电压电平第一阈值电压电平VT2的第二单元晶体管沟道区6b的阈值电压电平不变，同时具有作为最低阈值电压电平的第一阀值电压电平VT0的第四单元晶体管沟道区6d的阈值电压电平不变。同时作为第二编码离子植入的结果，第一单元晶体管沟道区6a具有作为最高阈值电压电平的第四阈值电压电平VT3。第二单元晶体管沟道区6b具有作为第二最高阈值电压电平的第三阈值电压电平VT2。第三单元晶体管沟道区6c具有作为第二最低阈值电压电平的第二阈值电压电平VT1。第四单元晶体管沟道区6d具有作为最低阈值电压电平的第一阈值电压电平VT0。
参考图18G，去除用过的第三光刻胶图形8，通过进行综合上述的两编码离子植入的程序，例如第一和第二编码离子植入程序，可以将四个不同的阈值电压电平，例如第四、第三、第二和第一阈值电压电平VT3、VT2、VT1及VT0及VT0设扫给第一、第二、第三和第四单元晶体管沟道区6a、6b、6c和6d，从而第一单元晶体管沟道区6a具有作为最高阈值电压电平的第四阈值电压电平VT3，第二单元晶体管沟道区6b具有作为第二最高阈值电压电平的第三阈值电压电平VT2，第三单元晶体管沟道区6c具有作为第二最低阈值电压电平的第二阈值电压电平VT1，第四单元晶体管沟道区6d具有作为最低阈值电压电平的第一阈值电压电平VT0。通过与上述本发明进行对比，如上所述对于传统方法需进行进行三次或更多次数的离子植入过程。而上述的新方法可以减少对第一、第二、第三和第四单元晶体管沟道区6a、6b、6c和6d设定四个不同阈值电压电平(第四、第三、第二和第一阈值电压电平VT3、VT2、VT1及VT0)的所需离子植入程序的次数。所需离子植入程序次数的减少可以缩短工时。
此外，很重要是通过植入比硼重的二氟化硼进行第一和第二编码离子植入过程。与硼杂质相比，比硼杂质重二氟化硼杂质，可以抑制第一、第二、第三和第四单元晶体管沟道区6a、6b、6c及6d中由在后续制造过程中进行的热处理产生的过度的杂质热扩散。抑制过度热扩散的结果会避免单元晶体管沟道区6a、6b、6c及6d的阈值电压电平的实质性的变化。
图19为因进行用于设定多值可编程只读存储器的多个不同的阈值电压电平的第一和第二编码离子植入，单元晶体管沟道区的阈值电压电平的变化的示意图，通过进行硼的离子植入而将所有的单元晶体管沟道区6a、6b、6c及6d设定为统一的阈值电压电平(如第一阈值电压电平VT0)。然后以第二种剂量对第一和第二单元晶体管沟道区6a和6c的二氟化硼的第一编码离子植入，从而第一和第二单元晶体管沟道区6a和6b的第二阈值电压电平VT0上升两个级别成为第三阈值电压电平VT2，而第三和第四单元晶体管沟道区6c和6d的第一阈值电压电平VT0保持不变。随后，以第一种剂量进行对第一和第三单元晶体管沟道区6a和6c的二氟化硼的第二编码离子植入，从而第一单元晶体管沟道区6a的第三阈值电压电平VT1上升一个级别成为第四阈值电压电平VT3，而第三单元晶体管沟道区6c的第一阈值电压电平VT0同样上升一个级别成为第二阈值电压电平VT1。同时，第二单元晶体管沟道区6b的第三阈值电压电平VT2及第四单元晶体管沟道区6d的第一阈值电压电平VT0保持不变。作为第二编码离子植入的结果，第一单元晶体管沟道区6a具有作为最高阈值电压电平的第四阈值电压电平VT3。第二单元晶体管沟道区6b具有作为第二最高阈值电压电平的第三阈值电压电平VT2。第三单元晶体管沟道区6c具有作为第二最低阈值电压电平的第二阈值电压电平VT1。第四单元晶体管沟道区6d具有作为最低阈值电压电平的第一阈值电压电平VT0。第九实施例
下面参考图20A到20F详细描述本发明的第九实施例，图20A到20F为对多值可编程只读存储器的单元晶体管沟道区设置多个不同阈值电压电平的新方法的序列步骤局部截面示意图。在此实施例中，通过综合进行对硅基片上的P-槽区中的离子植入的各程序，设定多值可编程只读存储器的单元晶体管沟道区的四个不同的阈值电压电平。并根据用户的数据要求通过第一和第二的离子植入程序对四值可编程只读存储器的各单元晶体管沟道区的离子植入设定四个不同的阈值电压电平(如第一、第二、第三及第四阈值电压电平VT0、VT1、VT2及VT3)。第一阈值电压电平VT0为最低阈值电压电平。第二阈值电压电平VT1为第二最低阈值电压电平。第三阈值电压电平VT2为第二最高阈值电压电平。第四阈值电压电平VT3为最高阈值电压电平。
参考图20A，在硅基片上形成P-槽区1。在硅基片上的P-槽区1上选择性地形成场氧化膜以限定出由场氧化膜包围的有源区。栅氧化膜2形成在P-槽区1的有源区上。此外，栅电极形成在栅氧化膜2的表面上，从而栅电极以固定的间隔排布，其中在图中只示出了四个栅电极(第一到第四栅电极3a、3b、3c和3d)。
参考图20B，为后续的光刻过程，在硅基片的整个表面上提供光刻胶以在场氧化膜上形成光刻胶图形4，从而光刻胶图形在有源区或栅电极3a、3b、3c和3d上具有开孔。
参考图20C，通过用光刻胶图形及栅电极3a、3b、3c和3d作为掩膜对P-槽区的上部区域进行硼的离子植入，从而在P-槽区1的上部区域中形成P-型隔离区5a、5b、5c、5d及5e并位于栅电极3a、3b、3c和3d间的孔隙下面。这种硼的离子植入是以大约1×1013/cm-2的剂量在20KeV的能量下进行的。所形成的P-型隔离区5a、5b、5c和5d及5e限定出第一到第四单元晶体管的沟道区6a、6b、6c、及6d。第一单元晶体管的沟道区6a被限定在第一和第二P-型隔离区5a和5b之间且也位于第一栅电极3a的下面。第二单元晶体管沟道区6b被限定在第二和第三P-型隔离区5b和5c之间并同样位于第二栅电极3b下面。第三单元晶体管沟道区6c被限定在第三和第四P-型隔离区5c和5d之间并也位于第三栅电极3c下面。第四单元晶体管沟道区6d被限定在第四和第五P-型隔离区5d和5e之间并位于第四栅电极3d下面。
参考图20D，通过用上述光刻胶图形4作为掩膜进行磷的离子植入，从而，磷原子穿过栅氧化膜2和第一到第四栅电极3a、3b、3c和3d从而不仅被植入P-型隔离区5a、5b、5c、5d及5e还被植入第一到第四栅电极3a、3b、3c和3d下面的第一到第四单元晶体管沟道区6a、6b、6c和6d。通过确定离子植入能量而使磷原子穿过第一到第四栅电极3a、3b、3c和3d和栅氧化膜2，从而磷原子被植入位于第一到第四栅电极3a、3b、3c和3d下面的第一到第四单元晶体管沟道区6a、6b、6c和6d。通过调节上述离子植入的剂量而使上述第一到第四单元晶体管沟道区6a、6b、6c和6d具有一致的阈值电压电平，例如作为最高阈值电压电平的第四阈值电压电平VT3。
参考图20E，在硅基片上面形成第二光刻胶图形7之前去除用过的第一光刻胶图形4。第二光刻胶图形7具有两个开孔，它们分别位于第一栅电极3a和第三栅电极3c上面，从而通过第二光刻胶图形7的两个开孔可以看到第一和第三栅电极3a和3c，而第二和第四栅电极3b和3d以及栅氧化膜2和场氧化膜被第二光刻胶图形7盖住。通过用第二光刻胶图形7作为掩膜在4.0×1012/cm-2到5.0×1012/cm-2的剂量范围内用360KeV的能量进行砷的第一编码离子植入，而使砷原子穿过第一和第三栅电极3a和3c及栅氧化膜2并被植入位于通过第二光刻胶图形7的开孔可以看到的第一和第三栅电极3a和3c下面的第一和第三单元晶体管沟道区6a和6c中。从而具有作为最高阈值电压电平VT3的第一和第三单元晶体管沟道区6a和6c的阈值电压电平下降一个级别达到作为第二最高阈值电压电平的第三阈值电压电平VT2，而具有作为最高阈值电压电平的第四阈值电压电平VT3的第二和第四单元晶体管沟道区6b和6d的阈值电压电平保持不变。作为第一编码离子植入的结果，第一和第三单元晶体管沟道区6a和6c具有作为第二最高阈值电压电平的第三阈值电压电平VT2。第二和第四单元晶体管沟道区6b和6d具有作为最高阀值电压电平的第四阈值电压电平VT3。
参考图20F，在硅基片上形成第三光刻胶图形8前去掉用过的第二光刻胶图形7。第三光刻胶图形8具有两个开孔，它们分别位于第一栅电极3a和第二栅电极3b的上面，从而通过第三光刻胶图形8的两个开孔可以看到第一和第二栅电极3a和3b，而第三和第四栅电极3c和3d以及栅氧化膜2和场氧化膜被第三光刻胶图形8盖住。通过用第三光刻胶图形8作为掩膜在9×1012/cm-2到1.0×1013/cm-2的剂量范围内用360KeV的能量进行砷的第二编码离子植入，从而砷原子穿过第一和第二栅电极3a和3b及栅氧化膜2并被离子植入位于通过光刻胶图形8的开孔可以看到的第一和第二栅电极3a和3b下面的第一和第二单元晶体管的沟道区6a和6b，从而具有作为第二最高阈值电压电平的第三阈值电压电平VT2的第一单元晶体管沟道区6a的阈值电压下降两个级别成为作为最低阀值电压电平的第一阈值电压电平VT0。而具有作为最高阈值电压电平的第四阈值电压电平VT3的第二单元晶体管沟道区6b的阈值电压电平下降两个级别达到作为第二最低阈值电压电平的第二阈值电压电平VT1。同时，具有作为第二最高阈值电压电平第三阈值电压电平VT2的第三单元晶体管沟道区6c的阈值电压电平不变，同时具有作为最高阈值电压电平的第四阀值电压电平VT3的第四单元晶体管沟道区6d的阈值电压电平不变。同时作为第二编码离子植入的结果，第一单元晶体管沟道区6a具有作为最低阈值电压电平的第一阈值电压电平VT0。第二单元晶体管沟道区6b具有作为第二最低阈值电压电平的第二阈值电压电平VT1。第三单元晶体管沟道区6c具有作为第二最高阈值电压电平的第三阈值电压电平VT2。第四单元晶体管沟道区6d具有作为最高阈值电压电平的第四阈值电压电平VT3。
参考图20G，去除用过的第三光刻胶图形8，通过综合进行上述的两编码离子植入的程序，例如第一和第二编码离子值程序，可以将四个不同的阈值电压电平，例如第一、第二、第三和第四阈值电压电平VT0、VT1、VT2及VT3设定给第一、第二、第三和第四单元晶体管沟道区6a、6b、6c和6d，从而第一单元晶体管沟道区6a具有作为最低阈值电压电平的第一阈值电压电平VT0，第二单元晶体管沟道区6b具有作为第二最低阈值电压电平的第二阈值电压电平VT1，第三单元晶体管沟道区6c具有作为第二最高阈值电压电平的第三阈值电压电平VT2，第四单元晶体管沟道区6d具有作为最高阈值电压电平的第四阈值电压电平VT3。通过与上述本发明进行对比，如上所述传统方法中需进行三次或更多次数的离子植入过程。而上述的新方法可以减少对第一、第二、第三和第四单元晶体管沟道区6a、6b、6c和6d设定四个不同阈值电压电平(第一、第二、第三和第四阈值电压电平VT0、VT1、VT2及VT3)的所需离子植入程序的次数。所需离子植入程序次数的减少可以缩短工时。
此外，很重要是通过植入比硼重的砷进行第一和第二编码离子植入过程。和硼杂质相比，比硼杂质重的砷杂质可以抑制第一、第二、第三和第四单元晶体管沟道区6a、6b、6c及6d中由在后续的制造过程中进行的热处理产生的过度的杂质热扩散。抑制过度热扩散的结果会避免单元晶体管沟道区6a、6b、6c及6d的阈值电压电平的实质性的变化。
图21为因进行用于设定多值可编程只读存储器的多个不同的阈值电压电平的第一和第二编码离子植入，单元晶体管沟道区的阈值电压电平的变化的示意图，通过进行砷的离子植入而将所有的单元晶体管沟道区6a、6b、6c及6d设定为统一的阈值电压电平(如第四阈值电压电平VT3)。然后以第一种剂量对第一和第三单元晶体管沟道区6a和6c进行砷的第一编码离子植入，从而第一和第三单元晶体管沟道区6a和6c的第四阈值电压电平VT3下降一个级别成为第三阈值电压电平VT2，而第二和第四单元晶体管沟道区6b和6d的第四阈值电压电平VT3他保持不变。随后，以第二种剂量进行对第一和第二单元晶体管沟道区6a和6b的砷原子的第二编码的植入从而第一单元晶体管沟道区6a的第三阈值电压电平VT2下降两个级别成为第一阈值电压电平VT0，而第二单元晶体管沟道区6b的第四阈值电压电平VT3同样下降两个级别成为第二阈值电压电平VT1。同时，第三单元晶体管沟道区6c的第三阈值电压电平VT2及第四单元晶体管沟道区6d的第四阈值电压电平VT3保持不变。作为第二编码离子植入的结果，第一单元晶体管沟道区6a具有作为最低阈值电压电平的第一阈值电压电平VT0。第二单元晶体管沟道区6b具有作为第二最低阈值电压电平的第二阈值电压电平VT1。第三单元晶体管沟道区6c具有作为第二最高阈值电压电平的第三阈值电压电平VT2。第四单元晶体管沟道区6d具有作为最高阈值电压电平的第二阈值电压电平VT3。第一和第二编码离子植入的剂量的差别减少了设置4个不同的阈值电压电平的所需步骤的数目。第十实施例
下面参考图22A到22F详细描述本发明的第十实施例，图22A到22F为对多值可编程只读存储器的单元晶体管沟道区设置多个不同阈值电压电平的新方法的序列步骤局部截面示意图。在此实施例中，通过综合进行对硅基片上的P一槽区中的离子植入的各程序，设定多值可编程只读存储器的单元晶体管沟道区的四个不同的阈值电压电平。并根据用户的数据要求通过第一和第二编码离子植入程序对四值可编程只读存储器的各单元晶体管沟道区的离子植入设定四个不同的阈值电压电平(如第一、第二、第三及第四单元晶体管沟道区VT0、VT1、VT2及VT3)。第一阈值电压电平VT0为最低阈值电压电平。第二阈值电压电平VT1为第二最低阈值电压电平。第三阈值电压电平VT2为第二最高阈值电压电平。第四阈值电压电平VT3为最高阈值电压电平。
参考图22A，在硅基片上形成P-槽区l。在硅基片上的P-槽区l上选择地形成场氧化膜以限定出由场氧化膜包围的有源区。栅氧化膜2形成在P-槽区l的有源区上。此外，栅电极形成在栅氧化膜2的表面上，从而栅电极以固定的间隔排布，其中在图中只示出了四个栅电极(第一到第四栅电极3a、3b、3c和3d)。
参考图22B，为后续的光刻过程，在硅基片的整个表面上提供光刻胶以在场氧化膜上形成光刻胶图形4，从而光刻胶图形在有源区或栅电极3a、3b、3c和3d上具有开孔。
参考图22C，通过用光刻胶图形及栅电极3a、3b、3c和3d作为掩膜对P-槽区的上部区域进行硼的离子植入，从而在P-槽区1的上部区域中形成P-型隔离区5a、5b、5c、5d及5e并位于栅电极3a、3b、3c和3d间的孔隙下面。这种硼的离子植入是以大约1×1013/cm-2的剂量在20KeV的能量下进行的。所形成的P-型隔离区5a、5b、5c和5d及5e限定出第一到第四单元晶体管的沟道区6a、6b、6c、及6d，第一单元晶体管的沟道区6a被限定在第一和第二P-型隔离区5a和5b之间且也位于第一栅电极3a的下面。第二单元晶体管沟道区6b被限定在第二和第三P-型隔离区5b和5c之间并同样位于第二栅电极3b下面。第三单元晶体管沟道区6c被限定在第三和第四P-型隔离区5c和5d之间并也位于第三栅电极3c下面。第四单元晶体管沟道区6d被限定在第四和第五P-型隔离区5d和5e之间并位于第四栅电极3d下面。
参考图22D，通过用上述光刻胶图形4作为掩膜进行磷的离子植入，从而，磷原子穿过栅氧化膜2和第一到第四栅电极3a、3b、3c和3d且不仅被植入P-型隔离区5a、5b、5c、5d及5e且被植入位于第一到第四栅电极3a、3b、3c和3d下面的第一到第四单元晶体管沟道区6a、6b、6c和6d。通过确定离子植入能量而使磷原子穿过第一到第四栅电极3a、3b、3c和3d和栅氧化膜2，从而磷原子被植入位于第一到第四栅电极3a、3b、3c和3d下面的第一到第四单元晶体管沟道区6a、6b、6c和6d。通过调节上述离子植入的剂量而使上述第一到第四单元晶体管沟道区6a、6b、6c和6d具有一致的阈值电压电平，例如作为最高阈值电压电平的第四阈值电压电平VT3。
参考图22E，在硅基片上面形成第二光刻胶图形7之前去除用过的第一光刻胶图形4。第二光刻胶图形7具有两个开孔，它们分别位于第一栅电极3a和第二栅电极3b上面，从而通过第二光刻胶图形7的两个开孔可以看到第一和第二栅电极3a和3b，而第三和第四栅电极3c和3d以及栅氧化膜2和场氧化膜被第二光刻胶图形7盖住。通过用第二光刻胶图形7作为掩膜在9.0×1012/cm-2到1.0×1013/cm-2的剂量范围内用360KeV的能量进行砷的第一编码离子植入，而使砷原子穿过第一和第二栅电极3a和3b及栅氧化膜2并被植入位于通过第二光刻胶图形7的开孔可以看到的第一和第二栅电极3a和3b下面的第一和第二单元晶体管沟道区6a和6b中。从而具有作为最高阈值电压电平的第四阈值电压电平VT3的第一和第二单元晶体管沟道区6a和6b的阈值电压电平下降两个级别达到作为第二最低阈值电压电平的第二阈值电压电平VT1，而具有作为最高阈值电压电平的第四阈值电压电平VT3的第三和第四单元晶体管沟道区6c和6d的阈值电压电平保持不变。作为第一编码离子植入的结果，第一和第二单元晶体管沟道区6a和6b具有作为第二最低阈值电压电平的第二阈值电压电平VT1。第三和第四单元晶体管沟道区6c和6d具有作为最高阀值电压电平的第四阈值电压电平VT3。
参考图22F，在硅基片上形成第三光刻胶图形8前去掉用过的第二光刻胶图形7。第三光刻胶图形8具有两个开孔，它们分别位于第一栅电极3a和第三栅电极3c的上面，从而通过第三光刻胶图形8的两个开孔可以看到第一和第三栅电极3a和3c，而第二和第四栅电极3b和3d以及栅氧化膜2和场氧化膜被第三光刻胶图形8盖住。通过用第三光刻胶图形8作为掩膜在4.0×1012/cm-2到5.0×1012/cm-2的剂量范围内用360KeV的能量进行砷的第二编码离子植入，而使砷原子穿过第一和第三栅电极3a和3c及栅氧化膜2并被离子植入位于通过光刻胶图形8的开孔可以看到的第一和第三栅电极3a和3c下面的第一和第三单元晶体管的沟道区6a和6c，从而具有作为第二最低阈值电压电平的第二阈值电压电平VT1的第一单元晶体管沟道区6a的阈值电压下降一个级别成为作为最低阀值电压电平的第一阈值电压电平VT0。而具有作为最高阈值电压电平的第四阈值电压电平VT3的第三单元晶体管沟道区6c的阈值电压电平下降一个级别达到作为第二最高阈值电压电平的第三阈值电压电平VT2。同时，具有作为第二最低阈值电压电平第二阈值电压电平VT1的第二单元晶体管沟道区6b的阈值电压电平不变，同时具有作为最高阈值电压电平的第四阀值电压电平VT3的第四单元晶体管沟道区6d的阈值电压电平不变。作为第二编码离子植入的结果，第一单元晶体管沟道区6a具有作为最低阈值电压电平的第一阈值电压电平VT0。第二单元晶体管沟道区6b具有作为第二最低阈值电压电平的第二阈值电压电平VT1。第三单元晶体管沟道区6c具有作为第二最高阈值电压电平的第三阈值电压电平VT2。第四单元晶体管沟道区6d具有作为最高阈值电压电平的第四阈值电压电平VT3。
参考图22G，去除用过的第三光刻胶图形8，通过综合进行上述的两编码离子植入的程序，例如第一和第二编码离子植入程序，可以将四个不同的阈值电压电平，例如第一、第二、第三和第四阈值电压电平VT0、VT1、VT2及VT3设定给第一、第二、第三和第四单元晶体管沟道区6a、6b、6c和6d，从而第一单元晶体管沟道区6a具有作为最低阈值电压电平的第一阈值电压电平VT0，第二单元晶体管沟道区6b具有作为第二最低阈值电压电平的第二阈值电压电平VT1，第三单元晶体管沟道区6c具有作为第二最高阈值电压电平的第三阈值电压电平VT2，第四单元晶体管沟道区6d具有作为最高阈值电压电平的第四阈值电压电平VT3。通过与上述本发明进行对比，如上所述传统方法需进行三次或更多次数程度的离子植入过程。而上述的新方法可以减少对第一、第二、第三和第四单元晶体管沟道区6a、6b、6c和6d设定四个不同阈值电压电平(第一、第二、第三和第四阈值电压电平VT0、VT1、VT2及VT3)的所需离子植入程序的次数。所需离子植入程序次数的减少可以缩短工时。
此外，很重要是通过植入比硼重的砷进行第一和第二编码离子植入过程。与硼杂质相比，比硼杂质重的砷杂质可以抑制第一、第二、第三和第四单元晶体管沟道区6a、6b、6c及6d中由在后续的制造过程中进行的热处理所产生的过度的杂质热扩散。抑制过度热扩散的结果会避免单元晶体管沟道区6a、6b、6c及6d的阈值电压电平的实质性的变化。
图23为因进行用于设定多值可编程只读存储器的多个不同的阈值电压电平的第一和第二编码离子植入，单元晶体管沟道区的阈值电压电平的变化的示意图，通过进行磷的离子植入而将所有的单元晶体管沟道区6a、6b、6c及6d设定为统一的阈值电压电平(如第四阈值电压电平VT3)。然后以第二种剂量对第一和第二单元晶体管沟道区6a和6b进行砷的第二编码离子植入，从而使第一和第二单元晶体管沟道区6a和6b的第四阈值电压电平VT3下降两个级别成为第二阈值电压电平VT1，而第三和第四单元晶体管沟道区6c和6d的第四阈值电压电平VT3保持不变。随后，以第一种剂量进行对第一和第三单元晶体管沟道区6a和6c的砷的第二编码离子植入从而第一单元晶体管沟道区6a的第二阈值电压电平VT1下降一个级别成为第一阈值电压电平VT0，而第三单元晶体管沟道区6c的第四阈值电压电平VT3同样下降一个级别成为第三阈值电压电平VT2。同时，第二单元晶体管沟道区6b的第二阈值电压电平VT1及第四单元晶体管沟道区6d的第四阈值电压电平VT3保持不变。作为第二编码离子植入的结果，第一单元晶体管沟道区6a具有作为最低阈值电压电平的第一阈值电压电平VT0。第二单元晶体管沟道区6b具有作为第二最低阈值电压电平的第二阈值电压电平VT1。第三单元晶体管沟道区6c具有作为第二最高阈值电压电平的第三阈值电压电平VT2。第四单元晶体管沟道区6d具有作为最高阈值电压电平的第二阈值电压电平VT3。第一和第二编码离子植入的剂量的差别减少了设置4个不同的阈值电压电平的所需步骤的数目。
对本领域的技术人员而言，本发明可以作各种改变，然而必须明确，本发明的各实施例的描述不是以限制本发明为目的，因此，本发明的范围以及实质仅由所附本发明的权利要求书进行限定。

Claims (51)

1、一种用于设定掩膜可编程半导体器件的多个单元晶体管沟道区的多个不同的阈值电压电平的方法，所述方法包含如下步骤：
进行第一编码选择离子植入，将第二种杂质掺入所述掺有第一杂质以具有第一阈值电压电平的多个单元区的至少第一个所选出的区域中，从而所述单元区中的至少第一选择区具有不同于所述第一阈值电压电平的第二阈值电压电平；
其特征在于所述第一编码选择离子植入的所述第二杂质比所述第一杂质重，从而抑制过度的热扩散以避免所述单元区的阈值电压电平的变化。
2、根据权利要求1所述的方法，其特征在于所述第二杂质与所述第一杂质具有相反的导电类型。
3、根据权利要求2所述的方法，其特征在于所述的第一杂质包含硼而所述第二杂质包含比硼重的n-型杂质。
4、根据权利要求3所述的方法，其特征在于所述第二杂质的所述n一型杂质包含从由P、As及Sb所组成的一组中选出的一种。
5、根据权利要求2所述的方法，其特征在于所述第一杂质包含n-型杂质而所述第二杂质包含比所述n-型杂质重的P-型杂质。
6、根据权利要求1所述的方法，其特征在于所述第二杂质与所述第一杂质具有相同的导电型。
7、根据权利要求6所述的方法，其特征在于所述第一和第二杂质为P-型，而所述第一杂质包含硼而所述第二杂质包含从由二氟化硼、镓及铟所组成的一组中选出的一种。
8、根据权利要求7所述的方法，其特征在于所述第一和第二杂质为n-型，而所述第一杂质包含磷且所述第二杂质包含从由砷和锑所组成的一组中选出的一种。
9、根据权利要求1所述的方法，其特征在于还包含如下步骤：
通过进行第二编码选择离子植入从而将第三杂质植入所述多个单元区的至少第二选择区中，从而所述单元区的所述至少第二选择区具有区别于所述第一和第二阈值电压电平的第三阈值电压电平；
所述第二编码选择离子植入的所述第三杂质比所述第一杂质重。
10、根据权利要求9所述的方法，其特征在于所述第三杂质与所述第一杂质的导电型相反。
11、根据权利要求10所述的方法，其特征在于所述第一杂质包含硼而所述第二杂质包含比硼重的n型杂质。
12、根据权利要求11所述的方法，其特征在于所述第三杂质的所述n-型杂质包含从由P、As及Sb所组成的一组中选出的一种。
13、根据权利要求10所述的方法，其特征在于所述第一杂质包含n-型杂质而所述第三杂质包含比所述n-型杂质重的P-型杂质。
14、根据权利要求9所述的方法，其特征在于所述第三杂质的导电型与所述第一杂质相同。
15、根据权利要求14所述的方法，其特征在于所述第一和第三杂质为P-型，且所述第一杂质包含硼，所述第三杂质包含从由二氟化硼、镓及铟所组成的一组中选出的一种。
16、根据权利要求15所述的方法，其特征在于所述第一和第三杂质为n-型，而所述第一杂质包含磷，且所述第三杂质包含从由砷和锑所组成的一组中选出的一种。
17、根据权利要求9所述的方法，其特征在于所述第二杂质的第一编码选择离子植入和所述第三杂质的所述第二编码选择离子植入是以彼此不同的剂量进行的。
18、根据权利要求17所述的方法，其特征在于所述单元区的所述至少第一选择区包含第一次选择的多个单元区，而所述单元区的所述至少第一选择区包含第二次选择的多个单元区，且其中所述的第一次选择的多个单元区部分覆盖所述第二次选择的多个单元区，从而至少一个属于所述第一选择和第二选择的多个单元区的重叠单元区被进行所述第一编码选择离子植入和随后的所述第二编码选择离子植入。
19、根据权利要求1所述的方法，其特征在于在以比所述第一杂质掺入所述全部单元区的能量高的离子植入能量下进行所述第一编码选择离子植入。
20、根据权利要求9所述的方法，其特征在于用与第一编码选择离子植入的能量相同的离子植入能量进行所述第二编码选择离子植入。
21、一种用于设定掩膜可编程半导体器件的多个单元晶体管沟道区的多个不同的阈值电压电平的方法，其特征在于所述方法包含如下步骤：
进行第一编码选择离子植入，将第二种杂质掺入所述掺有第一杂质以具有一个第一阈值电压电平的多个单元区的至少第一个所选出的区域中，从而使所述单元晶体管沟道区的至少第一次选择区具有不同于所述第一阈值电压电平的所述第二阈值电压电平；
进行第二编码选择离子植入，将第三杂质掺入所述多个单元晶体管沟道区的至少第二选择区中，从而所述单元晶体管沟道区的所述至少第二选择区具有不同于第一和第二阈值电压电平的第三阈值电压电平；
其中所述第一编码离子选择植入的所述第二杂质比所述第一杂质重，而所述第二编码选择离子植入的所述第三杂质也比所述第一杂质重，从而抑制过量的热扩散以避免所述单元晶体管沟道区的阈值电压电平的变化；及
其中至少所述第二和第三杂质的任一个具有与第一杂质相反的导电型。
22、根据权利要求21所述的方法，其特征在于所述第二和第三杂质的导电型都与所述第一杂质相反。
23、根据权利要求23所述的方法，其特征在于所述第一杂质包含硼，所述第二杂质和第三杂质的每一个都包含比硼重的n型杂质。
24、根据权利要求23所述的方法，其特征在于所述第二和第三个杂质中的每一个的n-型杂质包含从由P、As及Sb所组成的一组中选出的一种。
25、根据权利要求22所述的方法，其特征在于所述第一杂质包含n-型杂质，而所述第二和第三杂质中的每一个包含比所述n-型杂质重的P-型杂质。
26、根据权利要求25所述的方法，其特征在于所述第一杂质包含n-型杂质，而所述第二和第三杂质都包含比所述n-型杂质重的P-型杂质。
27、根据权利要求26所述的方法，其特征在于所述第一和第二杂质为P-型，而所述第一杂质包含硼，所述第二杂质包含从由二氟化硼、镓及铟所组成的一组中选出的一种。
28、根据权利要求27所述的方法，其特征在于所述第一和第二杂质为n-型，而所述第一杂质包含磷，且所述第二杂质包含从由砷和锑所组成的一组中选出的一种。
29、根据权利要求21所述的方法，其特征在于所述第二杂质和第三杂质具有彼此相反的导电型。
30、根据权利要求29所述的方法，其特征在于所述第一杂质包含硼，所述第二杂质包含比硼重的n-型杂质，所述第三杂质包含比硼重的P-型杂质。
31、根据权利要求30所述的方法，其特征在于所述第二杂质的所述n-型杂质从由P、As及Sb所组成的一组中选出的一种，所述第三杂质的所述P-型杂质包含从由二氟化硼、镓及铟所组成的一组中选出的一种。
32、根据权利要求29所述的方法，其特征在于所述第一杂质包含硼，所述第二杂质包含比硼重的P-型杂质，所述第三杂质包含比硼重的n-型杂质。
33、根据权利要求32所述的方法，其特征在于所述第三杂质的所述n-型杂质包含从由P、As及Sb所组成的一组中选出的一种。所述第二杂质的所述P-型杂质包含从由二氟化硼、镓及铟所组成的一组中选出的一种。
34、根据权利要求21所述的方法，其特征在于所述第二杂质的所述第一编码选择离子植入和所述第三杂质的所述第二编码选择离子植入是以彼此不同的剂量进行的。
35、根据权利要求34所述的方法，其特征在于所述单元晶体管沟道区的所述至少第一选择区包含第一次选择的多个单元晶体管沟道区，而所述单元晶体管沟道区的所述至少第一选择区包含第二次选择的多个单元晶体管的沟道区，其中所述第二次选择的多个单元晶体管沟道区部分覆盖所述第二次选择的多个单元晶体管沟道区，从而至少一个属于所述第一次选择和第二次选择的多个单元晶体管的沟道区的重叠的单元晶体管的沟道区被进行所述第一编码选择离子植入和随后的所述第二编码选择离子植入。
36．根据权利要求21所述的方法，其特征在于用比将第一杂质掺入所述全部单元晶体管的沟道区中的能量高的离子植入能量进行所述的第一程序和第二编码选择离子植入。
37．一种用于设定掩膜可编程半导体器件的形成于P-型硅区内的多个单元晶体管沟道区的多个不同的阈值电压电平的方法，其特征在于所述方法包含如下步骤：
进行第一编码选择离子植入，将第二种n-型杂质掺入所述多个掺第一杂质硼以具有一个第一阈值电压电平的单元区的至少第一个所选出的区域中，从而所述多个单元晶体管沟道区的所述至少第一选择区具有不用于所述第一阈值电压电平的第二阈值电压电平；
进行第二编码选择离子植入，将所述n-型的第三杂质掺入前述多个单元晶体管沟道区的至少第二选择区中，从而所述单元晶体管沟道区的所述至少第二选择区具有不同于第一和第二阈值电压电平的第三阈值电压电平；
其中所述第一编码选择离子植入的所述第二杂质比所述第一杂质重，而所述第二编码选择离子植入的所述第三杂质也比所述第一杂质重，从而抑制过量的热扩散以避免所述单元晶体管沟道区的阈值电压电平的变化。
38．根据权利要求37所述的方法，其特征在于所述第二和第三个杂质的每一个的n-型杂质包含从由P、As及Sb所组成的一组中选出的一种。
39．根据权利要求37所述的方法，其特征在于所述第二杂质的第一编码选择离子植入和所述第三杂质的所述第二编码选择离子植入是以彼此不同的剂量进行的。
40．根据权利要求39所述的方法，其特征在于所述单元晶体管沟道区的至少所述第一选择区包含第一次选择的多个单元区，而所述单元晶体管沟道区的至少第一选择区包含第二次选择的多个单元区，且其中所述的第一次选择的多个单元区部分覆盖所述第二次选择的多个单元区，从而至少一个属于所述第一选择和第二选择的多个单元区的重叠单元区被进行所述第一编码选择离子植入和随后的所述第二编码选择离子植入。
41．根据权利要求37所述的方法，其特征在于以比所述第一杂质掺入所述全部单元区的能量高的离子植入能量进行所述第一编码选择离子植入和所述第二编码离子植入。
42．一种用于设定掩膜可编程半导体器件的多个单元晶体管沟道区的多个不同的阈值电压电平的方法，其特征在于所述方法包含如下步骤：
进行第一编码选择离子植入，将n-型第二种杂质掺入所述多个掺有第一杂质硼以具有第一阈值电压电平的单元区的至少第一个所选出的区域中，以使所述单元晶体管沟道区的至少所述第一选择区具有不同于第一阈值电压电平的第二阈值电压电平；
进行第二编码选择离子植入，将P-型第三杂质掺入前述多个单元晶体管沟道区的至少第二选择区中，从而所述单元晶体管沟道区的所述至少第二选择区具有不同于第一和第二阈值电压电平的第三阈值电压电平；
其中所述第一编码离子选择植入的所述第二杂质比所述第一杂质重，而所述第二编码选择离子植入的所述第三杂质也比所述第一杂质重，从而抑制过量的热扩散以避免所述单元晶体管沟道区的阈值电压电平的变化。
43．根据权利要求42所述的方法，其特征在于所述第二杂质的所述n-型杂质包含从由P、As及Sb所组成的一组中选出的一种，所述第三杂质的所述P-型杂质包含从由二氟化硼、镓及铟所组成的一组中选出的一种。
44．根据权利要求42所述的方法，其特征在于所述第二杂质的第一编码选择离子植入和所述第三杂质的所述第二编码选择离子植入是以彼此不同的剂量进行的。
45．根据权利要求44所述的方法，其特征在于所述单元晶体管沟道区的至少所述第一选择区包含第一次选择的多个单元区，而所述单元晶体管沟道区至少第一选择区包含第二次选择的多个单元区，且其中所述的第一次选择的多个单元区部分覆盖所述第二次选择的多个单元区，从而至少一个同时属于所述第一选择和第二选择的多个单元区的重叠单元区被进行所述第一编码选择离子植入和随后的所述第二编码选择离子植入。
46．根据权利要求42所述的方法，其特征在于以比所述第一杂质掺入所述全部单元区的能量高的离子植入能量进行所述第一编码选择离子植入。
47．一种用于设定掩膜可编程半导体器件的多个形成于P-型硅区内的单元晶体管沟道区的多个不同的阈值电压电平的方法，其特征在于所述方法包含如下步骤：
进行第一编码选择离子植入，将P-型第二种杂质掺入所述多个掺有第一杂质硼以具有第一阈值电压电平的单元区的至少第一个所选出的区域中，从而使所述单元晶体管沟道区的至少所述第一选择区具有不同于所述第一阈值电压电平的第二阈值电压电平；
进行第二编码选择离子植入，将n-型第三杂质掺入前述多个单元晶体管沟道区的至少第二选择区中，从而所述单元晶体管沟道区的所述至少第二选择区具有不同于第一和第二阈值电压电平的第三阈值电压电平；
其中所述第一编码选择离子植入的所述第二杂质比所述第一杂质重，而所述第二编码选择离子植入的所述第三杂质也比所述第一杂质重，从而抑制过量的热扩散以避免所述单元晶体管沟道区的阈值电压电平的变化。
48．根据权利要求47所述的方法，其特征在于所述第二杂质的所述P-型杂质包含从由P、As及Sb所组成的一组中选出的一种，所述第三杂质的所述n-型杂质包含从由二氟化硼、镓及铟所组成的一组中选出的一种。
49．根据权利要求47所述的方法，其特征在于所述第二杂质的第一编码选择离子植入和所述第三杂质的所述第二编码选择离子植入是以彼此不同的剂量进行的。
50．根据权利要求49所述的方法，其特征在于所述单元晶体管沟道区的至少所述第一选择区包含第一次选择的多个单元区，而所述单元晶体管沟道区的至少第一选择区包含第二次选择的多个单元区，且其中所述的第一次选择的多个单元区部分覆盖所述第二次选择的多个单元区，从而至少一个同时属于所述第一选择和第二选择的多个单元区的重叠单元区被进行所述第一编码选择离子植入和随后的所述第二编码选择离子植入。
51．根据权利要求47所述的方法，其特征在于以比所述第一杂质掺入所述全部单元区的能量高的离子植入能量进行所述第一编码选择离子植入和所述第二编码离子植入。
CN98119277A 1997-09-10 1998-09-10 一种阈值电压电平设定方法 Pending CN1213183A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP245388/97 1997-09-10
JP24538897A JP3185862B2 (ja) 1997-09-10 1997-09-10 マスク型半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN1213183A true CN1213183A (zh) 1999-04-07

Family

ID=17132923

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98119277A Pending CN1213183A (zh) 1997-09-10 1998-09-10 一种阈值电压电平设定方法

Country Status (4)

Country Link
US (1) US6221723B1 (zh)
JP (1) JP3185862B2 (zh)
KR (1) KR100328748B1 (zh)
CN (1) CN1213183A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103730471A (zh) * 2012-10-16 2014-04-16 爱思开海力士有限公司 半导体器件及其制造方法
CN104538364A (zh) * 2014-12-25 2015-04-22 上海华虹宏力半导体制造有限公司 稳定闪存单元字线阈值电压的方法
CN108511450A (zh) * 2018-04-19 2018-09-07 长江存储科技有限责任公司 存储器外围电路的阈值调整层的形成方法和外围电路结构

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19815874C2 (de) * 1998-04-08 2002-06-13 Infineon Technologies Ag ROM-Halbleiter-Speichervorrichtung mit Implantationsbereichen zur Einstellung eines Kontaktwiderstandes und Verfahren zu deren Herstellung
CN1311556C (zh) * 2003-08-27 2007-04-18 旺宏电子股份有限公司 只读存储器及其制造方法
US7821080B2 (en) * 2005-07-15 2010-10-26 Guobiao Zhang N-ary three-dimensional mask-programmable read-only memory
US8564070B2 (en) 2010-05-24 2013-10-22 Chengdu Haicun Ip Technology Llc Large bit-per-cell three-dimensional mask-programmable read-only memory
US9117493B2 (en) 2011-09-01 2015-08-25 Chengdu Haicun Ip Technology Llc Discrete three-dimensional memory comprising off-die address/data translator
US9396764B2 (en) 2011-09-01 2016-07-19 HangZhou HaiCun Information Technology Co., Ltd. Discrete three-dimensional memory
US8699257B2 (en) 2011-09-01 2014-04-15 HangZhou HaiCun Information Technology Co., Ltd. Three-dimensional writable printed memory
US9666300B2 (en) 2011-09-01 2017-05-30 XiaMen HaiCun IP Technology LLC Three-dimensional one-time-programmable memory comprising off-die address/data-translator
US9305604B2 (en) 2011-09-01 2016-04-05 HangZhou HaiCun Information Technology Co., Ltd. Discrete three-dimensional vertical memory comprising off-die address/data-translator
US9024425B2 (en) 2011-09-01 2015-05-05 HangZhou HaiCun Information Technology Co., Ltd. Three-dimensional memory comprising an integrated intermediate-circuit die
US9559082B2 (en) 2011-09-01 2017-01-31 HangZhou HaiCun Information Technology Co., Ltd. Three-dimensional vertical memory comprising dice with different interconnect levels
US9299390B2 (en) 2011-09-01 2016-03-29 HangZhou HaiCun Informationa Technology Co., Ltd. Discrete three-dimensional vertical memory comprising off-die voltage generator
US9190412B2 (en) 2011-09-01 2015-11-17 HangZhou HaiCun Information Technology Co., Ltd. Three-dimensional offset-printed memory
US9305605B2 (en) 2011-09-01 2016-04-05 Chengdu Haicun Ip Technology Llc Discrete three-dimensional vertical memory
US8890300B2 (en) 2011-09-01 2014-11-18 Chengdu Haicun Ip Technology Llc Discrete three-dimensional memory comprising off-die read/write-voltage generator
US9093129B2 (en) 2011-09-01 2015-07-28 Chengdu Haicun Ip Technology Llc Discrete three-dimensional memory comprising dice with different BEOL structures
US9123393B2 (en) 2011-09-01 2015-09-01 HangZhou KiCun nformation Technology Co. Ltd. Discrete three-dimensional vertical memory
US9508395B2 (en) 2011-09-01 2016-11-29 HangZhou HaiCun Information Technology Co., Ltd. Three-dimensional one-time-programmable memory comprising off-die read/write-voltage generator
US8921991B2 (en) 2011-09-01 2014-12-30 Chengdu Haicun Ip Technology Llc Discrete three-dimensional memory
US9558842B2 (en) 2011-09-01 2017-01-31 HangZhou HaiCun Information Technology Co., Ltd. Discrete three-dimensional one-time-programmable memory
US9001555B2 (en) 2012-03-30 2015-04-07 Chengdu Haicun Ip Technology Llc Small-grain three-dimensional memory
US9293509B2 (en) 2013-03-20 2016-03-22 HangZhou HaiCun Information Technology Co., Ltd. Small-grain three-dimensional memory
US8987090B2 (en) * 2013-07-03 2015-03-24 Infineon Technologies Dresden Gmbh Method of manufacturing a semiconductor device with device separation structures
US8980714B2 (en) 2013-07-03 2015-03-17 Infineon Technologies Dresden Gmbh Semiconductor device with buried gate electrode structures
CN104978990B (zh) 2014-04-14 2017-11-10 成都海存艾匹科技有限公司 紧凑型三维存储器
US10199432B2 (en) 2014-04-14 2019-02-05 HangZhou HaiCun Information Technology Co., Ltd. Manufacturing methods of MOSFET-type compact three-dimensional memory
US10304553B2 (en) 2014-04-14 2019-05-28 HangZhou HaiCun Information Technology Co., Ltd. Compact three-dimensional memory with an above-substrate decoding stage
US10304495B2 (en) 2014-04-14 2019-05-28 Chengdu Haicun Ip Technology Llc Compact three-dimensional memory with semi-conductive address line portion
US10079239B2 (en) 2014-04-14 2018-09-18 HangZhou HaiCun Information Technology Co., Ltd. Compact three-dimensional mask-programmed read-only memory
US10211258B2 (en) 2014-04-14 2019-02-19 HangZhou HaiCun Information Technology Co., Ltd. Manufacturing methods of JFET-type compact three-dimensional memory
CN104979352A (zh) 2014-04-14 2015-10-14 成都海存艾匹科技有限公司 混合型三维印录存储器
US10446193B2 (en) 2014-04-14 2019-10-15 HangZhou HaiCun Information Technology Co., Ltd. Mixed three-dimensional memory
KR20160074907A (ko) * 2014-12-19 2016-06-29 에스케이하이닉스 주식회사 반도체 메모리 장치의 워드라인 구동회로
CN107301878B (zh) 2016-04-14 2020-09-25 成都海存艾匹科技有限公司 多位元三维一次编程存储器
US11170863B2 (en) 2016-04-14 2021-11-09 Southern University Of Science And Technology Multi-bit-per-cell three-dimensional resistive random-access memory (3D-RRAM)
US10559574B2 (en) 2016-04-16 2020-02-11 HangZhou HaiCun Information Technology Co., Ltd. Three-dimensional vertical one-time-programmable memory comprising Schottky diodes
US10490562B2 (en) 2016-04-16 2019-11-26 HangZhou HaiCun Information Technology Co., Ltd. Three-dimensional vertical one-time-programmable memory comprising multiple antifuse sub-layers
CN107316869A (zh) 2016-04-16 2017-11-03 成都海存艾匹科技有限公司 三维纵向一次编程存储器
CN110534519B (zh) 2018-05-27 2022-04-22 杭州海存信息技术有限公司 改进的三维纵向存储器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3868274A (en) * 1974-01-02 1975-02-25 Gen Instrument Corp Method for fabricating MOS devices with a multiplicity of thresholds on a semiconductor substrate
US4755865A (en) * 1986-01-21 1988-07-05 Motorola Inc. Means for stabilizing polycrystalline semiconductor layers
JP2706460B2 (ja) 1988-03-14 1998-01-28 富士通株式会社 イオン注入方法
US5592012A (en) * 1993-04-06 1997-01-07 Sharp Kabushiki Kaisha Multivalued semiconductor read only storage device and method of driving the device and method of manufacturing the device
JPH07142611A (ja) 1993-11-19 1995-06-02 Toshiba Corp マスクｒｏｍの製造方法
US5520769A (en) * 1994-12-07 1996-05-28 Advanced Micro Devices, Inc. Method for measuring concentration of dopant within a semiconductor substrate
JP2679673B2 (ja) * 1995-04-20 1997-11-19 日本電気株式会社 半導体記憶装置
JP3251164B2 (ja) * 1995-12-14 2002-01-28 シャープ株式会社 半導体装置及びその製造方法
TW341730B (en) * 1997-10-29 1998-10-01 United Microelectronics Corp Process for producing a multi-level ROM

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103730471A (zh) * 2012-10-16 2014-04-16 爱思开海力士有限公司 半导体器件及其制造方法
CN103730471B (zh) * 2012-10-16 2018-09-21 爱思开海力士有限公司 半导体器件及其制造方法
CN104538364A (zh) * 2014-12-25 2015-04-22 上海华虹宏力半导体制造有限公司 稳定闪存单元字线阈值电压的方法
CN104538364B (zh) * 2014-12-25 2018-01-26 上海华虹宏力半导体制造有限公司 稳定闪存单元字线阈值电压的方法
CN108511450A (zh) * 2018-04-19 2018-09-07 长江存储科技有限责任公司 存储器外围电路的阈值调整层的形成方法和外围电路结构
CN108511450B (zh) * 2018-04-19 2021-08-27 长江存储科技有限责任公司 存储器外围电路的阈值调整层的形成方法和外围电路结构

Also Published As

Publication number Publication date
JPH1187536A (ja) 1999-03-30
KR19990029692A (ko) 1999-04-26
JP3185862B2 (ja) 2001-07-11
KR100328748B1 (ko) 2002-05-09
US6221723B1 (en) 2001-04-24

Similar Documents

Publication Publication Date Title
CN1213183A (zh) 一种阈值电压电平设定方法
CN1190853C (zh) 半导体器件
CN1291500C (zh) 半导体器件及其制备方法
CN1762055A (zh) 图像传感器及光电二极管的分离结构的形成方法
CN100350626C (zh) 具有槽型结构的半导体器件
CN1303698C (zh) 半导体器件及其制造方法
CN1227745C (zh) 垂直金属－氧化物－半导体晶体管及其制造方法
CN1870271A (zh) 具有凹沟道结构单元晶体管的半导体器件及其制造方法
CN1788354A (zh) 半导体装置及其制造方法
CN1519946A (zh) 半导体器件
CN1689144A (zh) 无外延衬底中隔离的互补金属氧化物硅器件
CN1643698A (zh) 半导体器件
CN1722454A (zh) 固态图像传感器及其制造方法
CN1905201A (zh) 半导体成像器件及其制造方法
CN1304180A (zh) 功率半导体器件
CN1279822A (zh) 半导体装置及其制造方法
CN1906755A (zh) 半导体制造方法及半导体装置
CN1115716C (zh) 半导体衬底的处理方法和半导体衬底
CN1617353A (zh) 半导体器件的制造方法
CN1722455A (zh) 固态图像传感器
CN1218399C (zh) 绝缘栅双极晶体管
CN1158710C (zh) 包括存储器件的半导体集成电路器件
CN1171314C (zh) 半导体装置及半导体装置的制造方法
CN1184682C (zh) 半导体集成电路器件及其制造方法
CN1286185C (zh) 垂直金属－氧化物－半导体晶体管

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030626

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20030626

Address after: Kanagawa, Japan

Applicant after: NEC Corp.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication