CN1762055A - 图像传感器及光电二极管的分离结构的形成方法 - Google Patents

图像传感器及光电二极管的分离结构的形成方法 Download PDF

Info

Publication number
CN1762055A
CN1762055A CNA200480007665XA CN200480007665A CN1762055A CN 1762055 A CN1762055 A CN 1762055A CN A200480007665X A CNA200480007665X A CN A200480007665XA CN 200480007665 A CN200480007665 A CN 200480007665A CN 1762055 A CN1762055 A CN 1762055A
Authority
CN
China
Prior art keywords
district
conductivity type
raceway groove
photodiode
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200480007665XA
Other languages
English (en)
Other versions
CN100466270C (zh
Inventor
泽濑研介
松本裕司
泽清隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN1762055A publication Critical patent/CN1762055A/zh
Application granted granted Critical
Publication of CN100466270C publication Critical patent/CN100466270C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Element Separation (AREA)

Abstract

一种图像传感器，包括：沿着半导体基板的表面排列的多个光电二极管，各光电二极管具有在所述半导体基板上、沿着所述半导体基板形成的第1导电型的第1区，在该第1区上形成的与所述第1导电型不同的第2导电型的第2区，以及在该第2区上形成的所述第2导电型的信号取出区；和将邻接的所述光电二极管的所述第2区之间电分离而形成的元件分离区，具有在邻接的所述光电二极管的所述第2区之间形成的第1沟道，在该第1沟道上、在所述第2区的表面附近形成的宽度大于所述第1沟道的氧化膜。

Description

图像传感器及光电二极管的分离结构的形成方法
技术领域
本发明涉及一种具有多个光电二极管的图像传感器及图像传感器具有的光电二极管的分离结构的形成方法。
背景技术
在图像传感器中，有一种是排列着多个光电二极管，可以测量有关该光电二极管的排列方向的光量的分布。在各光电二极管中，产生与接收的光量大小对应的光电动势。
在这种图像传感器中，如果不能独立地取出各光电二极管产生的光电动势引起的电流，就不能正确测量该光电二极管接收的光量。因此，在邻接的两个光电二极管之间，设置着分离部，以便使电流在邻接的两个光电二极管之间不流动。
在特开2000-312024号公报中，公开了在N型的硅半导体基板上，形成具有由LOCOS(localized oxidation of silicon)形成的元件分离区及P型区的分离部的图像传感器。这种图像传感器，采用对半导体区域或半导体基板与该P型区产生反向偏置电压的结构，从而使电流在邻接的两个光电二极管之间不流动。
可是，像上述P型区形那样，通过扩散杂质形成分离部后，在射入分离部的光的作用下，也会产生载流子，该载流子流入邻接的光电二极管。因此，不能准确地测量那个光电二极管接收的光量。为了避免这个问题，可以使分离部足够大，以便使不需要的电流难以流入。可是，加大分离部后，各光电二极管的面积就要变大，因此无法实现高密度化。另外，如果使光电二极管尺寸不变，那么光电二极管的受光面积就要减少。就是说，光电二极管在半导体基板上的受光面积的比例就要变小。
另一方面，在特开平9-213917号公报中，公开了往使内表面氧化的沟道内部，埋入多晶硅，利用由此形成的电介质分离区域，使电流在邻接的两个光电二极管之间不流动的图像传感器。
可是，在构成光电二极管的半导体部的表面，被导入缺陷时，只设置由沟道(电介质分离区域)构成的分离部后，沟道的宽度就要变窄，因此不能减小半导体部表面的漏泄电流。
而且，无论形成上述哪一种分离部，耗尽层都会扩大到导入缺陷的半导体部，所以不能防止对邻接光电二极管的影响，成为产生电特性变动的因素。
并且，若设置沟道分离部，则因沟道周边存在的缺陷水平(欠陥準位)载流子被捕获成为残留电荷。该残留电荷对在以后的光电二极管中产生的电流的大小会产生影响。例如，用这种图像传感器的光电二极管读取原稿图像的明亮部后，若读取暗部，则在读取明亮部时产生的载流子的一部分成为残留电荷，读取暗部时因该残留电荷在光电二极管中产生的电流(输出信号)会产生变动。在这种情况下，就不能正确测量对应暗部的光量。
发明内容
本发明的目的，就是要提供在不增大光电二极管的整体尺寸的同时，还能够加大受光面积的图像传感器。
本发明的另一个目的，就是要提供可以使耗尽层不扩大到导入缺陷的部分的图像传感器。
本发明的再一个目的，就是要提供可以减少残留电荷对输出信号的影响的图像传感器。
本发明的又一个目的，就是要提供在不增大光电二极管的整体尺寸的同时，还能够加大受光面积的光电二极管的分离结构的形成方法。
本发明的第1种方式涉及的图像传感器，包括：沿着半导体基板的表面排列的多个光电二极管，其中，所述多个光电二极管的每一个具有：在所述半导体基板上沿着所述半导体基板形成的第1导电型的第1区、在该第1区上形成的与所述第1导电型不同的第2导电型的第2区、以及在该第2区上形成的所述第2导电型的信号取出区；和用于将邻接的所述光电二极管的所述第2区之间电分离而形成的元件分离区，其中，所述元件分离区具有：在邻接的所述光电二极管的所述第2区之间形成的第1沟道、和在该第1沟道之上、在所述第2区的表面附近形成的宽度大于所述第1沟道的氧化膜。
采用本发明后，元件分离区，除第1沟道外，还具有宽度大于第1沟道(沿半导体基板方向的长度较长)的氧化膜。在这种元件分离区的作用下，可以减小邻接的光电二极管的第2区之间的漏泄电流。
另外，第1沟道，可以例如通过具有所定图案的开口的掩模腐蚀(例如，反应性离子腐蚀)形成，所以可以将其形成区域控制在狭窄的范围内。而且，氧化膜，例如半导体基板由硅构成时，采用硅的选择性氧化在所定的区域形成氧化膜的LOCOS(localized oxidation of silicon)技术，可以将其形成区域控制在狭窄的范围内。
进一步，这样的元件分离区，与由杂质扩散形成的分离部不同，被光照射后不会产生载流子。这样，由于能够减少该载流子的影响，所以也不需要加大元件分离区。因此，可以在不增加光电二极管的整体尺寸的前提下，增大其受光面积(增大光电二极管在半导体基板中的受光面积的比例)、就是说能够加大像素的有效面积。
另外，采用上述的元件分离区后，与由杂质扩散形成的分离相比，可以减少寄生电容，所以可以进行更加高速的动作。在今后随着图像传感器的分辨率的提高，需要更加高速化时，成为满足其要求的最适合的结构。
所述光电二极管，还可以采用按照接收的光量，在这些光电二极管中产生的信号，通过各自的所述信号取出区分别取出的结构。
该图像传感器，还可以包含形成在所述第2区和所述氧化膜之间，在给所述光电二极管外加所定大小的反向偏置电压时，将耗尽层扩大的区域限制在除所述氧化膜周边的所定区域外的区域的第1导电型的第3区。
采用这种结构后，可以利用第3区，使耗尽层不扩大到氧化膜周边的所定区域。在氧化膜周边，在邻接的光电二极管的第2区之间，存在导电型与第2区不同的第3区。在形成氧化膜(例如由LOCOS构成的氧化膜)之际，常常会在氧化膜的周边导入缺陷，在未形成第3区时，耗尽层扩大到导入这种缺陷的部分，成为图像传感器的电特性产生变动的因素。
当采用给光电二极管外加反向偏置电压时，由第2区和第3区形成的PN结也被外加反向偏置电压的结构时，可以利用具有适当的杂质浓度的第3区防止耗尽层向该区扩大。换言之，第3区具有的杂质浓度，可以在给光电二极管外加所定的电压时，使耗尽层不向氧化膜周边的所定区域扩大。
本发明的第2种方式涉及的图像传感器，包括：沿着半导体基板的表面排列的多个光电二极管，其中，所述多个光电二极管的每一个具有：在所述半导体基板上沿着所述半导体基板形成的第1导电型的第1区、在该第1区上形成的与所述第1导电型不同的第2导电型的第2区、以及在该第2区上形成的所述第2导电型的信号取出区；和用于将邻接的所述光电二极管的所述第2区之间电分离而形成的元件分离区，其中，所述元件分离区具有：在邻接的所述光电二极管的所述第2区之间形成的第1沟道、和在该第1沟道之上、在所述第2区的表面附近形成的宽度大于所述第1沟道的第2沟道。
本发明涉及的图像传感器，具有取代本发明的第1种方式涉及的图像传感器的氧化膜，而形成第2沟道的结构。第2沟道可以具有不贯通第2区的深度。即使这时，也可以利用具有足够宽的第2沟道，减少邻接的光电二极管之间的漏泄电流。
另外，第2沟道，可以通过所定图案的具有开口的掩模腐蚀(例如，反应性离子腐蚀)形成，所以可以将其形成区域控制在狭窄的范围内。因此，可以相应缩小分离区的量，增大光电二极管的受光面积。
第2沟道，例如，还可以具有适用于CMOS(complementary metal oxidesemiconductor)分离的浅沟道隔离(STI：Shallow Trench Isolation)结构。
也可以往第2沟道内埋入氧化硅。这时，例如可以采用CVD法，将氧化硅埋入第2沟道内。还可以通过反应性离子腐蚀及CMP(ChemicalMechanical Polishing)法的半导体基板表面的平坦化，去掉堆积在第2沟道外的氧化硅。
所述光电二极管，可以采用通过各自的所述信号取出区，分别取出这些光电二极管中按照接收的光量产生的信号的结构。
另外，所述图像传感器，还可以包括：形成在所述第2区和所述第1沟道之间，当在所述光电二极管上外加所定大小的反向偏置电压时，将耗尽层扩大的区域限制在除所述第1沟道周边的所定区域之外的区域的所述第1导电型的耗尽层限制区。
本发明的第3种方式涉及的图像传感器，包括：沿着半导体基板的表面排列的多个光电二极管，其中，所述多个光电二极管的每一个具有：在所述半导体基板上、沿着所述半导体基板形成的第1导电型的第1区、在该第1区上形成的与所述第1导电型不同的第2导电型的第2区、以及在该第2区上形成的所述第2导电型的信号取出区的多个光电二极管；用于将邻接的所述光电二极管的所述第2区之间电分离而形成的元件分离区，其中，所述元件分离区具有：在邻接的所述光电二极管的所述第2区之间形成的第1沟道；以及形成在所述第2区和所述第1沟道之间，当在所述光电二极管上外加所定大小的反向偏置电压时，将耗尽层扩大的区域限制在除所述第1沟道周边的所定区域之外的区域的所述第1导电型的耗尽层限制区。
依据本发明，由于在第2区与第1区之间形成有耗尽层限制区，所以当在所述光电二极管上外加所定大小的反向偏置电压时，耗尽层就不会扩散到第1沟道周边的所定区域。
第1沟道周边的所定区域，可以设定为包含在第1沟道周边形成的缺陷水平的区域。在这种情况下，耗尽层由于不会扩散到存在这种缺陷水平的区域，所以在缺陷水平载流子就不会被捕获成为残留电荷，因而不会发生光电二极管的输出信号受到这种残留电荷的影响的情况。
第1沟道，还可以具有在双极晶体管的制造工艺中采用的DTI(DeepTrench Isolation)结构。
该图像传感器还可以包含向所述光电二极管外加反向偏置电压的电源。
采用这种结构后，可以通过向光电二极管外加反向偏置电压，使第2区变为耗尽区。这样，可以使光电二极管对于相同的光量，产生较大的光电动势，同时还能减少光电二极管的电容量。
所述第2区，在所述电源给所述光电二极管外加所定大小的反向偏置电压时，最好大致完全变为耗尽区。这样，可以使光电二极管在相同光量的作用下产生的光电动势(光电流)成为最大，同时还能使光电二极管的电容量成为最小。
通过使第2区具有适当的厚度及适当的杂质浓度分布，就能在给光电二极管外加所定大小的反向偏置电压时，使第2区大致完全变为耗尽层。
该图像传感器还可以包含在所述半导体基板的所述光电二极管排列的一侧的面上，设置在所述光电二极管的排列区外，与所述光电二极管的所述第1区电连接的第1区电极。
采用这种结构后，可以将光电二极管的第1区电极及第2区电极(与信号取出电极电连接的电极)配置在半导体基板的同一侧(形成光电二极管的一侧)的面上。这时，通过将光电二极管的第1区电极配置在光电二极管的附近，从而可以降低从第1区到第1区电极的这一部分的电阻，减少信号的延迟。
这时，所述第1区和第1区电极，还可以通过设置在所述光电二极管的排列区域外的所述第1导电型的导电区电连接。
所述第1区，可以在跨越多个所述光电二极管的区域连续形成。例如，第1沟道，具有达到第1区的厚度方向的中途的深度，使第1区不能被第1沟道完全截断。
这时，可以将第1区作为多个光电二极管共用的共用电极。因此，不需要给每个光电二极管形成第1区电极，所以能使布局单纯。
该图像传感器还可以包含形成在所述第2区上，与所述第2区一起构成多个表面光电二极管的所述第1导电型的第4区。
采用这种结构后，可以利用具有第1区及第2区的光电二极管和具有第2区及第4区的表面光电二极管产生较大的光电流。
该图像传感器还可以采用将包含光电二极管及表面光电二极管的传感器部，沿着半导体基板的表面排列多个，并使各传感器部作为一个像素发挥作用的结构。
所述多个表面光电二极管的所述第4区，还可以共同连接。
采用这种结构后，因为不需要给每个表面光电二极管形成第4区的取出电极，所以能使布局单纯。
所述第1区电极还可以从所述光电二极管(传感器部)的排列区外，跨越到该排列区内设置。这时，所述多个表面光电二极管的所述第4区，还可以通过所述第1区电极共同连接。
所述第4区，可以围着所述信号取出区域形成。这时，所述信号取出区域还可以大致配置在所述第4区的中央。
采用这种结构后，可以扩大第4区的形成区域，扩大表面光电二极管的受光区域，使表面光电二极管产生较大的光电动势。
在所述第1沟道的内部，可以配置多晶硅。
采用这种结构后，可以利用在半导体产生工艺广泛采用的多晶硅，填埋第1沟道。还可以在第1沟道的内表面形成氧化膜。配置在所述第1沟道的内部的多晶硅，还可以是非掺杂的多晶硅，这时，可以减少通过多晶硅的电流的漏泄。
多晶硅，可以通过例如CVD(Chemical Vapor Deposition)法，填埋在第1沟道内。这时，还可以在将多晶硅填埋入第1沟道后，通过采用CMP法，使半导体基板表面平坦，或通过整个面的蚀刻从而去掉堆积在第1沟道外的多晶硅。
本发明的第4方式涉及的分离结构的形成方法，是在具有包含第1导电型的第1区域和与所述第1导电型不同的第2导电型的多个第2区域的多个光电二极管的图案传感器中，将所述多个第2区域之间电性分离的分离结构的形成方法。该分离结构的形成方法，包括：在沿着表面形成有第1导电型的第1区的半导体基板的所述第1区上，层叠与所述第1导电型不同的第2导电型的半导体层的工序；形成沿厚度方向贯通所述半导体层的第1沟道的工序；在所述半导体层的表层部中，使所述第1沟道附近的区域氧化，形成宽度大于所述第1沟道，和所述第1沟道一起构成元件分离区的氧化膜，形成所述半导体层被所述元件分离区截断而成的第2区域的工序。
采用这种分离结构的形成方法，可以制造本发明的第1方式涉及的图案传感器。
这种分离结构的形成方法，还可以包括向所述第1沟道的内部充填充填物的工序。
这时，所述充填充填物的工序，还可以包括向所述第1沟道的内部充填由半导体材料构成的充填物的工序。这时，形成所述氧化膜的工序，还可以包括使所述第1沟道内上部的充填物氧化，形成所述氧化膜的工序。
本发明的第5方式涉及的分离结构的形成方法，是在具有包含第1导电型的第1区域和与所述第1导电型不同的第2导电型的多个第2区域的多个光电二极管的图案传感器中，将所述多个第2区域之间电性分离的分离结构的形成方法。该分离结构的形成方法，包括：在沿着表面形成第1导电型的第1区的半导体基板的所述第1区上，层叠与所述第1导电型不同的第2导电型的半导体层的工序；在所述半导体层的表层部，形成达到所述半导体层的厚度方向的中途的第2沟道的工序；在所述第2沟道的形成区域内，形成宽度小于所述第2沟道沿厚度方向贯通所述半导体层，并和所述第2沟道一起构成元件分离区的第1沟道，形成使所述半导体层被所述元件分离区截断而成的第2区域的工序。
采用这种分离结构的形成方法，可以制造本发明的第2方式涉及的图案传感器。
这种分离结构的形成方法，还可以包括向所述第2沟道的内部充填充填物的工序。
本发明的第6方式涉及的分离结构的形成方法，是在具有包括第1导电型的第1区和与所述第1导电型不同的第2导电型的多个第2区的多个光电二极管的图案传感器中，将所述多个第2区之间电性分离的分离结构的形成方法。该分离结构的形成方法包括：在沿着表面形成有第1导电型的第1区的半导体基板的所述第1区之上，层叠与所述第1导电型不同的第2导电型的半导体层的工序；形成沿厚度方向贯通所述半导体层的第1沟道后，由包含该第1沟道的元件分离区隔断所述半导体层从而形成第2区的工序；以及在所述半导体层与所述第1沟道之间掺入所述第1导电型的杂质，形成当在所述光电二极管上外加所定大小的反向偏置电压时、将耗尽层扩大的区域限制在除所述第1沟道周边的所定区域之外的区域的所述第1导电型的耗尽层限制区的工序。
采用这种分离结构的形成方法，可以制造本发明的第3方式涉及的图案传感器。
这些分离结构的形成方法，还可以包括向所述第1沟道的内部充填充填物的工序。
下面，参阅附图，通过讲述以下的实施方式，阐明本发明的上述或其它的目的、特点及效果。
附图说明
图1是本发明的第一实施方式涉及的图像传感器的简要平面图。
图2是图1的II-II剖面线的剖面图。
图3是图1的III-III剖面线的剖面图。
图4(a)、图4(b)、图4(c)及(d)是为了讲述图1～图3所示的图像传感器的制造方法而绘制的简要剖面图。
图5(a)、图5(b)及图5(c)是为了讲述取代图1～图3所示的图像传感器的元件分离区，具有浅沟道的图像传感器的制造方法而绘制的图解式的剖面图。
图6是本发明的第二实施方式涉及的图像传感器的简要平面图。
图7是图6的VII-VII剖面线的剖面图。
图8是图6的VIII-VIII剖面线的剖面图。
图9(a)、图9(b)是为了讲述图6～图8所示的图像传感器的制造方法而绘制的简要剖面图。
具体实施方式
图1是本发明的第一实施方式涉及的图像传感器的图解式的平面图。
图2是图1的II-II剖面线的剖面图。图3是图1的III-III剖面线的剖面图。
该图像传感器1，具有沿硅基板2的表面，排成1列或多列的多个传感器部10(图1只示出1列的传感器部10)。各传感器部10构成图像传感器1的像素，接收光后，可以产生大小与其光量对应的光电动势。这样，可以测量传感器部10的排列方向的光量分布。
在导电型为P-型的硅基板2上，形成导电型为N+型的埋入层3，在埋入层3上，形成外延层4。各列的传感器部10排列的区域(以下称作“传感器部排列区域”)25的外延层4P的导电型为P-型，在传感器部排列区域25以外并沿传感器部排列区域25两侧延伸的区域(以下称作“非传感器区域”)26的外延层4N的导电型为N型(参阅图3)。
在邻接的两个传感器部10的外延层4P之间，以及外延层4P和外延层4N之间(传感器部排列区域25和非传感器区域26之间)，被元件分离区12电性地分离。从平面图上看，外延层4P被元件分离区12划分成大致呈正方形的区域。元件分离区12，具有贯通外延层4、到达埋入层3的深沟道13，和由LOCOS(Localized oxidation of silicon)形成的氧化膜14(在图1中未示出)。
在深沟道13作用下，在外延层4中除表面部附近外的区域被分离(DTI：Deep Trench Isolation)。深沟道13具有达到埋入层3的厚度方向的中途的深度。就是说，埋入层3未被深沟道13完全截断。深沟道13的深度，等于外延层4的厚度，例如是数μm左右。
在深沟道13的内表面，形成氧化硅膜28，其内侧的深沟道13的内部，用非掺杂的多晶硅膜29填埋。
氧化膜14，在外延层4的表层部附近形成，具有大于深沟道13的宽度(沿硅基板2的方向的长度)。就是说，由元件分离区12形成的隔离宽度，与埋入层3内及外延层4的深部相比，外延层4的表面层部变大。氧化膜14的宽度狭窄，以便使在硅基板2上的传感器部10的受光面积的比例足够大，就是说，使像素的有效面积变大。
深沟道13及氧化膜14，对垂直于硅基板2的共同的中心面来说，具有大致对称的形状。
在氧化膜14的下方(硅基板2侧)，在除深沟道13之外的区域，形成N+型的高浓度区15。就是说，高浓度区15配置在外延层4P和氧化膜14之间。
在氧化膜14的周边，存在着伴随氧化膜14的形成而导入的缺陷，高浓度区15在比包含导入该缺陷的区域在内的更大的区域中形成。
进一步，在外延层4(外延层4P及外延层4N)的表层部，在与高浓度区15邻接(相接)的区域，形成N+型的上侧阴极区16。
各传感器部10，具有包括被元件分离区12截断的外延层4P和下侧的阴极区——埋入层3在内的光电二极管22。各传感器部10，还具有包括外延层4P和阴极区16在内的表面光电二极管24。
在外延层4P的表层部中，在传感器部10的中心部附近，与阴极区16稍微留点间隙，形成P+型的阳极取出区18。就是说，在垂直观察硅基板2时，阴极区16围着阳极取出区18形成，阳极取出区18基本配置在阴极区16的中央。
采用这种结构，就扩大了阴极区16的形成区域，扩大了表面光电二极管24的受光面积。这样，表面光电二极管24就能产生较大的光电动势。
在传感器部排列区域25及非传感器区域26上，形成第1氧化硅膜20a、第2氧化硅膜20b、氮化硅膜21、贯穿第1氧化硅膜20a配置的阴极电极17及第1阳极电极19a以及贯穿第2氧化硅膜20b配置的第2阳极电极19b。
在第1氧化硅膜20a上，形成多个开口，以便使各传感器部10的阳极取出区18及阴极区16露出来。
分别填埋这些开口，形成由金属构成的阴极电极17及第1阳极电极19a。阴极电极17及第1阳极电极19a，分别与阴极区16及阳极取出区18接合。
隔着氧化膜14配置的传感器部排列区域25的阴极区16和非传感器区域26的阴极区16，通过阴极电极17电连接。就是说，阴极电极17，跨越设置在从非传感器区域26到传感器部排列区域25。
另外，如图1所示，各传感器部10的阴极区16，在传感器部排列区域25的一侧，与一个阴极电极17共同连接；在传感器部排列区域25的另一侧，与另一个阴极电极17共同连接。就是说，表面光电二极管24的阴极区16的取出电极，不必给各传感器10一个一个地形成，从而使布局简单。
阴极电极17和第1阳极电极19a，相互分离，不电连接。
在阴极电极17、第1阳极电极19a以及第1氧化硅膜20a上，形成第2氧化硅膜20b。在第2氧化硅膜20b上，形成使第1阳极电极19a漏出的多个开口。分别填埋该第2氧化硅膜20b的多个开口，还形成多个第2阳极电极19b，通过这些开口，第1阳极电极19a和第2阳极电极19b接合。
在第2氧化硅膜20b及第2阳极电极19b上，形成氮化硅膜21。第2阳极电极19b，在第2氧化硅膜20b及氮化硅膜21之间与传感器部10的排列方向相对，向一方的非传感器区域26延伸设置，在图外的位置取出。另外，阴极电极17，在第1氧化硅膜20a和第2氧化硅膜20b之间延伸设置，在图外的位置取出。
阴极电极17与电源23(参阅图3)连接。可以由电源23给光电二极管22及表面光电二极管24外加向偏置电压。外延层4P、埋入层3以及传感器部10的阴极区16的杂质浓度、它们的厚度以及阴极区域16的配置，被设定成给光电二极管22及表面光电二极管24外加所定大小的反向偏置电压时，使外延层4P完全成为耗尽层。
该图像传感器1受光时，由电源23给光电二极管22及表面光电二极管24外加所定大小的反向偏置电压，外延层4P完全成为耗尽层。
传感器部10被光照射后，在光电二极管22及表面光电二极管24中，产生与其光量对应的光电动势，在该光电动势的作用下，光电流从埋入层3侧以及阴极区16侧向外延层4P侧的方向流动。各传感器部10，除了具有光电二极管22外，还具有表面光电二极管24，所以能产生较大的电流。
这时，由于外延层4P完全成为耗尽层，所以对于相同的光量来说，在光电二极管22及表面光电二极管24中产生的光电流成为最大，同时光电二极管22及表面光电二极管24的电容量成为最小。
另外，将阴极区16和高浓度区15连接后，给光电二极管22及表面光电二极管24外加反向偏置电压时，耗尽层也从高浓度区15与外延层4P的交界面扩大。可是，由于高浓度区15的杂质浓度高，所以耗尽层不能向氧化膜14周边的导入缺陷的区域扩大。换言之，将高浓度区15的杂质浓度，加大到足以使耗尽层不能向氧化膜14周边导入缺陷的区域扩大的程度。
埋入层3、外延层4N以及阴极区16都是N型，所以在光电二极管22的光电动势的作用下产生的载流子，可以从光电二极管22经过这些N型区，流向阴极电极17。由于将阴极电极17配置在传感器部10的附近，所以使从埋入层3到阴极电极17的这一部分的电阻变小，从而使信号的延迟变小。
埋入层3因未被深沟道13完全截断，所以成为多个传感器部10共用的共用电极。这样，不需要给每个传感器部10形成与埋入层3电连接的电极(阴极电极17)，所以使布局变得简单。
采用以上的结构后，可以通过测量阴极电极17与从各传感器部10取出的第1及第2阳极电极19a、19b之间流过的电流，能够测量各传感器部10接收的光量。
另外，除了形成深沟道13之外，还形成氧化膜14，从而使邻接的传感器部10的外延层4P之间，实现良好的电性分离。另外，通过向深沟道13内填埋非掺杂的多晶硅膜29，还能减少通过该多晶硅膜29的电流的漏泄。
进一步，在深沟道13上形成氧化膜14而构成的元件分离区12，与通过杂质扩散形成的分离部不同，被光照射后，不产生载流子。这样，由于减少了该载流子的影响，所以不需要加大元件分离区12。因此，可以在不加大光电二极管22及表面光电二极管24的整体尺寸的情况下扩大其受光面积(扩大光电二极管22及表面光电二极管24在硅基板2上的比例)，就是说，能够加大像素的有效面积。
进一步，在高浓度区15的作用下，耗尽层不能扩大到氧化膜14周边的导入缺陷的区域，从而能使图像传感器1的电特性稳定。
综上所述，由于该图像传感器1能够独立取出各传感器部10中产生的电流，所以能够正确测量各传感器部10接收的光量。
图4(a)～(d)是为了讲述图1～图3所示的图像传感器1的制造方法而绘制的图解式的剖面图。图4(a)及图4(b)，表示相当于跨越两个传感器部排列区域25的区域的范围；图4(c)及图4(d)，表示相当于跨越一个传感器部排列区域25的区域的范围。
首先，在P-型硅基板2中，向相当于埋入层3的所定区域27掺入N型杂质(参阅图4(a))。接着，在硅基板2的区域27一侧的面上，形成P-型的外延层4，然后将硅基板2加热。这样，掺入区域27的N型杂质就向硅基板2及外延层4侧扩散，形成埋入层3(参阅图4(b))。
接着，以形成所定图案的开口的氧化硅膜为掩模，采用反应性离子腐蚀(RIE)形成深沟道13。深沟道13，贯通外延层4，具有达到埋入层3的厚度方向的中途的深度。
再接着，在包括深沟道13的内壁在内的露出表面上，例如采用减压CVD(Chemical Vapor Deposition)法等，形成氧化硅膜28。然后采用减压CVD法等，形成多晶硅膜29，以便填埋深沟道13。再采用CMP(ChemicalMechanical Polishing)法，去掉深沟道13外的氧化硅膜28及多晶硅膜29。这样，就成为如图4(c)所示的状态——只在深沟道13内存在多晶硅膜28。
再接着，在经过以上工序的外延层4的表层部，向包含相当于高浓度区15的区域在内的区域，导入旨在控制N型的杂质。然后，采用众所周知的LOCOS技术，有选择地使深沟道13内上部的多晶硅及其周边的外延层4氧化，形成氧化膜14。这样，在得到元件分离区12的同时，还在氧化膜14下形成高浓度区15。该状态如图4(d)所示。
以上的工序，可以利用在双极晶体管的制造工艺等中采用的DTI(DeepTrench Isolation)技术进行。
以下，参阅图3，去掉元件分离区12以外的氧化硅膜，然后通过具有所定图案的开口的掩模，向相当于非传感器区域26的外延层4掺入N型杂质，以及进行热扩散，使该区域的导电型成为N型。这样，就得到外延层4N。
进一步，通过具有所定图案的开口的掩模的杂质掺入及热扩散，形成阴极区16及阳极取出区18。
再接着，在经过以上工序的硅基板2的外延层4侧的面上，采用CVD法等，形成第1氧化硅膜20a。然后，采用通过具有所定图案的开口的抗蚀剂膜的腐蚀，在第1氧化硅膜20a上形成开口，使阴极区16及阳极取出区18在该开口内露出。
接着，采用溅射法等，形成金属膜，以便埋住第1氧化硅膜20a上的开口，并全面覆盖第1氧化硅膜20a。金属膜与第1氧化硅膜20a的开口内露出的阴极区16及阳极取出区18电连接。进而，用所定的图案腐蚀该金属膜。这样，与阴极区16连接的金属膜和与阳极取出区18连接的金属膜被电性分离，分别成为阴极电极17及第1阳极电极19a。
然后，采用CVD法等，在第1氧化硅膜20a、阴极电极17及第1阳极电极19a上形成第1氧化硅膜20b。再采用通过具有所定图案的开口的抗蚀剂膜的腐蚀，在第2氧化硅膜20b上形成开口，使第1阳极电极19a的所定区域在该开口内露出。
接着，采用溅射法等，形成金属膜，以便埋住第2氧化硅膜20b上的开口，并全面覆盖第2氧化硅膜20b。金属膜与开口内露出的第1阳极电极19a电连接。进而，用所定的图案腐蚀该金属膜，使其成为第2阳极电极19b。
最后，在经过以上工序的硅基板2的整个面上，形成氮化硅膜21，就得到图3所示的图像传感器1。
在以上的制造方法中，由于深沟道13的宽度，取决于进行反应性离子腐蚀之际使用的掩模的开口，所以可以将深沟道13的形成区域控制在狭小的范围内。另外，由LOCOS形成的氧化膜14，也可以通过例如以氮化膜为掩模的硅的有选择地氧化，将其形成区域控制在狭小的范围内。所以，可以在不增大传感器部10的整体尺寸的前提下加大其受光面积(加大传感器部10在硅基板2上的受光面积的比例)。
在以上的图像传感器1中，可以取代元件分离区12，设置具有深沟道13和在其上形成的宽度大于深沟道13的浅沟道的元件分离区。就是说，可以取代由LOCDS形成的氧化膜14，而形成浅沟道。在外延层4的表层部附近，形成宽度大于深沟道13的浅沟道时，和形成氧化膜14一样，可以将邻接的传感器部10的外延层4P之间良好地电性分离。这样，可以在邻接的传感器部10的外延层4P之间，使电流无漏泄。
这种图像传感器，可以采用下述方法制造。
图5(a)、图5(b)及图5(c)是为了讲述取代图1～图3所示的图像传感器1的氧化膜14，具有浅沟道的图像传感器的制造方法还绘制的图解式的剖面图。
首先，直到形成埋入层3(参阅图4(b))为止，都和图像传感器1的制造方法同样进行。然后，在外延层4的表层部，在大致相当于氧化膜14的区域，例如，通过反应性离子腐蚀，形成浅沟道31(参阅图5(a))。浅沟道31的深度，是不贯通外延层4的深度。
接着，采用通过具有所定图案的开口的掩模的反应性离子腐蚀，形成具有从浅沟道31的底面中央部起，达到埋入层3的厚度方向的中途的深度的深沟道13。因此，浅沟道的宽度大于深沟道的宽度。
再接着，利用减压CVD法等，在经过以上工序的硅基板2上全面形成氧化硅膜32。氧化硅膜32埋住深沟道13，而且不完全埋住浅沟道31。图5(b)示出这种状态。
接着，在经过以上工序的硅基板2的整个面上形成多晶硅膜33。多晶硅膜33完全埋住浅沟道31。然后，对经过以上工序的硅基板2的形成多晶硅膜33的面，进行化学性或机械性研磨，在深沟道13和浅沟道31外，去掉外延层4上的氧化硅膜32及多晶硅膜33。图5(c)示出这种状态。
以上的工序，例如，可以采用适用于CMOS(complementary metal oxidesemiconductor)分离等的STI(Shallow Trench Isolation)技术进行。
在这之后，形成外延层4N的工序以下的工序，与图像传感器1的制造方法相同。
由于浅沟道31的宽度，取决于进行反应性离子腐蚀之际使用的掩模的开口，所以可以将其形成区域控制在狭小的范围内。因此，可以加大传感器部10的受光面积。
图6是本发明的第二实施方式涉及的图像传感器的图解式的平面图。
图7是图6的VII-VII剖面线的剖面图。图8是图6的VIII-VIII剖面线的剖面图。
该图像传感器41，具有沿硅基板2的表面，排成1列或多列的多个传感器部50(图6只示出1列的传感器部50)。各传感器部50构成图像传感器41的像素，接收光后，可以产生大小与其光量对应的光电动势。这样，可以测量传感器部50的排列方向的光量分布。
在导电型为P型的硅基板2上，形成导电型为P+型的埋入层43，在埋入层43上，形成外延层44。各列的传感器部50排列的区域(以下称作“传感器部排列区域”)65的外延层44N的导电型为N-型，在传感器部排列区域65以外并沿传感器部排列区域65两侧延伸的区域(以下称作“非传感器区域”)66的外延层44P的导电型为P+型(参阅图8)。
埋入层43的杂质浓度，例如是3×1018cm-3左右，外延层44N的杂质浓度，例如是3×1015cm-3左右，外延层44P的杂质浓度，例如是3×1017cm-3左右。
在邻接的两个传感器部50的外延层44N之间，以及外延层44N和外延层44P之间(传感器部排列区域65和非传感器区域66之间)，被元件分离区52电性地分离。垂直观察硅基板2时，外延层44N被元件分离区52划分成大致呈正方形的区域。
元件分离区52，虽然具有贯通外延层44、到达埋入层43的深沟道13(参照图2及图3)，但却没有第一实施方式中图像传感器1的象素分离区12那样的、宽度比深沟道13大的氧化膜14。
在深沟道13作用下，外延层44被分离(DTI：Deep Trench Isolation)。深沟道13具有达到埋入层43的厚度方向的中途的深度。就是说，埋入层43未被深沟道13完全截断。深沟道13的深度，等于外延层44的厚度，例如是数μm左右。
在深沟道13的内表面，形成氧化硅膜28，其内侧的深沟道13的内部，用非掺杂的多晶硅膜29填埋。
深沟道13，相对于垂直于硅基板2的公共中心面，具有大致对称的形状。
深沟道13与外延层44N之间，形成有P+型的耗尽层限制区59。在深沟道13的周边，在由硅构成的耗尽层限制区59与氧化硅膜28的界面附近，存在有缺陷水平。耗尽层限制区59，在比包含导入该缺陷的区域在内的更大的区域中形成。耗尽层限制区59，与埋入层43相接。
耗尽层限制区59的杂质浓度，与外延层44P的杂质浓度相当，例如，3×1017cm-3左右。外延层44P及耗尽层限制区59是杂质的扩散形成的阱区。
在外延层44N及耗尽层限制区59的表层部，在与耗尽层限制区59邻接(相接)的区域及外延层44P的表层部，形成P+型的上侧阳极区56。
各传感器部50，具有包括被元件分离区52截断的外延层44N和下侧的阳极区——埋入层43在内的光电二极管62。各传感器部50，还具有包括外延层44N和阳极区56在内的表面光电二极管64。
在外延层44N的表层部中，在传感器部50的中心部附近，与阳极区56稍微留点间隙，形成N+型的阴极取出区68。就是说，在垂直观察硅基板2时，阳极区56围着阴极取出区68形成，阴极取出区68基本配置在阳极区56的中央。
采用这种结构，就扩大了阳极区56的形成区域，扩大了表面光电二极管64的受光面积。这样，表面光电二极管64就能产生较大的光电动势。
在传感器部排列区域65及非传感器区域66上，形成氧化硅膜60。在氧化硅膜60上，形成氮化硅膜61(图6中未图示)。
在传感器部排列区域65及非传感器部排列区域66的阳极区域56上，形成有贯穿氧化硅膜60的插塞状(柱状)的多个第1阳极电极55a。传感器部排列区域56内设置的第1阳极电极55a，配置在耗尽层限制区59上。第1阳极电极55a，沿传感器部50的排列方向排列，在各传感器部50中，至少设有一个第1阳极电极55a。各传感器部50也可以设置多个第1阳极电极55a。
另外，在各传感器部50的阴极取出区68上，形成有贯穿氧化硅膜60的插塞状(柱状)的第1阴极电极54a。
在氧化硅膜60与氮化硅膜61之间，配设有与第1阳极电极55a连接的第2阳极电极55b、及与第1阴极电极54a连接的第2阴极电极54b。第1及第2阳极电极55a、55b以及第1及第2阴极电极54a、54b由金属构成。
第2阳极电极55b，设置在传感器部排列区域65的中心轴的两侧(参照图8。在图7中一侧的第1及第2阳极电极55a、55b未图示)。各传感器部50及非传感器区域66的阳极电极55a，与各第2阳极电极55b公共连接。也就是说，表面光电二极管64的阳极区域56的取出电极，不是按各传感器部50单独形成的，因而布局得以简化。
另外，各传感器部50的第1阴极电极54a，分别与不同的第2阴极电极54b连接。第2阳极电极55a及第2阳极电极55b，在与传感器部50的排列方向正交的方向上延伸，在图外的位置单独取出。
第2阳极电极55a与电源23(参照图8)连接。阳极区域56与耗尽层限制区59及外延层44P相接，耗尽层限制区59及外延层44P与埋入层43相接，并且，阳极区域56、耗尽层限制区59、外延层44P及埋入层43，都是相同的导电型(P型)。这样，就可以由电源23向光电二极管62及表面光电二极管64施加反向偏置电压。
外延层44N、埋入层43、及传感器部50的阳极区域56的杂质浓度、它们的厚度、以及阳极区域56的配置，设定为当在光电二极管62及表面光电二极管64上施加反向偏置电压时，外延层44N几乎完全耗尽化。
当用该图像传感器41接受光时，由电源23向光电二极管62及表面光电二极管64施加反向偏置电压，外延层44N完全耗尽化。
当光照射到传感器部50上时，在光电二极管62及表面光电二极管64中，会产生与该光量对应的光电动势，在该光电动势的作用下，光电流从外延层44N一侧向埋入层43一侧及阳极区域56一侧的方向流动。各传感器部50，在具有光电二极管62的同时，还具有表面光电二极管64，因而可以产生大的光电流。
这时，由于外延层44N完全成为耗尽层，所以对于相同的光量来说，在光电二极管62及表面光电二极管64中产生的光电流成为最大，同时光电二极管62及表面光电二极管64的电容量成为最小。
另外，传感器部排列区域65的第1阳极电极55a配置在关键词限制区59之上，也就是说，避开作为载流子发生区域的外延层44N上进行配置，所以射入传感器部50的光，可以到达外延层44N而不会受到第1阳极电极55a的遮挡。这样，传感器部50的受光量就变大。
另外，当向光电二极管62及表面光电二极管64外加反向偏置电压时，耗尽层也从耗尽层限制区59与外延层44N的交界面扩大。可是，由于耗尽层限制区59的杂质浓度高，所以耗尽层不能向深沟道13周边且耗尽层限制区59与氧化硅膜28界面的导入缺陷水平的区域扩大。
换言之，将耗尽层限制区59的杂质浓度，加大到足以使耗尽层不能向深沟道13周边的导入缺陷水平的区域扩大的程度。因此，在缺陷水平，载流子不会被俘获成为残留电荷，就不会发生因这种残留电荷而影响各传感器部50所产生的光电流。
埋入层43因未被深沟道13完全截断，所以成为多个传感器部50共用的共用电极。这样，不需要给每个传感器部50形成与埋入层43电连接的电极(第2阳极电极55a)，所以使布局变得简单。
采用以上的结构后，通过测量第2阳极电极55a与从各传感器部50分别取出的第2阴极电极54b之间流过的电流，能够测量各传感器部50接收的光量。该图像传感器41，可以独立的取出在各传感器部50产生的电流，所以可以正确的测量各传感器部50接受的光量。
图9(a)及(b)是为了讲述图6～图8所示的图像传感器41的制造方法而绘制的图解式的剖面图。
首先，直到在内部形成由多晶硅膜28充填的深沟道13的工序之前，与第一实施方式中图像传感器1的制造方法相同(参照图4(a)～图4(c)及图9(a))。其中，在硅基板2受形成了N-型的外延层44，另外埋入层43通过导入P型的杂质形成。
接着，在外延层44上，在相当于外延层44P及耗尽层限制区59(参照图8)的区域，形成具有开口的掩模，通过该掩模向外延层44注入P型杂质。
若制造间距0.35微米左右的图像传感器41时，接下来，例如，用1000℃90分钟加热经过以上工序的硅基板2。这样，被注入外延层44的P型杂质扩散(热扩散)到达埋入层43，形成外延层44P及耗尽层限制区59(P+型阱)。由杂质的注入及热扩散形成的耗尽层限制区59，如图7、图8及图9(a)所示，其下部(埋入层43一侧)的宽度比上部(相反埋入层43一侧)的宽度窄。
若制造间距0.23微米左右的图像传感器41时，通过注入杂质，形成耗尽层限制区59并使注入的杂质到达埋入层43。不伴随热扩散而由杂质的注入形成的耗尽层限制区59，从上部至下部具有大致相同的宽度。
以下，参阅图8，通过具有所定图案的开口的掩模，掺入杂质以及进行扩散，形成阳极区域56及阴极取出区68。
接着，在外延层44上形成氧化硅膜60，在该氧化硅膜60中，在对应第1阳极电极55a及第1阴极电极54a的所定位置形成开口。接着，在该开口中填埋金属材料，形成第1阳极电极55a及第1阴极电极54a。
接着，在氧化硅膜60上，以规定的图形形成第2阳极电极55b及第2阴极电极54b，并使它们与第1阳极电极55a及第1阴极电极54a分别连接。然后，在氧化硅膜60上形成氮化硅膜61，覆盖第2阳极电极55b及第2阴极电极54b，得到图6～图8所示的图像传感器41。
在第一实施方式的图像传感器1中，也可以在深沟道13与外延层4P之间形成N+型的耗尽层限制区39(在图2、3中用两点画线表示)。
这时，在深沟道13的周边，在由硅构成的耗尽层限制区39与氧化硅膜28之间的界面附近即使存在缺陷水平，也可以防止耗尽层扩展到存在这种缺陷水平的区域。这样，在缺陷水平，载流子不会被俘获成为残留电荷，就不会发生因这种残留电荷而影响各传感器部10所产生的光电流。
例如，在非传感器区域26相当的区域的外延层4，通过注入N型杂质及热扩散形成外延层4N之际，另外，形成外延层4N之后，在耗尽层限制区39对应的外延层4的所定区域，注入N型的杂质及热扩散可以得到这种耗尽层限制区39。
并且，在设有具有深沟道13及浅沟道31的元件分离区域图像传感器(参照图5(a)～图5(c))中，在深沟道13与外延层4P之间，也可以形成N+型的耗尽层限制区39(图5(a)及图5(b)中用两点画线表示)。
这时，例如，在形成深沟道13之后，在耗尽层限制区39对应的外延层4的所定区域，注入N型的杂质及热扩散可以得到耗尽层限制区39。
以上，讲述了本发明的实施方式。本发明还可以在其它方式中实施。例如，图像传感器1、41的半导体部分的导电型是相反的也行。就是说，在上述的实施方式中，P型部分是N型，而N型部分是P型也行。
各传感器部10、50，不具有光电二极管22、62也行。这时，只由表面光电二极管24、64受光产生光电动势。
至此，详细讲述了本发明的实施方式。但这些只不过是为了阐明本发明的技术内容而使用的具体示例而已。本发明不应该解释为限定于这些具体示例。本发明的精神及范围，只能由附加的权利要求书限定。
本申请与2003年6月30日向日本国特许厅提交的特愿2003-188394号对应，本申请公开的所有内容，通过引用将其编入本文中。

Claims (23)

1、一种图像传感器，包括：
沿着半导体基板的表面排列的多个光电二极管，其中，所述多个光电二极管的每一个具有：在所述半导体基板上沿着所述半导体基板形成的第1导电型的第1区、在该第1区上形成的与所述第1导电型不同的第2导电型的第2区、以及在该第2区上形成的所述第2导电型的信号取出区；和
用于将邻接的所述光电二极管的所述第2区之间电分离而形成的元件分离区，其中，所述元件分离区具有：在邻接的所述光电二极管的所述第2区之间形成的第1沟道、和在该第1沟道之上、在所述第2区的表面附近形成的宽度大于所述第1沟道的氧化膜。
2、如权利要求1所述的图像传感器，还包括：形成在所述第2区和所述氧化膜之间，当在所述光电二极管上外加所定大小的反向偏置电压时，将耗尽层扩大的区域限制在除所述氧化膜周边的所定区域之外的区域的所述第1导电型的第3区。
3、一种图像传感器，包括：
沿着半导体基板的表面排列的多个光电二极管，其中，所述多个光电二极管的每一个具有：在所述半导体基板上沿着所述半导体基板形成的第1导电型的第1区、在该第1区上形成的与所述第1导电型不同的第2导电型的第2区、以及在该第2区上形成的所述第2导电型的信号取出区；和
用于将邻接的所述光电二极管的所述第2区之间电分离而形成的元件分离区，其中，所述元件分离区具有：在邻接的所述光电二极管的所述第2区之间形成的第1沟道、和在该第1沟道之上、在所述第2区的表面附近形成的宽度大于所述第1沟道的第2沟道。
4、如权利要求3所述的图像传感器，其中，所述第2沟道，具有浅沟道隔离结构。
5、如权利要求1～4中任一项所述的图像传感器，还包括：形成在所述第2区和所述第1沟道之间，当在所述光电二极管上外加所定大小的反向偏置电压时，将耗尽层扩大的区域限制在除所述第1沟道周边的所定区域之外的区域的所述第1导电型的耗尽层限制区。
6、一种图像传感器，包括：
沿着半导体基板的表面排列的多个光电二极管，其中，所述多个光电二极管的每一个具有：在所述半导体基板上、沿着所述半导体基板形成的第1导电型的第1区、在该第1区上形成的与所述第1导电型不同的第2导电型的第2区、以及在该第2区上形成的所述第2导电型的信号取出区；
用于将邻接的所述光电二极管的所述第2区之间电分离而形成的元件分离区，其中，所述元件分离区具有：在邻接的所述光电二极管的所述第2区之间形成的第1沟道；以及
形成在所述第2区和所述第1沟道之间，当在所述光电二极管上外加所定大小的反向偏置电压时，将耗尽层扩大的区域限制在除所述第1沟道周边的所定区域之外的区域的所述第1导电型的耗尽层限制区。
7、如权利要求1～6中任一项所述的图像传感器，其中，所述第1沟道，具有深沟道隔离结构。
8、如权利要求1～7中任一项所述的图像传感器，还包含用于向所述光电二极管外加反向偏置电压的电源。
9、如权利要求8所述的图像传感器，其中，所述第2区，当所述电源在所述光电二极管上外加所定大小的反向偏置电压时，大致完全被耗尽化。
10、如权利要求1～9中任一项所述的图像传感器，其中，在所述半导体基板的排列有所述光电二极管的一侧的面上，还具有：设置在所述光电二极管的排列区外，与所述光电二极管的所述第1区电连接的第1区电极。
11、如权利要求10所述的图像传感器，还包括：设置在所述光电二极管的排列区外，将所述第1区与所述第1区电极电连接的所述第1导电型的导电区。
12、如权利要求1～11中任一项所述的图像传感器，其中，所述第1区，在跨越多个所述光电二极管的区域连续形成，并被所述多个光电二极管共用。
13、如权利要求1～12中任一项所述的图像传感器，还包括：形成在所述第2区之上，与所述第2区一起构成多个表面光电二极管的所述第1导电型的第4区。
14、如权利要求13所述的图像传感器，其中，所述多个表面光电二极管的所述第4区，共同连接。
15、如权利要求13或14所述的图像传感器，其中，所述第4区，围着所述信号取出区域。
16、如权利要求1～15中任一项所述的图像传感器，其中，在所述第1沟道的内部，配置多晶硅。
17、一种分离结构的形成方法，是在具有包括第1导电型的第1区和与所述第1导电型不同的第2导电型的多个第2区的多个光电二极管的图案传感器中，将所述多个第2区之间电性分离的分离结构的形成方法，包括：
在沿着表面形成有第1导电型的第1区的半导体基板的所述第1区之上，层叠与所述第1导电型不同的第2导电型的半导体层的工序；
形成沿厚度方向贯通所述半导体层的第1沟道的工序；以及
在所述半导体层的表层部中使所述第1沟道附近的区域氧化，形成宽度大于所述第1沟道并与所述第1沟道一起构成元件分离区的氧化膜，由所述元件分离区隔断所述半导体层从而形成第2区的工序。
18、如权利要求17所述的分离结构的形成方法，还包括：向所述第1沟道的内部充填充填物的工序。
19、如权利要求18所述的分离结构的形成方法，其中，所述充填充填物的工序，包括向所述第1沟道的内部充填由半导体材料构成的充填物的工序；
所述形成氧化膜的工序，包括使所述第1沟道内上部的充填物氧化，形成所述氧化膜的工序。
20、一种分离结构的形成方法，是在具有包括第1导电型的第1区和与所述第1导电型不同的第2导电型的多个第2区的多个光电二极管的图案传感器中，将所述多个第2区之间电性分离的分离结构的形成方法，包括：
在沿着表面形成有第1导电型的第1区的半导体基板的所述第1区之上，层叠与所述第1导电型不同的第2导电型的半导体层的工序；
在所述半导体层的表层部，形成达到所述半导体层的厚度方向的中途的第2沟道的工序；以及
在所述第2沟道的形成区域内，形成宽度小于所述第2沟道、沿厚度方向贯通所述半导体层并与所述第2沟道一起构成元件分离区的第1沟道，由所述元件分离区隔断所述半导体层从而形成第2区的工序。
21、如权利要求20所述的分离结构的形成方法，还包括：向所述第2沟道的内部充填充填物的工序。
22、一种分离结构的形成方法，是在具有包括第1导电型的第1区和与所述第1导电型不同的第2导电型的多个第2区的多个光电二极管的图案传感器中，将所述多个第2区之间电性分离的分离结构的形成方法，包括：
在沿着表面形成有第1导电型的第1区的半导体基板的所述第1区之上，层叠与所述第1导电型不同的第2导电型的半导体层的工序；
形成沿厚度方向贯通所述半导体层的第1沟道后，由包含该第1沟道的元件分离区隔断所述半导体层从而形成第2区的工序；以及
在所述半导体层与所述第1沟道之间掺入所述第1导电型的杂质，形成当在所述光电二极管上外加所定大小的反向偏置电压时、将耗尽层扩大的区域限制在除所述第1沟道周边的所定区域之外的区域的所述第1导电型的耗尽层限制区的工序。
23、如权利要求20～22中任一项所述的分离结构的形成方法，还包括：向所述第1沟道的内部充填充填物的工序。
CNB200480007665XA 2003-06-30 2004-06-30 图像传感器及光电二极管的分离结构的形成方法 Expired - Fee Related CN100466270C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP188394/2003 2003-06-30
JP2003188394 2003-06-30

Publications (2)

Publication Number Publication Date
CN1762055A true CN1762055A (zh) 2006-04-19
CN100466270C CN100466270C (zh) 2009-03-04

Family

ID=33549748

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200480007665XA Expired - Fee Related CN100466270C (zh) 2003-06-30 2004-06-30 图像传感器及光电二极管的分离结构的形成方法

Country Status (6)

Country Link
US (1) US7187017B2 (zh)
JP (1) JP4841249B2 (zh)
KR (1) KR20060022709A (zh)
CN (1) CN100466270C (zh)
TW (1) TW200507289A (zh)
WO (1) WO2005001939A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104898074A (zh) * 2014-03-06 2015-09-09 美格纳半导体有限公司 埋入式磁传感器
CN106252367A (zh) * 2015-06-12 2016-12-21 佳能株式会社 成像装置、制造该成像装置的方法和照相机
CN111384074A (zh) * 2018-12-28 2020-07-07 爱思开海力士有限公司 垂直针型电容器及包括其的图像感测装置
CN112582482A (zh) * 2019-09-30 2021-03-30 罗姆股份有限公司 二极管芯片

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7307327B2 (en) * 2005-08-04 2007-12-11 Micron Technology, Inc. Reduced crosstalk CMOS image sensors
US7875916B2 (en) 2005-09-28 2011-01-25 Eastman Kodak Company Photodetector and n-layer structure for improved collection efficiency
US7652313B2 (en) * 2005-11-10 2010-01-26 International Business Machines Corporation Deep trench contact and isolation of buried photodetectors
KR101176545B1 (ko) * 2006-07-26 2012-08-28 삼성전자주식회사 마이크로 렌즈의 형성방법과 마이크로 렌즈를 포함한이미지 센서 및 그의 제조방법
US8101981B2 (en) * 2007-08-10 2012-01-24 Array Optronix, Inc. Back-illuminated, thin photodiode arrays with isolating etched trenches between elements
US20090243025A1 (en) * 2008-03-25 2009-10-01 Stevens Eric G Pixel structure with a photodetector having an extended depletion depth
US8618458B2 (en) 2008-11-07 2013-12-31 Omnivision Technologies, Inc. Back-illuminated CMOS image sensors
EP2202795A1 (en) * 2008-12-24 2010-06-30 S.O.I. TEC Silicon Method for fabricating a semiconductor substrate and semiconductor substrate
FR2945671A1 (fr) * 2009-05-18 2010-11-19 St Microelectronics Sa Photodiode a controle de charge d'interface et procede associe.
FR2945672A1 (fr) * 2009-05-18 2010-11-19 St Microelectronics Sa Photodiode a controle de charge d'interface par implantation et procede associe.
JP2011086709A (ja) * 2009-10-14 2011-04-28 Toshiba Corp 固体撮像装置及びその製造方法
KR20110055980A (ko) 2009-11-20 2011-05-26 주식회사 하이닉스반도체 리버스 이미지 센서 모듈 및 이의 제조 방법
US8507962B2 (en) 2010-10-04 2013-08-13 International Business Machines Corporation Isolation structures for global shutter imager pixel, methods of manufacture and design structures
FR2969385A1 (fr) 2010-12-21 2012-06-22 St Microelectronics Crolles 2 Capteur d'images a taux d'intermodulation réduit
FR2969384A1 (fr) * 2010-12-21 2012-06-22 St Microelectronics Sa Capteur d'image a intermodulation reduite
DE102011009373B4 (de) * 2011-01-25 2017-08-03 Austriamicrosystems Ag Fotodiodenbauelement
KR102399338B1 (ko) 2014-09-12 2022-05-19 삼성전자주식회사 이미지 센서의 제조 방법
CN104505420B (zh) * 2014-12-24 2016-08-31 苏州矩阵光电有限公司 一种光电探测器及其制备方法
JP6518076B2 (ja) * 2015-02-16 2019-05-22 エイブリック株式会社 受光素子を有する光検出半導体装置
US10069833B2 (en) * 2015-11-29 2018-09-04 International Business Machines Corporation Computer network cross-boundary protection
CN105448945B (zh) * 2015-12-29 2019-07-05 同方威视技术股份有限公司 同面电极光电二极管阵列及其制作方法
KR20190011977A (ko) * 2017-07-26 2019-02-08 주식회사 디비하이텍 후면 조사형 이미지 센서 및 그 제조 방법
JP7129199B2 (ja) * 2018-04-11 2022-09-01 キヤノン株式会社 光検出装置、光検出システム及び移動体
US11152421B2 (en) * 2018-11-06 2021-10-19 Omnivision Technologies, Inc. Small-pitch image sensor
CN109752418B (zh) * 2019-01-21 2021-11-05 中国科学院上海微系统与信息技术研究所 一种微型热导气体传感器
US11196947B2 (en) * 2019-09-17 2021-12-07 New Imaging Technologies Optical sensor
JP7309647B2 (ja) 2020-03-24 2023-07-18 株式会社東芝 受光装置及び半導体装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH069235B2 (ja) * 1986-10-01 1994-02-02 財団法人半導体研究振興会 固体撮像装置の製造方法
JPH02105460A (ja) * 1988-10-14 1990-04-18 Olympus Optical Co Ltd 固体撮像装置の製造方法
JPH0786389A (ja) * 1993-09-14 1995-03-31 Toshiba Corp 半導体装置の製造方法
JPH09213917A (ja) * 1996-01-31 1997-08-15 Sanyo Electric Co Ltd 光半導体集積回路装置
DE19629766C2 (de) * 1996-07-23 2002-06-27 Infineon Technologies Ag Herstellverfahren von Shallow-Trench-Isolationsbereiche in einem Substrat
JP3455655B2 (ja) * 1997-03-03 2003-10-14 株式会社東芝 固体撮像装置および固体撮像装置応用システム
JPH11274461A (ja) * 1998-03-23 1999-10-08 Sony Corp 固体撮像装置とその製造方法
JP3403062B2 (ja) * 1998-03-31 2003-05-06 株式会社東芝 固体撮像装置
US6590242B1 (en) 1999-02-25 2003-07-08 Canon Kabushiki Kaisha Light-receiving element and photoelectric conversion device
JP3584196B2 (ja) * 1999-02-25 2004-11-04 キヤノン株式会社 受光素子及びそれを有する光電変換装置
JP5030323B2 (ja) * 2000-08-07 2012-09-19 ソニー株式会社 固体撮像素子
JP2002164567A (ja) * 2000-11-27 2002-06-07 Matsushita Electric Works Ltd 光電素子
JP4707885B2 (ja) * 2001-06-26 2011-06-22 浜松ホトニクス株式会社 光検出素子
JP2003017677A (ja) * 2001-06-28 2003-01-17 Canon Inc 撮像装置
JP4342142B2 (ja) * 2002-03-22 2009-10-14 富士通マイクロエレクトロニクス株式会社 半導体受光素子
JP2003312024A (ja) 2002-04-22 2003-11-06 Seiko Epson Corp 廃液カートリッジ及びそれを用いた廃液貯蔵装置
US20030211701A1 (en) * 2002-05-07 2003-11-13 Agere Systems Inc. Semiconductor device including an isolation trench having a dopant barrier layer formed on a sidewall thereof and a method of manufacture therefor
JP2004014861A (ja) * 2002-06-07 2004-01-15 Renesas Technology Corp 半導体装置および半導体装置の製造方法
US7196314B2 (en) * 2004-11-09 2007-03-27 Omnivision Technologies, Inc. Image sensor and pixel having an anti-reflective coating over the photodiode
US20060180885A1 (en) * 2005-02-14 2006-08-17 Omnivision Technologies, Inc. Image sensor using deep trench isolation

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104898074A (zh) * 2014-03-06 2015-09-09 美格纳半导体有限公司 埋入式磁传感器
CN106252367A (zh) * 2015-06-12 2016-12-21 佳能株式会社 成像装置、制造该成像装置的方法和照相机
CN111384074A (zh) * 2018-12-28 2020-07-07 爱思开海力士有限公司 垂直针型电容器及包括其的图像感测装置
CN111384074B (zh) * 2018-12-28 2023-08-08 爱思开海力士有限公司 垂直针型电容器及包括其的图像感测装置
CN112582482A (zh) * 2019-09-30 2021-03-30 罗姆股份有限公司 二极管芯片
CN112582482B (zh) * 2019-09-30 2024-01-02 罗姆股份有限公司 二极管芯片

Also Published As

Publication number Publication date
WO2005001939A1 (ja) 2005-01-06
CN100466270C (zh) 2009-03-04
JPWO2005001939A1 (ja) 2006-08-10
JP4841249B2 (ja) 2011-12-21
US7187017B2 (en) 2007-03-06
TW200507289A (en) 2005-02-16
KR20060022709A (ko) 2006-03-10
US20060145202A1 (en) 2006-07-06

Similar Documents

Publication Publication Date Title
CN1762055A (zh) 图像传感器及光电二极管的分离结构的形成方法
CN1905201A (zh) 半导体成像器件及其制造方法
CN1213183A (zh) 一种阈值电压电平设定方法
CN1722454A (zh) 固态图像传感器及其制造方法
CN1156011C (zh) 固态成像器件及其制造方法和固态成像系统
CN1835245A (zh) 嵌有光电二极管区的图像传感器及其制造方法
CN1227745C (zh) 垂直金属－氧化物－半导体晶体管及其制造方法
CN1297011C (zh) 半导体装置及其制造方法
CN1304180A (zh) 功率半导体器件
CN1691351A (zh) 电介质分离型半导体装置
CN1838423A (zh) 固态图像拾取器件和使用其的电子装置及制造其的方法
CN1542980A (zh) 固体摄像装置
CN1209818C (zh) 互补双极晶体管及其制造方法
CN1722455A (zh) 固态图像传感器
CN1705137A (zh) 半导体装置
CN1992298A (zh) 半导体成像器件
CN1279822A (zh) 半导体装置及其制造方法
CN1290202C (zh) 固体摄象装置以及使用该装置的摄像机微型组件
CN1552100A (zh) 半导体装置、半导体装置的制造方法及其电子设备
CN1519946A (zh) 半导体器件
CN1115716C (zh) 半导体衬底的处理方法和半导体衬底
CN1825609A (zh) 固态成像器件及其驱动方法和照相装置
CN1467856A (zh) 半导体装置及其制造方法
CN1421914A (zh) 半导体装置及其制造方法
CN1171314C (zh) 半导体装置及半导体装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090304

Termination date: 20200630