CN104538364B - 稳定闪存单元字线阈值电压的方法 - Google Patents

稳定闪存单元字线阈值电压的方法 Download PDF

Info

Publication number
CN104538364B
CN104538364B CN201410844118.2A CN201410844118A CN104538364B CN 104538364 B CN104538364 B CN 104538364B CN 201410844118 A CN201410844118 A CN 201410844118A CN 104538364 B CN104538364 B CN 104538364B
Authority
CN
China
Prior art keywords
flash cell
injection
wordline
silicon chip
threshold voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410844118.2A
Other languages
English (en)
Other versions
CN104538364A (zh
Inventor
沈思杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201410844118.2A priority Critical patent/CN104538364B/zh
Publication of CN104538364A publication Critical patent/CN104538364A/zh
Application granted granted Critical
Publication of CN104538364B publication Critical patent/CN104538364B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明提供了一种稳定闪存单元字线阈值电压的方法，包括：在硅片布置光刻胶，并去除硅片的有源区上的光刻胶，而留下硅片的外围部分上的光刻胶；对硅片的有源区的闪存单元形成区域执行第一注入处理，其中第一注入处理的注入条件被选择成使得在最终的闪存单元形成期望的浮栅下阈值；对硅片执行闪存单元形成工艺以便在有源区的闪存单元形成区域上形成闪存单元；对硅片的有源区执行第二注入处理以便对闪存单元两侧的字线所对应的硅片区域形成掺杂，其中第二注入处理的注入条件被选择成使得在最终的闪存单元形成期望的字线下阈值。其中，在闪存单元形成工艺中不对闪存单元形成区域进行离子注入。

Description

稳定闪存单元字线阈值电压的方法
技术领域
本发明涉及半导体制造领域，更具体地说，本发明涉及一种稳定闪存单元字线阈值电压的方法。
背景技术
当前的闪存产品(线宽是0.12um的闪存产品)，测试参数字线阈值电压(VtWL)存在较大的变化。具体地说，字线阈值电压VtWL取决于两个因素:一个因素是字线下阈值(Vt1),另一个因素是浮栅下阈值(Vt2)。
不稳定的字线阈值电压VtWL是由于浮栅的氮化硅对下一次单元注入存在厚度变化影响。单元注入的硼(Boron)的注入能量峰值40kev大致对应于大约1300A的厚度。而较小的厚度变化将极大地改变阈值。
图1和图2示意性地示出了根据现有技术的闪存单元的制造方法的相关步骤。如图1和图2所示，在硅片布置光刻胶，并去除硅片的有源区100上的光刻胶，而留下硅片的外围部分200上的光刻胶；随后对硅片的有源区100的一部分执行第一次注入(如图1的向下的箭头所示)；此后，对硅片执行处理以便在硅片上依次形成栅极氧化层101、多晶硅层102、氮化硅层103以及掩模层104；并且针对第一次注入的有源区100的一部分，完全刻蚀掉氮化硅层103以及掩模层104，并部分地刻蚀多晶硅层102，随后执行第二次注入(如图2的向下的箭头所示)。
在上述方法步骤中，如图3所示，第一次注入的注入条件(例如注入能量、注入时间、注入元素)被选择成使得在硅片中形成的掺杂情况使得在最终的闪存单元形成期望的字线下阈值Vt1；而第二次注入的注入条件(例如注入能量、注入时间、注入元素)被选择成使得第二次注入与第一次注入共同地形成期望的浮栅下阈值Vt2。
然而，由于期望的浮栅下阈值Vt2受到第一次注入以及第二次注入的影响，而第二次注入易受到之前形成的层的厚度的影响，所以得到的期望的浮栅下阈值Vt2很可能不精确。因此，期望能够提供一种能够使得闪存单元字线阈值电压稳定的方法。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够避免浮栅下阈值之前形成的层的厚度的影响从而使得闪存单元字线阈值电压稳定的方法。
为了实现上述技术目的，根据本发明，提供了一种稳定闪存单元字线阈值电压的方法，包括：在硅片布置光刻胶，并去除硅片的有源区上的光刻胶，而留下硅片的外围部分上的光刻胶；对硅片的有源区的闪存单元形成区域执行第一注入处理，其中第一注入处理的注入条件被选择成使得在最终的闪存单元形成期望的浮栅下阈值；对硅片执行闪存单元形成工艺以便在有源区的闪存单元形成区域上形成闪存单元；对硅片的有源区执行第二注入处理以便对闪存单元两侧的字线所对应的硅片区域形成掺杂，其中第二注入处理的注入条件被选择成使得在最终的闪存单元形成期望的字线下阈值。
优选地，在闪存单元形成工艺中不对闪存单元形成区域进行离子注入。
优选地，所述闪存单元是NOR型闪存单元。
优选地，第一注入处理的注入条件包括注入能量、注入时间和注入元素。
优选地，第二注入处理的注入条件包括注入能量、注入时间和注入元素。
优选地，所述方法被并入制造闪存存储器的工艺之中。
由此，在根据本发明的稳定闪存单元字线阈值电压的方法中，浮栅下阈值和字线下阈值分别由两个单独的注入步骤决定，从而提高了形成的阈值的精确性，进而提供了由浮栅下阈值和字线下阈值共同影响的闪存单元字线阈值的稳定性。由此，本发明提供了一种能够避免浮栅下阈值之前形成的层的厚度的影响从而使得闪存单元字线阈值电压稳定的方法。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了根据现有技术的闪存单元的制造方法。
图2示意性地示出了根据现有技术的闪存单元的制造方法。
图3示意性地示出了根据现有技术的闪存单元的字线阈值电压。
图4示意性地示出了根据本发明优选实施例的稳定闪存单元字线阈值电压的方法的第一注入步骤。
图5示意性地示出了根据本发明优选实施例的稳定闪存单元字线阈值电压的方法的中间步骤。
图6示意性地示出了根据本发明优选实施例得到的稳定闪存单元字线的第二注入步骤。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
图4至图6示意性地示出了根据本发明优选实施例的稳定闪存单元字线阈值电压的方法的各个步骤。
例如，图4至图6所示的所述方法可有利地并入制造闪存存储器的工艺之中。
具体地，参照图4至图6，根据本发明优选实施例的稳定闪存单元字线阈值电压的方法包括：
在硅片布置光刻胶，并去除硅片的有源区100上的光刻胶，而留下硅片的外围部分200上的光刻胶；
随后，对硅片的有源区100的闪存单元形成区域执行第一注入处理(如图4的向下的箭头所示)，其中第一注入处理的注入条件(例如注入能量、注入时间、注入元素)被选择成使得在最终的闪存单元形成期望的浮栅下阈值Vt2；
此后，对硅片执行闪存单元形成工艺以便在有源区100的闪存单元形成区域上形成闪存单元300(例如，如图5所示的NOR型闪存单元)，其中在闪存单元形成工艺中不对闪存单元形成区域进行离子注入(即，省略掉背景技术中描述的如图2所示的第二次注入)；
然后，对硅片的有源区100执行第二注入处理(如图6的向下的箭头所示)以便对闪存单元300两侧的字线所对应的硅片区域形成掺杂，其中第二注入处理的注入条件(例如注入能量、注入时间、注入元素)被选择成使得在最终的闪存单元形成期望的字线下阈值Vt1。
其中，如图6所示，在第二注入处理中，第二注入处理注入的闪存单元形成区域被闪存单元300阻挡，从而闪存单元300下方的硅片的掺杂不会被第二注入处理影响。
由此，在根据本发明优选实施例的稳定闪存单元字线阈值电压的方法中，浮栅下阈值Vt2和字线下阈值Vt1分别由两个单独的注入步骤决定，从而提高了形成的阈值的精确性，进而提供了由浮栅下阈值Vt2和字线下阈值Vt1共同影响的闪存单元字线阈值的稳定性。由此，本发明优选实施例提供了一种能够避免浮栅下阈值之前形成的层的厚度的影响从而使得闪存单元字线阈值电压稳定的方法。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (7)

1.一种稳定闪存单元字线阈值电压的方法，其特征在于包括：
在硅片布置光刻胶，并去除硅片的有源区上的光刻胶，而留下硅片的外围部分上的光刻胶；
对硅片的有源区的闪存单元形成区域执行第一注入处理，其中第一注入处理的注入条件被选择成使得在最终的闪存单元形成期望的浮栅下阈值；
对硅片的有源区执行第二注入处理以便对闪存单元两侧的字线所对应的硅片区域形成掺杂，其中第二注入处理的注入条件被选择成使得在最终的闪存单元形成期望的字线下阈值。
2.根据权利要求1所述的稳定闪存单元字线阈值电压的方法，其特征在于还包括：对硅片执行闪存单元形成工艺以便在有源区的闪存单元形成区域上形成闪存单元。
3.根据权利要求1或2所述的稳定闪存单元字线阈值电压的方法，其特征在于，在闪存单元形成工艺中不对闪存单元形成区域进行离子注入。
4.根据权利要求1或2所述的稳定闪存单元字线阈值电压的方法，其特征在于，所述闪存单元是NOR型闪存单元。
5.根据权利要求1或2所述的稳定闪存单元字线阈值电压的方法，其特征在于，第一注入处理的注入条件包括注入能量、注入时间和注入元素。
6.根据权利要求2所述的稳定闪存单元字线阈值电压的方法，其特征在于，第二注入处理的注入条件包括注入能量、注入时间和注入元素。
7.根据权利要求1或2所述的稳定闪存单元字线阈值电压的方法，其特征在于，所述方法被并入制造闪存存储器的工艺之中。
CN201410844118.2A 2014-12-25 2014-12-25 稳定闪存单元字线阈值电压的方法 Active CN104538364B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410844118.2A CN104538364B (zh) 2014-12-25 2014-12-25 稳定闪存单元字线阈值电压的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410844118.2A CN104538364B (zh) 2014-12-25 2014-12-25 稳定闪存单元字线阈值电压的方法

Publications (2)

Publication Number Publication Date
CN104538364A CN104538364A (zh) 2015-04-22
CN104538364B true CN104538364B (zh) 2018-01-26

Family

ID=52853867

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410844118.2A Active CN104538364B (zh) 2014-12-25 2014-12-25 稳定闪存单元字线阈值电压的方法

Country Status (1)

Country Link
CN (1) CN104538364B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109920731B (zh) * 2019-03-20 2021-03-19 上海华虹宏力半导体制造有限公司 多晶硅薄膜晶体管及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1213183A (zh) * 1997-09-10 1999-04-07 日本电气株式会社 一种阈值电压电平设定方法
CN1309426A (zh) * 1999-11-12 2001-08-22 密克罗奇普技术公司 用于独立阀值电压控制的存储单元和选择栅的装置及方法
CN1905195A (zh) * 2005-07-26 2007-01-31 海力士半导体有限公司 闪存器件及其制造方法
CN1979788A (zh) * 2005-12-09 2007-06-13 东部电子股份有限公司 多位闪存单元的制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011105268A1 (en) * 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1213183A (zh) * 1997-09-10 1999-04-07 日本电气株式会社 一种阈值电压电平设定方法
CN1309426A (zh) * 1999-11-12 2001-08-22 密克罗奇普技术公司 用于独立阀值电压控制的存储单元和选择栅的装置及方法
CN1905195A (zh) * 2005-07-26 2007-01-31 海力士半导体有限公司 闪存器件及其制造方法
CN1979788A (zh) * 2005-12-09 2007-06-13 东部电子股份有限公司 多位闪存单元的制造方法

Also Published As

Publication number Publication date
CN104538364A (zh) 2015-04-22

Similar Documents

Publication Publication Date Title
KR101965709B1 (ko) 3차원 반도체 메모리 장치
US9130038B2 (en) Three-dimensional semiconductor memory device, memory system including the same, method of manufacturing the same and method of operating the same
US20110165749A1 (en) Method of making a semiconductor structure useful in making a split gate non-volatile memory cell
CN104425510A (zh) 半导体结构及其形成方法
CN102664180B (zh) 多晶硅电阻器结构及其制造方法
CN108305876A (zh) 半导体元件与其制作方法
CN106206322A (zh) 自对准低压超结mofet的制造方法
US20160172369A1 (en) Forming memory using doped oxide
CN106298790A (zh) 快闪存储器的形成方法
US7584438B2 (en) Method for rapid estimation of layout-dependent threshold voltage variation in a MOSFET array
CN104538364B (zh) 稳定闪存单元字线阈值电压的方法
US9768117B1 (en) Semiconductor device and method for manufacturing semiconductor device
US9331160B2 (en) Split-gate non-volatile memory cells having gap protection zones
US9875939B1 (en) Methods of forming uniform and pitch independent fin recess
CN105810683A (zh) 一种3d nand闪存结构及其制作方法
US20170229540A1 (en) Non-volatile memory device having reduced drain and read disturbances
CN107994025B (zh) 增加浮栅型闪存侧墙宽度的方法以及浮栅型闪存结构
CN104538361B (zh) 控制闪存单元阈值电压的方法
US9299804B2 (en) Electrical coupling of memory cell access devices to a word line
CN104851839B (zh) 一种提高存储器性能的方法
US7863110B2 (en) Semiconductor device and method for fabricating the same
US8420480B2 (en) Patterning a gate stack of a non-volatile memory (NVM) with formation of a gate edge diode
US9397176B2 (en) Method of forming split gate memory with improved reliability
US9595547B2 (en) Array substrate and method for repairing broken data line
CN105762115B (zh) 存储器件的形成方法

Legal Events

Date Code Title Description
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant