CN106206322A - 自对准低压超结mofet的制造方法 - Google Patents
自对准低压超结mofet的制造方法 Download PDFInfo
- Publication number
- CN106206322A CN106206322A CN201610783170.0A CN201610783170A CN106206322A CN 106206322 A CN106206322 A CN 106206322A CN 201610783170 A CN201610783170 A CN 201610783170A CN 106206322 A CN106206322 A CN 106206322A
- Authority
- CN
- China
- Prior art keywords
- polysilicon
- deep trench
- active area
- forms
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 62
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 60
- 229920005591 polysilicon Polymers 0.000 claims abstract description 54
- 238000005530 etching Methods 0.000 claims abstract description 28
- 230000001413 cellular effect Effects 0.000 claims abstract description 14
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 9
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 9
- 239000001301 oxygen Substances 0.000 claims abstract description 9
- 230000003647 oxidation Effects 0.000 claims description 19
- 238000007254 oxidation reaction Methods 0.000 claims description 19
- 238000001259 photo etching Methods 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 238000005260 corrosion Methods 0.000 claims description 10
- 230000007797 corrosion Effects 0.000 claims description 10
- 238000001039 wet etching Methods 0.000 claims description 8
- 238000001312 dry etching Methods 0.000 claims description 7
- 238000005516 engineering process Methods 0.000 claims description 7
- 238000005137 deposition process Methods 0.000 claims description 6
- 238000009279 wet oxidation reaction Methods 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 239000011148 porous material Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 18
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000004064 recycling Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种自对准低压超结MOFET的制造方法，在n型外延上形成的终端区深沟槽包围有源区深沟槽;在所述深沟槽的底部和侧壁生长场氧化层；进行第一次多晶硅淀积；刻蚀至多晶硅与外延层上表面齐平；去除表面场氧化层；有源区深沟槽上方得到一个浅沟槽；形成MOSFET器件栅氧；第二次多晶硅淀积；第二次多晶硅干法回刻，形成浅槽MOSFET器件栅极；形成P阱；形成高厚度氧化层，去除该氧化层；制作器件有源区；接触孔刻蚀，小尺寸元胞区，整个有源区区域光阻打开，终端孔需求区域光阻打开，进行小尺寸元胞区自对准孔刻蚀；接触孔刻蚀注入形成欧姆接触，最终完成结构。本发明能够在工艺成本不变的前提下，减小源区、单个元胞面积，减小整个芯片面积。
Description
技术领域
本发明属于半导体功率器件技术领域，具体涉及一种自对准低压超结MOFET的制造方法。
背景技术
对于传统的功率MOSFET器件，器件导通电阻(Ron)与源漏击穿电压存在一定的折中关系（Ron∝BV2.5），长久以来限制了功率MOSFET器件的发展。低压超结 MOSFET 利用电荷平衡原理，使得N型漂移区即使在较高掺杂浓度的情况下也能实现器件较高的击穿电压，从而获得低的导通电阻，打破了传统功率MOSFET的硅极限。然而由于器件向小尺寸发展，小尺寸对光刻对准工艺越来越严苛。
器件的市场竞争力除了器件自身良好的电性能参数外，还取决于自身制造成本，降低单个器件成本可以从两个方便着手，一是通过优化设计，不断增加单个硅片上面的器件数量；二是降低硅片的工艺成本，而工艺成本主要取决于流片工艺中的光罩数量。
目前现有的大尺寸低压超结MOSFET的生产制造时，源区面积大，孔对准没有问题，但是随着向小尺寸工艺发展，源区面积缩小增加工厂孔光刻对准的难度，对准不准确就会造成器件失效或者器件参数异常。
发明内容
本发明提供了一种自对准低压超结MOFET的制造方法。
为解决上述问题，本发明采取的技术方案是：
本发明实施例提供一种自对准低压超结MOFET的制造方法，该方法通过以下步骤实现：
步骤一：提供n型重掺杂的 n+衬底，并在n+衬底上形成n型外延层；
步骤二：在n型外延上通过光刻、干法腐蚀形成有源区的深沟槽与终端区的深沟槽，终端区深沟槽包围有源区深沟槽;
步骤三：利用湿法热氧化工艺在所述深沟槽的底部和侧壁生长场氧化层；
步骤四：利用多晶硅淀积工艺，进行第一次多晶硅淀积；
步骤五：通过干法腐蚀工艺进行多晶硅回刻，刻蚀至多晶硅与外延层上表面齐平；
步骤六：利用干法加湿法工艺去除表面场氧化层，同时场氧化层向深沟槽内部凹陷不能大于1000A；
步骤七：通过光刻、多晶硅刻蚀及湿法腐蚀工艺对有源区深沟槽内的第一多晶硅及场氧化层先后进行回刻，使有源区深沟槽上方得到一个浅沟槽，终端区深沟槽内的第一多晶硅及场氧化层在光刻胶的保护下不回刻；
步骤八：经过干法热氧化工艺生长栅氧化层，形成MOSFET器件栅氧；
步骤九：第二次多晶硅淀积；
步骤十：第二次多晶硅干法回刻，形成浅槽MOSFET器件栅极，多晶硅与外延表面落差大于3000A；
步骤十一：P-BODY注入，形成P阱；
步骤十二：通过湿法氧化，形成高厚度氧化层，然后采用湿法刻蚀去除该氧化层，缩小源区尺寸；
步骤十三：通过注入，制作器件有源区；
步骤十四：接触孔刻蚀，小尺寸元胞区，整个有源区区域光阻打开，终端孔需求区域光阻打开，进行小尺寸元胞区自对准孔刻蚀；
步骤十五：接触孔刻蚀注入形成欧姆接触，最终完成结构。
上述方案中，所述步骤十四中，小尺寸元胞区孔光阻全部打开，终端区孔光阻需求性打开。
上述方案中，所述步骤九中，多晶硅栅极表面与顶部栅氧化层表面高度差大于0.3um与通过对裸露源区表面进行大于0.25um的氧化，然后利用选择氧化层刻蚀方法将氧化层去掉，缩小源区横向尺寸，再利用刻蚀设备对硅和介质层的选择性刻蚀形成不需要光刻版的孔结构。
本发明实施例还提供一种自对准低压超结MOFET的制造方法，该方法通过以下步骤实现：
步骤一：提供n型重掺杂的 n+衬底，并在n+衬底上形成n型外延层；
步骤二：在n型外延上通过光刻、干法腐蚀形成有源区的深沟槽与终端区的深沟槽，终端区深沟槽包围有源区深沟槽;
步骤三：利用湿法热氧化工艺在所述深沟槽的底部和侧壁生长场氧化层；
步骤四：利用多晶硅淀积工艺，进行第一次多晶硅淀积；
步骤五：通过干法腐蚀工艺进行多晶硅回刻，刻蚀至多晶硅与外延层上表面齐平；
步骤六：利用干法加湿法工艺去除表面场氧化层，同时场氧化层向深沟槽内部凹陷不能大于1000A；
步骤七：通过光刻、多晶硅刻蚀及湿法腐蚀工艺对有源区深沟槽内的第一多晶硅及场氧化层先后进行回刻，使有源区深沟槽上方得到一个浅沟槽，终端区深沟槽内的第一多晶硅及场氧化层在光刻胶的保护下不回刻；
步骤八：经过干法热氧化工艺生长栅氧化层，形成MOSFET器件栅氧；
步骤九：第二次多晶硅淀积；
步骤十：第二次多晶硅干法回刻，形成浅槽MOSFET器件栅极，多晶硅与外延表面落差大于3000A；
步骤十一：P-BODY注入，形成P阱；
步骤十二：接触孔刻蚀，小尺寸元胞区，整个有源区区域光阻打开，终端孔需求区域光阻打开，进行小尺寸元胞区自对准孔刻蚀；
步骤十三：通过湿法氧化，形成高厚度氧化层，然后采用湿法刻蚀去除该氧化层，缩小源区尺寸；
步骤十四：通过注入，制作器件有源区；
步骤十五：接触孔刻蚀注入形成欧姆接触，最终完成结构。
与现有技术相比，本发明的有益效果：
本发明能够在工艺成本不变的前提下，用传统的半导体制造工艺实现，不会增加工艺的难度，减小源区、单个元胞面积，进而优化参数，减小整个芯片面积，增加单个鬼片上面的器件数量，达到降低器件生产成本目的。
附图说明
图1为本发明步骤一的示意图；
图2为本发明步骤二的示意图；
图3为本发明步骤三的示意图；
图4为本发明步骤四的示意图；
图5为本发明步骤五的示意图；
图6为本发明步骤六的示意图；
图7为本发明步骤七的示意图；
图8为本发明步骤八的示意图；
图9为本发明步骤九的示意图；
图10为本发明步骤十的示意图；
图11为本发明步骤十一的示意图；
图12为本发明步骤十二的示意图；
图13为本发明步骤十三的示意图；
图14为本发明步骤十四的示意图；
图15为本发明步骤十五的示意图；
图16为本发明步骤十六的示意图；
图17为本发明步骤十七的示意图；
图18为本发明步骤十八的示意图；
图19为本发明器件的截面图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
实施例1
本发明实施例提供一种低压超结MOSFET的制造方法，该方法为：通过深槽填充多晶硅，两个深槽互相电荷平衡完成超结功能，再在深槽上方采用湿法腐蚀的方式形成浅槽，在浅槽中制作低压超结MOSFET，共同构成低压超结器件。
本发明实施例提供一种低压超结MOSFET的制造方法,该方法通过以下步骤实现：
步骤一：提供 n 型重掺杂的 n+ 衬底，并在n+衬底上形成n型外延层，如图1示；
步骤二：在n型外延上通过光刻、干法腐蚀形成多个阵列型的条形深槽，如图2示；
步骤三：利用热氧化工艺在所述深槽底部和侧壁生长场氧化层，如图3示；
步骤四：利用多晶硅淀积工艺，进行第一次多晶硅淀积，如图4示；
步骤五：利用光刻工艺和多晶硅干法腐蚀进行多晶硅回刻，去除表面不需要的多晶硅结构如图5示；
步骤六：场氧化层的湿法腐蚀，在每个深槽上方得到一个浅槽，如图6示；
步骤七：经过牺牲氧化、栅氧氧化，形成MOSFET器件栅氧，如图7示；
步骤八：第二次多晶硅淀积，如图8示；
步骤九：第二次多晶硅干法回刻，形成浅槽MOSFET器件栅极，如图9示；
步骤十：P-BODY注入，形成P阱，如图10示；
步骤十一：湿法氧化形成自对准形貌氧化层，如图11示；
步骤十二：湿法刻蚀自对准形貌氧化层，形成孔自对准形貌，如图12示；
步骤十三：source注入，形成器件源极，如图13示；
步骤十四：介质淀积，如图14示；
步骤十五：通过光刻和介质层腐蚀工艺形成形成自对准表面，如图15示；
步骤十六：通过介质层做分离和外延层腐蚀工艺形成形成接触孔，如图16示；
步骤十七：接触孔注入，形成外延和孔内金属的欧姆接触，如图17示；
步骤十八：完成孔钨填充，和表面金属工艺形成器件正面结构，如图18示。
步骤十九：最后完成背面金属工艺，形成器件漏端，完成最终器件结构，如图19示。
多晶硅栅极表面与顶部栅氧化层表面高度差大于0.3um与步骤十一通过对裸露源区表面进行大于0.25um的氧化，然后利用选择氧化层刻蚀方法将氧化层去掉，缩小源区横向尺寸，再在步骤十六利用刻蚀设备对硅和介质层的选择性刻蚀形成不需要光刻版的孔结构。
实施例2：
本发明实施例还提供一种自对准低压超结MOFET的制造方法，其特征在于，该方法通过以下步骤实现：
步骤一：提供n型重掺杂的 n+衬底，并在n+衬底上形成n型外延层；
步骤二：在n型外延上通过光刻、干法腐蚀形成有源区的深沟槽与终端区的深沟槽，终端区深沟槽包围有源区深沟槽;
步骤三：利用湿法热氧化工艺在所述深沟槽的底部和侧壁生长场氧化层；
步骤四：利用多晶硅淀积工艺，进行第一次多晶硅淀积；
步骤五：通过干法腐蚀工艺进行多晶硅回刻，刻蚀至多晶硅与外延层上表面齐平；
步骤六：利用干法加湿法工艺去除表面场氧化层，同时场氧化层向深沟槽内部凹陷不能大于1000A；
步骤七：通过光刻、多晶硅刻蚀及湿法腐蚀工艺对有源区深沟槽内的第一多晶硅及场氧化层先后进行回刻，使有源区深沟槽上方得到一个浅沟槽，终端区深沟槽内的第一多晶硅及场氧化层在光刻胶的保护下不回刻；
步骤八：经过干法热氧化工艺生长栅氧化层，形成MOSFET器件栅氧；
步骤九：第二次多晶硅淀积；
步骤十：第二次多晶硅干法回刻，形成浅槽MOSFET器件栅极，多晶硅与外延表面落差大于3000A；
步骤十一：P-BODY注入，形成P阱；
步骤十二：接触孔刻蚀，小尺寸元胞区，整个有源区区域光阻打开，终端孔需求区域光阻打开，进行小尺寸元胞区自对准孔刻蚀；
步骤十三：通过湿法氧化，形成高厚度氧化层，然后采用湿法刻蚀去除该氧化层，缩小源区尺寸；
步骤十四：通过注入，制作器件有源区；
步骤十五：接触孔刻蚀注入形成欧姆接触，最终完成结构。
这样，步骤十一到十三之间阱形成到源区形成的源区底部形状对步骤十五中孔注入对靠近沟槽侧壁阱的保护性。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。
Claims (4)
1.一种自对准低压超结MOFET的制造方法，其特征在于，该方法通过以下步骤实现：
步骤一：提供n型重掺杂的 n+衬底，并在n+衬底上形成n型外延层；
步骤二：在n型外延上通过光刻、干法腐蚀形成有源区的深沟槽与终端区的深沟槽，终端区深沟槽包围有源区深沟槽;
步骤三：利用湿法热氧化工艺在所述深沟槽的底部和侧壁生长场氧化层；
步骤四：利用多晶硅淀积工艺，进行第一次多晶硅淀积；
步骤五：通过干法腐蚀工艺进行多晶硅回刻，刻蚀至多晶硅与外延层上表面齐平；
步骤六：利用干法加湿法工艺去除表面场氧化层，同时场氧化层向深沟槽内部凹陷不能大于1000A；
步骤七：通过光刻、多晶硅刻蚀及湿法腐蚀工艺对有源区深沟槽内的第一多晶硅及场氧化层先后进行回刻，使有源区深沟槽上方得到一个浅沟槽，终端区深沟槽内的第一多晶硅及场氧化层在光刻胶的保护下不回刻；
步骤八：经过干法热氧化工艺生长栅氧化层，形成MOSFET器件栅氧；
步骤九：第二次多晶硅淀积；
步骤十：第二次多晶硅干法回刻，形成浅槽MOSFET器件栅极，多晶硅与外延表面落差大于3000A；
步骤十一：P-BODY注入，形成P阱；
步骤十二：通过湿法氧化，形成高厚度氧化层，然后采用湿法刻蚀去除该氧化层，缩小源区尺寸；
步骤十三：通过注入，制作器件有源区；
步骤十四：接触孔刻蚀，小尺寸元胞区，整个有源区区域光阻打开，终端孔需求区域光阻打开，进行小尺寸元胞区自对准孔刻蚀；
步骤十五：接触孔刻蚀注入形成欧姆接触，最终完成结构。
2.根据权利要求1所述的自对准低压超结MOFET的制造方法，其特征在于：所述步骤十四中，小尺寸元胞区孔光阻全部打开，终端区孔光阻需求性打开。
3.根据权利要求1或2所述的自对准低压超结MOFET的制造方法，其特征在于：所述步骤九中，多晶硅栅极表面与顶部栅氧化层表面高度差大于0.3um与通过对裸露源区表面进行大于0.25um的氧化，然后利用选择氧化层刻蚀方法将氧化层去掉，缩小源区横向尺寸，再利用刻蚀设备对硅和介质层的选择性刻蚀形成不需要光刻版的孔结构。
4.一种自对准低压超结MOFET的制造方法，其特征在于，该方法通过以下步骤实现：
步骤一：提供n型重掺杂的 n+衬底，并在n+衬底上形成n型外延层；
步骤二：在n型外延上通过光刻、干法腐蚀形成有源区的深沟槽与终端区的深沟槽，终端区深沟槽包围有源区深沟槽;
步骤三：利用湿法热氧化工艺在所述深沟槽的底部和侧壁生长场氧化层；
步骤四：利用多晶硅淀积工艺，进行第一次多晶硅淀积；
步骤五：通过干法腐蚀工艺进行多晶硅回刻，刻蚀至多晶硅与外延层上表面齐平；
步骤六：利用干法加湿法工艺去除表面场氧化层，同时场氧化层向深沟槽内部凹陷不能大于1000A；
步骤七：通过光刻、多晶硅刻蚀及湿法腐蚀工艺对有源区深沟槽内的第一多晶硅及场氧化层先后进行回刻，使有源区深沟槽上方得到一个浅沟槽，终端区深沟槽内的第一多晶硅及场氧化层在光刻胶的保护下不回刻；
步骤八：经过干法热氧化工艺生长栅氧化层，形成MOSFET器件栅氧；
步骤九：第二次多晶硅淀积；
步骤十：第二次多晶硅干法回刻，形成浅槽MOSFET器件栅极，多晶硅与外延表面落差大于3000A；
步骤十一：P-BODY注入，形成P阱；
步骤十二：接触孔刻蚀，小尺寸元胞区，整个有源区区域光阻打开，终端孔需求区域光阻打开，进行小尺寸元胞区自对准孔刻蚀；
步骤十三：通过湿法氧化，形成高厚度氧化层，然后采用湿法刻蚀去除该氧化层，缩小源区尺寸；
步骤十四：通过注入，制作器件有源区；
步骤十五：接触孔刻蚀注入形成欧姆接触，最终完成结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610783170.0A CN106206322B (zh) | 2016-08-30 | 2016-08-30 | 自对准低压超结mosfet的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610783170.0A CN106206322B (zh) | 2016-08-30 | 2016-08-30 | 自对准低压超结mosfet的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106206322A true CN106206322A (zh) | 2016-12-07 |
| CN106206322B CN106206322B (zh) | 2019-06-21 |
Family
ID=58087206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610783170.0A Active CN106206322B (zh) | 2016-08-30 | 2016-08-30 | 自对准低压超结mosfet的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106206322B (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106920752A (zh) * | 2017-03-15 | 2017-07-04 | 西安龙腾新能源科技发展有限公司 | 低压超结mosfet栅源氧化层结构及制造方法 |
| CN107731833A (zh) * | 2017-08-31 | 2018-02-23 | 长江存储科技有限责任公司 | 一种阵列共源极填充结构及其制备方法 |
| CN108091573A (zh) * | 2017-12-20 | 2018-05-29 | 西安龙腾新能源科技发展有限公司 | 屏蔽栅沟槽mosfet esd结构及其制造方法 |
| CN108364870A (zh) * | 2018-01-23 | 2018-08-03 | 西安龙腾新能源科技发展有限公司 | 改善栅极氧化层质量的屏蔽栅沟槽mosfet制造方法 |
| CN108735605A (zh) * | 2018-01-23 | 2018-11-02 | 西安龙腾新能源科技发展有限公司 | 改善沟槽底部场板形貌的屏蔽栅沟槽mosfet制造方法 |
| CN113299599A (zh) * | 2021-04-07 | 2021-08-24 | 上海芯导电子科技股份有限公司 | 一种自对准的场效应晶体管及其制备方法 |
| CN113471078A (zh) * | 2021-06-11 | 2021-10-01 | 上海格瑞宝电子有限公司 | 一种sgt-mosfet及其制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103137698A (zh) * | 2011-11-23 | 2013-06-05 | 力士科技股份有限公司 | 一种金属氧化物半导体场效应晶体管及制造方法 |
| CN105655402A (zh) * | 2016-03-31 | 2016-06-08 | 西安龙腾新能源科技发展有限公司 | 低压超结mosfet终端结构及其制造方法 |
-
2016
- 2016-08-30 CN CN201610783170.0A patent/CN106206322B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103137698A (zh) * | 2011-11-23 | 2013-06-05 | 力士科技股份有限公司 | 一种金属氧化物半导体场效应晶体管及制造方法 |
| CN105655402A (zh) * | 2016-03-31 | 2016-06-08 | 西安龙腾新能源科技发展有限公司 | 低压超结mosfet终端结构及其制造方法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106920752A (zh) * | 2017-03-15 | 2017-07-04 | 西安龙腾新能源科技发展有限公司 | 低压超结mosfet栅源氧化层结构及制造方法 |
| CN107731833A (zh) * | 2017-08-31 | 2018-02-23 | 长江存储科技有限责任公司 | 一种阵列共源极填充结构及其制备方法 |
| US10658379B2 (en) | 2017-08-31 | 2020-05-19 | Yangtze Memory Technologies Co., Ltd. | Array common source structures of three-dimensional memory devices and fabricating methods thereof |
| CN108091573A (zh) * | 2017-12-20 | 2018-05-29 | 西安龙腾新能源科技发展有限公司 | 屏蔽栅沟槽mosfet esd结构及其制造方法 |
| CN108364870A (zh) * | 2018-01-23 | 2018-08-03 | 西安龙腾新能源科技发展有限公司 | 改善栅极氧化层质量的屏蔽栅沟槽mosfet制造方法 |
| CN108735605A (zh) * | 2018-01-23 | 2018-11-02 | 西安龙腾新能源科技发展有限公司 | 改善沟槽底部场板形貌的屏蔽栅沟槽mosfet制造方法 |
| CN108364870B (zh) * | 2018-01-23 | 2021-03-02 | 龙腾半导体股份有限公司 | 改善栅极氧化层质量的屏蔽栅沟槽mosfet制造方法 |
| CN113299599A (zh) * | 2021-04-07 | 2021-08-24 | 上海芯导电子科技股份有限公司 | 一种自对准的场效应晶体管及其制备方法 |
| CN113471078A (zh) * | 2021-06-11 | 2021-10-01 | 上海格瑞宝电子有限公司 | 一种sgt-mosfet及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106206322B (zh) | 2019-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106206322B (zh) | 自对准低压超结mosfet的制造方法 | |
| CN105280688B (zh) | 超级结半导体器件 | |
| CN105655402B (zh) | 低压超结mosfet终端结构及其制造方法 | |
| CN108091573A (zh) | 屏蔽栅沟槽mosfet esd结构及其制造方法 | |
| CN104347422A (zh) | 带静电释放保护电路的沟槽式mos晶体管的制造方法 | |
| CN104916544B (zh) | 一种沟槽式分栅功率器件的制造方法 | |
| US9673299B2 (en) | Method for manufacturing split-gate power device | |
| CN103151309A (zh) | 深沟槽功率mos器件及其制备方法 | |
| CN106920752A (zh) | 低压超结mosfet栅源氧化层结构及制造方法 | |
| CN104617045A (zh) | 沟槽栅功率器件的制造方法 | |
| CN201725795U (zh) | 三层光罩沟槽mos器件 | |
| CN106229339A (zh) | 一种超结mos的终端结构及其制造方法 | |
| CN108063159B (zh) | 半导体功率器件的终端结构、半导体功率器件及其制作方法 | |
| CN104332499A (zh) | 一种vdmos器件及其终端结构的形成方法 | |
| CN206134689U (zh) | 高集成度的低压沟槽栅dmos器件 | |
| CN209515675U (zh) | 一种分离栅mosfet器件 | |
| CN107818920A (zh) | 屏蔽栅沟槽mosfet的栅氧层结构及制造方法 | |
| CN104241356B (zh) | 一种dmos器件及其制作方法 | |
| CN113659011A (zh) | 基于超结mosfet的集成器件及其制造方法 | |
| CN205488142U (zh) | 一种低压超结mosfet终端结构 | |
| CN105551963A (zh) | 低压超结mosfet的制造方法 | |
| CN102956489B (zh) | 沟槽晶体管的制造方法 | |
| CN207852683U (zh) | 一种低导通电阻的沟槽mosfet器件 | |
| US10217857B2 (en) | Super junction MOSFET and method of manufacturing the same | |
| CN102779850B (zh) | 沟渠式金属氧化物半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 710021 export processing zone, No. twelve, 1 road, Fengcheng, Shaanxi, Xi'an Patentee after: Longteng Semiconductor Co., Ltd. Address before: 710021 export processing zone, No. twelve, 1 road, Fengcheng, Shaanxi, Xi'an Patentee before: Xi'an Lonten Renewable Energy Technology Inc. |
|
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 710021 export processing zone, No. twelve, 1 road, Fengcheng, Shaanxi, Xi'an Patentee after: Longteng Semiconductor Co., Ltd Address before: 710021 export processing zone, No. twelve, 1 road, Fengcheng, Shaanxi, Xi'an Patentee before: LONTEN SEMICONDUCTOR Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder |