CN207852683U - 一种低导通电阻的沟槽mosfet器件 - Google Patents

Abstract

本实用新型属于半导体器件的制造技术领域，涉及一种低导通电阻的沟槽MOSFET器件，器件元胞单元包括半导体基板，半导体基板包括N型衬底及N型漂移区；在N型漂移区内设有P型体区及位于P型体区间的沟槽，P型体区上方设有N型源区和P型阱区，沟槽内设有栅氧化层、绝缘介质层及栅极多晶硅，N型源区与绝缘介质层左右邻接，在绝缘介质层、N型源区和P型阱区上方设有第一电极,N型衬底下方设有第二电极；本实用新型通过刻蚀浅接触孔，在器件相邻沟槽之间的硅表面区形成金属分别和N型源区、P型阱区的欧姆接触，省去了相邻两个沟槽之间光刻对位刻蚀的接触孔，降低了器件的最小元胞尺寸，从而降低了单位面积的导通电阻，提高了器件的性价比。

Description

一种低导通电阻的沟槽MOSFET器件

技术领域

本实用新型涉及一种沟槽MOSFET器件，尤其是一种低导通电阻的沟槽MOSFET器件，属于半导体器件的制造技术领域。

背景技术

随着功率沟槽MOS器件工艺和设计的日趋成熟，不断的降低器件成本，提高器件的竞争力也变得越来越迫切。众所周知，器件的导通电阻一直是衡量MOSFET性能的主要参数，而提高单位面积内的元胞密度可以有效降低导通电阻，现有的沟槽MOS器件结构中由于工艺的限制，最小元胞尺寸（pitch）无法进一步降低，现有工艺最小元胞尺寸基本在0.9um以上，如图1所示，为常规沟槽MOS器件结构，相邻沟槽之间有一个光刻对位刻蚀形成的接触孔，此接触孔内金属要与沟槽内多晶硅保持绝缘，接触孔和沟槽需留足够的对位和光刻套刻余量，才能保证光刻形成的接触孔内的金属与沟槽内的多晶硅保持绝缘，而且接触孔也有最小线宽的限制，因此器件的最小元胞尺寸无法降低到太小。

目前，现有的常规N型沟槽栅MOS器件的工艺步骤通常为：

1、在外延上生长或淀积氧化层；

2、选择性沟槽刻蚀（第一光刻板）

3、热氧化栅氧，多晶硅淀积并刻蚀，在沟槽内留下多晶硅；

4、P型杂质硼注入并推进，形成P型体区05；

5、N型杂质磷或砷注入并退火，形成N型源区06（此步会用到N+光刻板，第二光刻板）；

6、氧化介质层淀积，形成绝缘介质层；

7、接触孔选择性刻蚀（第三光刻板）；

8、金属淀积并选择性刻蚀，形成第一电极（第四光刻板）

9、淀积形成第二电极。

发明内容

本实用新型的目的是克服现有技术中存在的不足，提出了一种低导通电阻的沟槽MOSFET器件及其制造方法，通过刻蚀浅接触孔，在器件相邻沟槽之间的硅表面区形成金属分别和N型源区、P型阱区的欧姆接触，省去了相邻两个沟槽之间光刻对位刻蚀的接触孔，降低了器件的最小元胞尺寸，从而降低了单位面积的导通电阻，提高了器件的性价比。

为实现以上技术目的，本实用新型的技术方案是：一种低导通电阻的沟槽MOSFET器件，包括位于器件中心区的有源区和位于有源区外围的终端保护区，所述有源区包括若干个相互并联的器件元胞单元，所述器件元胞单元包括半导体基板，所述半导体基板包括第一导电类型衬底及位于第一导电类型衬底上的第一导电类型漂移区，所述第一导电类型衬底下层设有第二电极，所述第二电极与第一导电类型衬底欧姆接触；在所述第一导电类型漂移区内设有第二导电类型体区及位于第二导电类型体区间的沟槽，其特征在于，所述第二导电类型体区上方设有第一导电类型源区和第二导电类型阱区，所述沟槽内设有位于沟槽内壁的栅氧化层、位于沟槽上方的绝缘介质层及被栅氧化层和绝缘介质层包围的栅极多晶硅，所述第一导电类型源区与沟槽内的绝缘介质层左右邻接且底部低于栅极多晶硅顶部，在所述绝缘介质层、第一导电类型源区和第二导电类型阱区上方设有第一电极。

进一步地，所述第一电极和第二电极均为金属层。

进一步地，所述第一电极与栅极多晶硅间通过绝缘介质层隔开绝缘。

进一步地，所述第二电极与第一导电类型衬底欧姆接触，所述第一电极与第一导电类型源区欧姆接触，所述第一电极与第二导电类型阱区欧姆接触。

进一步地，对于N型沟槽MOSFET器件，所述第一导电类型为N型导电，所述第二导电类型为P型导电；对于P型沟槽MOSFET器件，所述第一导电类型为P型导电，所述第二导电类型为N型导电。

为了实现以上技术目的，本实用新型还提出一种低导通电阻的沟槽MOSFET器件制造方法，其特征在于，包括如下步骤：

步骤一. 提供一半导体基板，所述半导体基板包括第一导电类型衬底及生长在第一导电类型衬底上的第一导电类型漂移区，所述第一导电类型漂移区的上表面为第一主面，第一导电类型衬底的下表面为第二主面；

步骤二. 在第一主面上淀积一层氧化层，对氧化层进行刻蚀，形成多个用于沟槽刻蚀的掩膜窗口，通过掩膜窗口的掩蔽，在所述第一导电类型漂移区内刻蚀形成若干个沟槽，所述沟槽从第一主面向第一导电类型漂移区内延伸；

步骤三. 在沟槽内以及第一主面上生长一层氧化层，在沟槽内形成栅沟槽；

步骤四. 在栅沟槽内及第一主面上淀积多晶硅，所述多晶硅填满栅沟槽；

步骤五. 对多晶硅进行刻蚀，去除第一主面及栅沟槽上部的多晶硅，使多晶硅表面低于沟槽顶部，沟槽内剩余多晶硅为栅极多晶硅；

步骤六. 对第一主面及沟槽内的氧化层进行刻蚀，通过控制腐蚀条件，使沟槽内栅极多晶硅上方的氧化层去掉，且沟槽上方两侧氧化层横向腐蚀掉部分，同时第一主面上的氧化层变薄；

步骤七. 在氧化层的掩蔽下，在第一主面注入第一导电类型杂质，并退火，在沟槽两侧形成第一导电类型源区；

步骤八. 去除氧化层，在第一主面上注入第二导电类型杂质，并推阱，在第一导电类型漂移区内形成第二导电类型体区；

步骤九. 在第一主面及沟槽内淀积氧化介质层；

步骤十. 对氧化介质层进行刻蚀，去除第一主面上的氧化介质层，在沟槽内的氧化介质层形成绝缘介质层；

步骤十一. 对第一主面的硅进行刻蚀，然后在第一主面上注入第二导电类型杂质，在第二导电类型体区上方形成第二导电类型阱区；

步骤十二. 在第一主面和第二主面上淀积金属层，对第一主面上金属进行刻蚀，在第一主面和第二主面上分别形成第一电极和第二电极。

进一步地，所述第二导电类型体区的杂质浓度小于第二导电类型阱区，所述第二导电类型阱区的杂质浓度小于第一导电类型源区的杂质浓度。

与传统沟槽MOSFET器件相比，本实用新型具有以下优点：

1）本实用新型方案相比普通沟槽MOS，利用氧化层湿法横向腐蚀原理，先注入N型杂质形成N型源区，然后注入P型杂质形成P型阱区，最后整体刻蚀浅接触孔，这样可以在器件相邻沟槽之间的硅表面区形成金属同时和N型源区以及P型阱区的欧姆接触，省去了相邻两个沟槽之间光刻对位刻蚀的接触孔，降低了器件的最小元胞尺寸，从而降低了单位面积的导通电阻，提高了器件的性价比；

2）本实用新型器件制作方法没有增加光刻次数，工艺简单。

附图说明

图1是现有的沟槽MOSFET器件的剖面图。

图2是本实用新型沟槽MOSFET器件的剖面图。

图3（a）~图3（j）是本实用新型实施例中沟槽MOSFET器件制造方法剖面示意图，其中：

图3（a）为半导体基板生长氧化层剖面图。

图3（b）为形成掩蔽窗口的剖面图。

图3（c）为形成沟槽的剖面图。

图3（d）为形成栅氧化层和栅极多晶硅的剖面图。

图3（e）为刻蚀多晶硅后的剖面图。

图3（f）为氧化层腐蚀后的剖面图。

图3（g）为形成N型源区的剖面图。

图3（h）为形成P型体区的剖面图。

图3（j）为淀积氧化介质层的剖面图。

图3（k）为形成绝缘介质层后的剖面图。

图3（l）为形成P型阱区后的剖面图。

附图标记说明：01-N型漂移区、02-N型衬底、03-沟槽、04-P型阱区、05-P型体区、06-N型源区、07-第二电极、08-栅氧化层、09-栅极多晶硅、10-绝缘介质层和11-第一电极。

具体实施方式

下面结合具体附图和实施例对本实用新型作进一步说明。

如图2所示，以N型导电类型为例的一种低导通电阻的沟槽MOSFET器件，包括位于器件中心区的有源区和位于有源区外围的终端保护区，所述有源区包括若干个相互并联的器件元胞单元，所述器件元胞单元包括半导体基板，所述半导体基板包括N型衬底02及位于N型衬底02上的N型漂移区01，所述N型衬底02下层设有第二电极07，所述第二电极07与N型衬底02欧姆接触；在所述N型漂移区01内设有P型体区05及位于P型体区05间的沟槽03，其特征在于，所述P型体区05上方设有N型源区06和P型阱区04，所述沟槽03内设有位于沟槽03内壁的栅氧化层08、位于沟槽03上方的绝缘介质层10及被栅氧化层08和绝缘介质层10包围的栅极多晶硅09，所述N型源区06与沟槽03内的绝缘介质层10左右邻接且底部低于栅极多晶硅09顶部，在所述绝缘介质层10、N型源区06和P型阱区04上方设有第一电极11，所述第一电极11和第二电极07均为金属层，所述第一电极11与栅极多晶硅09间通过绝缘介质层10隔开绝缘；

所述第二电极07与N型衬底02欧姆接触，所述第一电极11与N型源区06欧姆接触，所述第一电极11与P型阱区04欧姆接触。

如上实施例中的一种低导通电阻的沟槽MOSFET器件制造方法，其特征在于，包括如下步骤：

步骤一. 提供一半导体基板，所述半导体基板包括N型衬底02及生长在N型衬底02上的N型漂移区01，所述N型漂移区01的上表面为第一主面001，N型衬底02的下表面为第二主面002；

如图3（a）和图3（b）所示，步骤二. 在第一主面001上淀积一层氧化层，对氧化层进行刻蚀，形成多个用于沟槽刻蚀的掩膜窗口，通过掩膜窗口的掩蔽，如图3（c）所示，在所述N型漂移区01内刻蚀形成若干个沟槽03，所述沟槽03从第一主面001向N型漂移区01内延伸；

本实施例中，沟槽03刻蚀形成后，在沟槽03内生长一层牺牲氧化层，再去除沟槽03内的牺牲氧化层，这样用来修整刻蚀沟槽03后的凹凸不平，使沟槽03更平整；

如图3（d）所示，步骤三. 在沟槽03内以及第一主面001上生长一层氧化层，在沟槽03内形成栅氧化层08，所述栅氧化层08形成栅沟槽；

步骤四. 在栅沟槽内及第一主面001上淀积多晶硅，所述多晶硅填满栅沟槽11；

如图3（e）所示，步骤五. 对多晶硅进行刻蚀，去除第一主面001及栅沟槽上部的多晶硅，使多晶硅表面低于沟槽03顶部，沟槽03内剩余多晶硅为栅极多晶硅09；

如图3（f）所示，步骤六. 对第一主面001及沟槽03内的氧化层进行湿法腐蚀，（这里的氧化层为步骤二中的氧化层和生长栅氧化层08的氧化层）通过控制腐蚀条件，使沟槽03内栅极多晶硅09上方的氧化层去掉，且沟槽03上方两侧氧化层横向腐蚀掉部分（作为后面通过注入N型导电杂质形成N型源区06），同时第一主面001上的氧化层变薄，作为后面注入N型导电杂质的掩蔽层；

以氧化层5000A为例，控制腐蚀速率200A/min，采用氢氟酸溶液腐蚀约10min，纵向腐蚀速率一般高于横向速率，纵向腐蚀2000A，横向腐蚀每单边0.1um，使得沟槽03及第一主面001上的栅氧化层08腐蚀干净；

如图3（g）所示，步骤七. 在第一主面001上氧化层的掩蔽下，在第一主面001注入N型杂质，这里N型杂质为砷或磷，最好为砷杂质，并退火，在沟槽03两侧形成N型源区06；

如图3（h）所示，步骤八. 去除氧化层，在第一主面001上注入P型杂质，所述P型杂质为硼，并推阱，在N型漂移区01内形成P型体区05；

如图3（j）所示，步骤九. 在第一主面001及沟槽03内淀积氧化介质层；

如图3（k）所示，步骤十. 对氧化介质层进行刻蚀，去除第一主面001上的氧化介质层，在沟槽03内的氧化介质层形成绝缘介质层10；此处终端区会用到孔光刻板，用于刻蚀栅极引出孔；

如图3（l）所示，步骤十一. 对第一主面001的硅进行刻蚀，将元胞区第一主面001上的P型体区05和N型源区06刻蚀掉一部分，然后在第一主面001上注入P型杂质，此处P型杂质注入剂量相比N型源区06注入剂量小很多，不会改变N型源区06的掺杂等级，在P型体区05上方形成P型阱区04，且P型阱区04与N型源区06左右邻接；

如图2所示，步骤十二. 在第一主面001和第二主面002上淀积金属层，对第一主面001上金属进行刻蚀，在第一主面001和第二主面002上分别形成第一电极11和第二电极07，第一电极11与第一主面001上的N型源区06和P型阱区04均形成欧姆接触。

所述P型体区05的杂质浓度小于P型阱区04，所述P型阱区04的杂质浓度小于N型源区06的杂质浓度。

本实用新型方案相比现有沟槽MOS，利用氧化层湿法横向腐蚀原理，并以氧化层作为掩蔽层，注入N型杂质形成N型源极06，然后注入P型杂质形成P型阱区04，最后整体刻蚀第一主面001的硅，进行浅接触孔刻蚀，无需光刻板对位刻蚀，在器件相邻沟槽之间的硅表面区形成第一电极11，第一电极11和N型源区06、P型阱区04均欧姆接触，省去了相邻两个沟槽之间光刻对位刻蚀的接触孔，降低了器件的最小元胞尺寸，从而降低了单位面积的导通电阻，提高了器件的性价比，且本实用新型器件结构没有增加光刻次数，工艺简单。

以器件元胞单元尺寸0.6um为例，沟槽03宽度为0.3um，N型源区06的宽度为0.1um，P型阱区的宽度为0.1um，与元胞单元尺寸为0.9um相比，元胞单元尺寸降低0.3um，单位面积导通电阻可降低15%~20%。

以上对本实用新型及其实施方式进行了描述，该描述没有限制性，附图中所示的也只是本实用新型的实施方式之一，实际结构并不局限于此。总而言之如果本领域的普通技术人员受其启示，在不脱离本实用新型创造宗旨的情况下，不经创造性的设计出与该技术方案相似的结构方式及实施例，均应属于本实用新型的保护范围。

Claims (5)

1.一种低导通电阻的沟槽MOSFET器件，包括位于器件中心区的有源区和位于有源区外围的终端保护区，所述有源区包括若干个相互并联的器件元胞单元，所述器件元胞单元包括半导体基板，所述半导体基板包括第一导电类型衬底（02）及位于第一导电类型衬底（02）上的第一导电类型漂移区（01），所述第一导电类型衬底（02）下层设有第二电极（07），所述第二电极（07）与第一导电类型衬底（02）欧姆接触；在所述第一导电类型漂移区（01）内设有第二导电类型体区（05）及位于第二导电类型体区（05）间的沟槽（03），其特征在于，所述第二导电类型体区（05）上方设有第一导电类型源区（06）和第二导电类型阱区（04），所述沟槽（03）内设有位于沟槽（03）内壁的栅氧化层（08）、位于沟槽（03）上方的绝缘介质层（10）及被栅氧化层（08）和绝缘介质层（10）包围的栅极多晶硅（09），所述第一导电类型源区（06）与沟槽（03）内的绝缘介质层（10）左右邻接且底部低于栅极多晶硅（09）顶部，在所述绝缘介质层（10）、第一导电类型源区（06）和第二导电类型阱区（04）上方设有第一电极（11）。

2.根据权利要求1所述的一种低导通电阻的沟槽MOSFET器件，其特征在于，所述第一电极（11）和第二电极（07）均为金属层。

3.根据权利要求1所述的一种低导通电阻的沟槽MOSFET器件，其特征在于，所述第一电极（11）与栅极多晶硅（09）间通过绝缘介质层（10）隔开绝缘。

4.根据权利要求1所述的一种低导通电阻的沟槽MOSFET器件，其特征在于，所述第二电极（07）与第一导电类型衬底（02）欧姆接触，所述第一电极（11）与第一导电类型源区（06）欧姆接触，所述第一电极（11）与第二导电类型阱区（04）欧姆接触。

5.根据权利要求1所述的一种低导通电阻的沟槽MOSFET器件，其特征在于，对于N型沟槽MOSFET器件，所述第一导电类型为N型导电，所述第二导电类型为P型导电；对于P型沟槽MOSFET器件，所述第一导电类型为P型导电，所述第二导电类型为N型导电。