CN104576743B - 沟槽功率mos器件及其制造方法 - Google Patents
沟槽功率mos器件及其制造方法 Download PDFInfo
- Publication number
- CN104576743B CN104576743B CN201510045005.0A CN201510045005A CN104576743B CN 104576743 B CN104576743 B CN 104576743B CN 201510045005 A CN201510045005 A CN 201510045005A CN 104576743 B CN104576743 B CN 104576743B
- Authority
- CN
- China
- Prior art keywords
- layer
- cellular
- conduction type
- groove
- interarea
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 113
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 35
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 35
- 238000000034 method Methods 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 230000001413 cellular effect Effects 0.000 claims abstract description 174
- 239000002184 metal Substances 0.000 claims abstract description 39
- 229910052751 metal Inorganic materials 0.000 claims abstract description 39
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims description 74
- 238000005530 etching Methods 0.000 claims description 31
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 28
- 239000000463 material Substances 0.000 claims description 16
- 239000012535 impurity Substances 0.000 claims description 13
- 239000000377 silicon dioxide Substances 0.000 claims description 13
- 229920005591 polysilicon Polymers 0.000 claims description 12
- 238000001259 photo etching Methods 0.000 claims description 8
- 239000011521 glass Substances 0.000 claims description 7
- 235000012239 silicon dioxide Nutrition 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 230000000873 masking effect Effects 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 2
- 239000002210 silicon-based material Substances 0.000 claims description 2
- 230000008021 deposition Effects 0.000 abstract description 4
- 238000000407 epitaxy Methods 0.000 description 12
- 210000004027 cell Anatomy 0.000 description 6
- 238000000151 deposition Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- OKZIUSOJQLYFSE-UHFFFAOYSA-N difluoroboron Chemical compound F[B]F OKZIUSOJQLYFSE-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000010923 batch production Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 210000003850 cellular structure Anatomy 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000010792 warming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66537—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a self aligned punch through stopper or threshold implant under the gate region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及一种具有超高元胞密度的深沟槽功率MOS器件及其制造方法，其元胞区内的元胞采用沟槽结构，在功率MOS器件的截面上，元胞沟槽的内壁以及底部生长有栅氧化层，元胞沟槽内淀积有导电多晶硅；在元胞沟槽的槽口设置热氧化层，在热氧化层上沉积有绝缘介质层，所述绝缘介质层以及热氧化层仅且分布于元胞沟槽的槽口；在所述功率MOS器件的截面上，源极接触孔从第一导电类型源极区向下延伸进入第二导电类型阱层内，在源极接触孔内填充有源极金属，源极金属与第一导电类型源极区、第二导电类型阱层均欧姆接触。本发明结构紧凑，可大幅度降低MOS器件沟道电阻，从而降低整个器件的特征导通电阻。
Description
技术领域
本发明涉及一种功率MOS器件及其制造方法，尤其是一种沟槽功率MOS器件及其制造方法，属于功率半导体器件的技术领域。
背景技术
沟槽功率MOS器件具有集成度高、导通电阻低、开关速度快、开关损耗小的特点，广泛应用于各类电源管理及开关转换。随着工业的发展，全球变暖导致气候环境越来越恶劣，各国开始越来越重视节能减碳和可持续发展，因此对于功率MOS器件的功耗及其转换效率要求越来越高，在应用频率不高的情况下，功耗主要由导通损耗决定，导通损耗主要受制于特征导通电阻大小的影响；其中，特征导通电阻越小，导通损耗越小。
降低特征导通电阻的有效方法之一是通过提高元胞密度，增加单位面积总有效宽度，从而达到降低特征导通电阻的目的。提高元胞密度即需降低相邻元胞间距（pitch），目前现有国内外量产的最小pitch在1.0μm左右，现有技术再向下降低受制于光刻工艺能力和光刻机对位精度，光刻工艺能力主要指能曝光出最小的沟槽线宽和接触孔线宽，对位精度主要指孔曝光时孔与元胞沟槽的对位精度。目前国内量产工艺能曝光并能保持刻蚀后形貌良好的最小元胞沟槽线宽约0.25μm，最终刻蚀并制作牺牲氧化层和绝缘栅氧化层后，沟槽线宽约0.4μm，国内量产能曝光并能保持刻蚀后形貌良好的最小元胞接触孔线宽约0.25μm，248nmDUV 光刻机对位精度在60nm左右，为保证足够工艺窗口，元胞接触孔到最终做完绝缘栅氧化层元胞沟槽的间距至少为0.09μm，这样现有技术工艺，最小能达到的pitch约为0.83μm，很难进一步降低。
因此，如何通过改进器件设计，克服工艺能力局限，来提高元胞密度，降低导通电阻成为本技术领域技术人员的重要研究方向。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种沟槽功率MOS器件及其制造方法，其结构紧凑，元胞密度仅受制于元胞沟槽的最小线宽和间距，工艺上，源极接触孔刻蚀采用自对准工艺，不受制于接触孔线宽和孔到元胞沟槽的对位精度，元胞密度可从常规工艺的0.645G个单胞结构/inch2提升到2.133G个单胞结构/inch2，可大幅度降低MOS器件沟道电阻，从而降低整个器件的特征导通电阻。
按照本发明提供的技术方案，所述沟槽功率MOS器件，在所述功率MOS器件的俯视平面上，包括位于半导体基板上的元胞区以及终端保护区，所述元胞区位于半导体基板的中心区，终端保护区环绕包围所述元胞区；在所述功率MOS器件的截面上，半导体基板包括位于上部的第一导电类型外延层以及位于下部的第一导电类型漏极区，所述第一导电类型漏极区与第一导电类型外延层邻接；
在元胞区内，第一导电类型外延层内的上部设有第二导电类型阱层，元胞区内包括若干并联设置的元胞，元胞区内的元胞采用沟槽结构，元胞沟槽位于第二导电类型阱层，深度伸入第二导电类型阱层下方的第一导电类型外延层内，相邻元胞沟槽的侧壁上方设有第一导电类型源极区，所述第一导电类型源极区位于第二导电类型阱层内的上部且与元胞沟槽的侧壁相接触；其特征是：
在所述功率MOS器件的截面上，元胞沟槽的内壁以及底部生长有栅氧化层，在所述生长有栅氧化层的元胞沟槽内淀积有导电多晶硅；在元胞沟槽的槽口设置热氧化层，所述热氧化层覆盖元胞沟槽侧壁的栅氧化层以及元胞沟槽槽口下方的导电多晶硅，在热氧化层上沉积有绝缘介质层，所述绝缘介质层以及热氧化层仅且分布于元胞沟槽的槽口；
在所述功率MOS器件的截面上，在第二导电类型阱层上方设有源极接触孔，所述源极接触孔从第一导电类型源极区向下延伸进入第二导电类型阱层内，在源极接触孔内填充有源极金属，所述源极金属与第一导电类型源极区、第二导电类型阱层均欧姆接触，且源极金属与元胞沟槽内的导电多晶硅通过绝缘介质层以及热氧化层相绝缘隔离。
所述第一导电类型外延层包括第一导电类型第一外延层及第一导电类型第二外延层，第一导电类型第一外延层位于第一导电类型第二外延层与第一导电类型漏极区间，且第一导电类型第一外延层邻接第一导电类型漏极区及第一导电类型第二外延层；第二导电类型阱层位于第一导电类型第二外延层内的上部；元胞沟槽的深度伸入第一导电类型第二外延层或第一导电类型第一外延层内。
以分布于元胞沟槽槽口内的热氧化层以及绝缘介质层作为遮挡掩蔽层，采用自对准刻蚀工艺，得到源极接触孔。
一种沟槽功率MOS器件的制造方法，所述功率MOS器件的制造方法包括如下步骤：
a、提供具有两个相对主面的半导体基板，所述两个相对主面包括第一主面与第二主面，在第一主面与第二主面间包括第一导电类型外延层以及第一导电类型漏极区，第一导电类型外延层的上表面形成半导体基板的第一主面，第一导电类型漏极区的下表面形成半导体基板的第二主面；
b、在上述半导体基板的第一主面上淀积硬掩膜层，选择性地掩蔽和刻蚀硬掩膜层，以在半导体基板的第一主面上方形成沟槽刻蚀的硬掩膜窗口；
c、利用上述硬掩膜窗口，刻蚀半导体基板的第一主面，以在半导体基板内得到所需的深沟槽，所述深沟槽包括元胞沟槽；
d、在上述搬到基板的第一主面上生长牺牲氧化层，所述牺牲氧化层覆盖半导体基板的第一主面，并覆盖于元胞沟槽的侧壁以及底壁；
e、通过刻蚀去除上述覆盖于第一主面以及元胞沟槽内的牺牲氧化层，并在去除牺牲氧化层的第一主面上生长栅氧化层，所述栅氧化层覆盖半导体基板的第一主面，并覆盖在元胞沟槽的侧壁以及底壁；
f、在上述半导体基板的第一主面上淀积栅极导电多晶硅材料层，所述栅极导电多晶硅材料层填充在元胞沟槽内并覆盖在第一主面上方的栅氧化层上；
g、去除上述半导体基板第一主面上方的栅极导电多晶硅材料层，以得到位于元胞沟槽内的导电多晶硅；
h、在上述半导体基板的第一主面上注入第二导电类型杂质离子，并通过推阱后在第一导电类型外延层内形成位于元胞区内的第二导电类型阱层，元胞沟槽的槽底位于元胞区内第二导电类型阱层的下方；
i、在上述半导体基板的第一主面上，进行源极区光刻，并注入第一导电类型杂质离子，通过推结后在元胞区的第二导电类型阱层内形成第一导电类型源极区；
j、在上述半导体基板的第一主面上通过热氧化生长热氧化层；
k、在上述半导体基板的第一主面上沉积绝缘介质层，所述绝缘介质层覆盖在热氧化层上；
l、对上述绝缘介质层进行接触孔光刻，以得到位于元胞沟槽外侧的源极接触孔，所述源极接触孔从第一导电类型源极区向下延伸进入第二导电类型阱层内；
m、在上述半导体基板的第一主面上注入第二导电类型杂质离子并进行退火；
n、在上述半导体基板的第一主面上方淀积金属层，所述金属层填充源极接触孔内并覆盖元胞沟槽槽口上方的绝缘介质层上，以形成金属连线；所述金属连线包括源极金属，所述源极金属与第一导电类型源极区以及第二导电类型阱层均欧姆接触。
所述热氧化层的厚度为1000À~5000À。
在步骤l中，具体包括如下步骤：
l1、对半导体基板第一主面上方的绝缘介质层以及热氧化层进行刻蚀，以去除元胞沟槽槽口外的绝缘介质层以及热氧化层；
l2、利用元胞沟槽槽口的绝缘介质层以及热氧化层进行自对准刻蚀，以得到源极接触孔。
所述硬掩膜层为LPTEOS、热氧化二氧化硅加化学气相沉积二氧化硅或热二氧化硅加氮化硅。
所述绝缘介质层为硅玻璃（USG）、硼磷硅玻璃（BPSG）或磷硅玻璃（PSG）。
所述半导体基板的材料包括硅，所述第一导电类型外延层包括第一导电类型第一外延层及第一导电类型第二外延层，第一导电类型第一外延层位于第一导电类型第二外延层与第一导电类型漏极区间，且第一导电类型第一外延层邻接第一导电类型漏极区及第一导电类型第二外延层；第二导电类型阱层位于第一导电类型第二外延层内的上部；元胞沟槽的深度伸入第一导电类型第二外延层或第一导电类型第一外延层内。
所述“第一导电类型”和“第二导电类型”两者中，对于N型MOS场效应管，第一导电类型指N型，第二导电类型为P型；对于P型MOS场效应管，第一导电类型与第二导电类型所指的类型与N型MOS场效应管正好相反。
本发明的优点：元胞沟槽内导电多晶硅的上方及元胞沟槽侧壁区域生长有热氧化层，热氧化层上淀积有绝缘介质层，所述热氧化层和绝缘介质层仅只覆盖于元胞沟槽的槽口，利用热氧化层和绝缘介质层可实现源极接触孔的自对准刻蚀，即依靠元胞沟槽上方的热氧化层和绝缘介质层作为遮挡屏蔽层，实现元胞沟槽外侧壁源极接触孔自对准普遍刻蚀。由于是采用自对准刻蚀工艺，故元胞区的元胞密度不再受制于接触孔线宽及接触孔到元胞沟槽的对位精度，仅受制于元胞沟槽的最小线宽和间距，可从常规工艺1.0μm pitch元胞密度的0.645G个单胞结构/inch2提升到0.55μm pitch元胞密度的2.133G个单胞结构/inch2，元胞密度提高约220%，可大幅度降低MOS器件沟道电阻，从而降低整个器件的特征导通电阻。
附图说明
图1为本发明的结构剖视图。
图2~图15为本发明的具体实施工艺步骤剖视图，其中
图2为本发明半导体基板的剖视图。
图3为本发明得到硬掩膜窗口的剖视图。
图4为本发明得到元胞沟槽后的剖视图。
图5为本发明得到牺牲氧化层后的剖视图。
图6为本发明得到栅氧化层后的剖视图。
图7为本发明得到栅极导电多晶硅材料层后的剖视图。
图8为本发明得到导电多晶硅后的剖视图。
图9为本发明P型阱层后的剖视图。
图10为本发明得到N型源极区后的剖视图。
图11为本发明得到热氧化层后的剖视图。
图12为本发明得到绝缘介质层后的剖视图。
图13为本发明对绝缘介质层以及热氧化层进行刻蚀后的剖视图。
图14为本发明得到源极接触孔后的剖视图。
图15为本发明得到源极金属后的剖视图。
附图标记说明：1-N型漏极区、2-N型第一外延层、3-N型第二外延层、4-P型阱层、5-源极金属、6-元胞沟槽、7-N型源极区、8-源极接触孔、9-绝缘介质层、10-热氧化层、11-栅氧化层、12-导电多晶硅、13-第一主面、14-第二主面、15-硬掩膜层、16-硬掩膜窗口、17-牺牲氧化层以及18-槽口。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
如图1和图15所示：为了可大幅度降低MOS器件沟道电阻，从而降低整个器件的特征导通电阻，以N型功率MOS器件为例，本发明在所述功率MOS器件的俯视平面上，包括位于半导体基板上的元胞区以及终端保护区，所述元胞区位于半导体基板的中心区，终端保护区环绕包围所述元胞区；在所述功率MOS器件的截面上，半导体基板包括位于上部的N型外延层以及位于下部的N型漏极区1，所述N型漏极区1与N型外延层邻接；
在元胞区内，N型外延层内的上部设有P型阱层4，元胞区内包括若干并联设置的元胞，元胞区内的元胞采用沟槽结构，元胞沟槽6位于P型阱层4，深度伸入P型阱层4下方的N型外延层内，相邻元胞沟槽6的侧壁上方设有N型源极区7，所述N型源极区7位于P型阱层4内的上部且与元胞沟槽6的侧壁相接触；
在所述功率MOS器件的截面上，元胞沟槽6的内壁以及底部生长有栅氧化层11，在所述生长有栅氧化层11的元胞沟槽6内淀积有导电多晶硅12；在元胞沟槽6的槽口18设置热氧化层10，所述热氧化层10覆盖元胞沟槽6侧壁的栅氧化层11以及元胞沟槽槽口18下方的导电多晶硅12，在热氧化层10上沉积有绝缘介质层9，所述绝缘介质层9以及热氧化层10仅且分布于元胞沟槽6的槽口18；
在所述功率MOS器件的截面上，在P型阱层4上方设有源极接触孔8，所述源极接触孔8从N型源极区7向下延伸进入P型阱层4内，在源极接触孔8内填充有源极金属5，所述源极金属5与N型源极区7、P型阱层4均欧姆接触，且源极金属5与元胞沟槽6内的导电多晶硅12通过绝缘介质层9以及热氧化层10相绝缘隔离。
具体地，对应功率MOS器件的终端保护区可以不限于任何形式，在N型外延层内形成P型阱层4后，在元胞区的截面上，P阱层4位于N型外延层的上方，元胞沟槽6的槽底位于P阱层4的下方，N型源极区7位于相邻元胞沟槽6侧壁的上方，且N型源极区7与元胞沟槽6内的导电多晶硅12相交叠。
本发明实施例中，热氧化层10以及绝缘介质层9仅且分布在元胞沟槽6的槽口位置，热氧化层10与元胞沟槽6内槽口18位置相对应的栅氧化层11以及位于槽口18位置的导电多晶硅12相接触，绝缘介质层9覆盖在热氧化层10上，通过绝缘介质层9以及热氧化层10可以作为遮挡屏蔽层，实现元胞沟槽6外侧壁源极接触孔8的自对准普遍刻蚀，以使得元胞区的元胞密度不再受制于接触孔线宽以及源极接触孔到元胞沟槽6的对位精度，即以分布于元胞沟槽槽口18内的热氧化层10以及绝缘介质层9作为遮挡掩蔽层，采用自对准刻蚀工艺，得到源极接触孔8，从而可以大幅降低MOS器件沟道电阻，降低整个MOS器件的特征导通电阻。
源极接触孔8贯穿N型源极区7并进入P型阱层4内，且源极接触孔8在P型阱层4内的深度不大于P型阱层4的深度，在源极接触孔8贯穿N型源极区7后，得到元胞沟槽6外侧壁上的N型源极区7，源极金属5与N型源极区7以及P型阱层4均接触，且源极金属5与N型源极区7与P型阱层4均欧姆接触，通过源极金属5能得到功率MOS器件的源电极，由于绝缘介质层9以及热氧化层10分布于元胞沟槽6的槽口18，因此，位于元胞沟槽6内的导电多晶硅12通过绝缘介质层9以及热氧化层10与源极金属5相互绝缘隔离，不会影响整个MOS器件的栅电极引出。
进一步地，所述N型外延层包括N型第一外延层2及N型第二外延层3，N型第一外延层2位于N型第二外延层3与N型漏极区1间，且N型第一外延层2邻接N型漏极区1及N型第二外延层3；P型阱层4位于N型第二外延层3内的上部；元胞沟槽6的深度伸入N型第二外延层3或N型第一外延层2内。元胞沟槽6的深度不会大于N型外延层的厚度，即元胞沟槽6的槽底位于N型漏极区1的上方。
如图2~图15所示，上述具有超高元胞密度深沟槽功率MOS器件，可以通过下述工艺步骤制备得到，具体步骤包括：
a、提供具有两个相对主面的半导体基板，所述两个相对主面包括第一主面13与第二主面14，在第一主面与13第二主面14间包括N型外延层以及N型漏极区1，N型外延层的上表面形成半导体基板的第一主面13，N型漏极区1的下表面形成半导体基板的第二主面14；
如图2所示，半导体基板的材料包括硅，N型外延层包括N型第一外延层2以及N型第二外延层3，N型漏极区1的掺杂浓度大于N型第一外延层2的掺杂浓度，N型第一外延层2的掺杂浓度大于N型第二外延层3的掺杂浓度，在具体实施时，N型外延层也可以只包括N型第一外延层2或N型第二外延层3，具体可以根据需要进行选择，此处不再赘述。
b、在上述半导体基板的第一主面13上淀积硬掩膜层15，选择性地掩蔽和刻蚀硬掩膜层15，以在半导体基板的第一主面13上方形成沟槽刻蚀的硬掩膜窗口16；
如图3所示，所述硬掩膜层15为LPTEOS、热氧化二氧化硅加化学气相沉积二氧化硅或热二氧化硅加氮化硅。硬掩膜窗口16贯通硬掩膜层15，在半导体基板的第一主面13上设置硬掩膜层15以及得到硬掩膜窗口16的工艺过程均为本技术领域人员所熟知，此处不再赘述。
c、利用上述硬掩膜窗口16，刻蚀半导体基板的第一主面13，以在半导体基板内得到所需的深沟槽，所述深沟槽包括元胞沟槽6；
如图4所示，由于硬掩膜窗口16的位置可以根据需要进行选择设置，再有硬掩膜窗口16的位置将底部的半导体基板第一主面13裸露，通过干法刻蚀半导体基板，从而在有硬掩膜窗口16的位置得到深沟槽，由于本发明中元胞区采用沟槽结构，因此，深沟槽包括元胞沟槽6，元胞沟槽6从第一主面13向下延伸，元胞沟槽6的深度不大于N型外延层的厚度。
d、在上述搬到基板的第一主面14上生长牺牲氧化层17，所述牺牲氧化层17覆盖半导体基板的第一主面13，并覆盖于元胞沟槽6的侧壁以及底壁；
如图5所示，牺牲氧化层17二氧化碳层，牺牲氧化层17可以通过热氧化生长得到。
e、通过刻蚀去除上述覆盖于第一主面13以及元胞沟槽6内的牺牲氧化层17，并在去除牺牲氧化层17的第一主面13上生长栅氧化层11，所述栅氧化层11覆盖半导体基板的第一主面13，并覆盖在元胞沟槽6的侧壁以及底壁；
如图6所示，通过牺牲氧化层17能够去除半导体基板第一主面13以及元胞沟槽6内的杂质，提高半导体基板第一主面13以及元胞沟槽6内的清洁度，去除牺牲氧化层17可以采用现有常用的刻蚀工艺，具体不再赘述。在去除牺牲氧化层17后，再次热氧化生长得到栅氧化层11。
f、在上述半导体基板的第一主面13上淀积栅极导电多晶硅材料层，所述栅极导电多晶硅材料层填充在元胞沟槽6内并覆盖在第一主面13上方的栅氧化层11上；
如图7所示，通过栅极导电多晶硅材料层用于形成导电多晶硅。
g、去除上述半导体基板第一主面13上方的栅极导电多晶硅材料层，以得到位于元胞沟槽6内的导电多晶硅12；
如图8所示，去除半导体基板第一主面13上方的栅极导电多晶硅材料层，得到位于元胞沟槽6内的导电多晶硅12，元胞沟槽6内的导电多晶硅12低于元胞沟槽6的高度，以在元胞沟槽6的槽口具有一段空余的高度。去除第一主面13上栅极导电多晶硅材料层的具体工艺为本技术领域人员所熟知，此处不再赘述。
h、在上述半导体基板的第一主面13上注入P型杂质离子，并通过推阱后在N型外延层内形成位于元胞区内的P型阱层4，元胞沟槽6的槽底位于元胞区内P型阱层4的下方；
如图9所示，在半导体基板的第一主面13上方注入P型杂质离子，从而在推阱后形成P型阱层4，注入P型杂质离子浓度以及推阱的过程为本技术领域人员所熟知，此处不再赘述，P型阱层4在N型外延层内的深度小于元胞沟槽6的深度，即元胞沟槽6的槽底位于P型阱层4的下方。
i、在上述半导体基板的第一主面13上，进行源极区光刻，并注入N型杂质离子，通过推结后在元胞区的P型阱层4内形成N型源极区7；
如图10所示，在形成P阱层4后，通过注入N型杂质离子以及源极区光刻，从而在P型阱层4内形成N型源极区7，进行源极区光刻以及注入N型杂质离子推结形成N型源极区7的过程为本技术领域常用的技术手段，为本技术领域人员所熟知，此处不再赘述。
j、在上述半导体基板的第一主面13上通过热氧化生长热氧化层10；
如图11所示，热氧化层10为二氧化硅层，所述热氧化层10的厚度为1000À~5000À。由于栅氧化层11与热氧化层10均为二氧化硅层，因此，在第一主面13上的二氧化硅层，均形成二氧化硅层的热氧化层10。
k、在上述半导体基板的第一主面13上沉积绝缘介质层9，所述绝缘介质层9覆盖在热氧化层10上；
如图12所示，所述绝缘介质层9为硅玻璃（USG）、硼磷硅玻璃（BPSG）或磷硅玻璃（PSG）。
l、对上述绝缘介质层9进行接触孔光刻，以得到位于元胞沟槽6外侧的源极接触孔8，所述源极接触孔8从N型源极区7向下延伸进入P型阱层4内；
如图13和图14所示，在步骤l中，具体包括如下步骤：
l1、对半导体基板第一主面13上方的绝缘介质层9以及热氧化层10进行刻蚀，以去除元胞沟槽槽口18外的绝缘介质层9以及热氧化层10；
本发明实施例中，对绝缘介质层9以及热氧化层10进行刻蚀，直至将第一主面13上的绝缘介质层9与热氧化层10刻蚀干净，即保留位于槽口18内的绝缘介质层9以及热氧化层10，对绝缘介质层9以及热氧化层10进行刻蚀的工艺为本技术领域人员所熟知，此处不再赘述，刻蚀后的结果如图13所示。
l2、利用元胞沟槽槽口的绝缘介质层9以及热氧化层10进行自对准刻蚀，以得到源极接触孔8。
利用绝缘介质层9以及热氧化层10作为遮挡屏蔽层，对半导体基板进行硅刻蚀，在采用接触孔的自对准普遍刻蚀后，能得到源极接触孔8，源极接触孔8贯穿N型源极区7，从而也能得到元胞沟槽6侧壁上方且与元胞沟槽6的外侧壁相接触的N型源极区7，如图14所示。
m、在上述半导体基板的第一主面13上注入P型杂质离子并进行退火；
本发明实施例中，注入P型杂质离子的浓度不会影响N型源极区7，注入P型杂质离子并进行退火的工艺步骤，能提高源极金属5与N型源极区7以及P型阱层4欧姆接触的可靠性。所述P型杂质离子通常为BF2（二氟化硼）或者B（硼），注入能量通常在20kev~80kev，注入剂量通常在1e13~1e15之间，退火温度通常在700℃~900℃左右。
n、在上述半导体基板的第一主面13上方淀积金属层，所述金属层填充源极接触孔8内并覆盖元胞沟槽槽口18上方的绝缘介质层9上，以形成金属连线；所述金属连线包括源极金属5，所述源极金属5与N型源极区7以及P型阱层4均欧姆接触。
如图15所示，淀积的金属层可以采用本技术领域常用的材料和工艺，在形成的金属连线能够形成功率MOS器件的电极，即包括本发明的源极金属5，通过源极金属5能形成源电极。
本发明元胞沟槽6内导电多晶硅12的上方及元胞沟槽6侧壁区域生长有热氧化层10，热氧化层10上淀积有绝缘介质层9，所述热氧化层10和绝缘介质层9仅只覆盖于元胞沟槽6的槽口18，利用热氧化层10和绝缘介质层9可实现源极接触孔8的自对准刻蚀，即依靠元胞沟槽6上方的热氧化层10和绝缘介质层9作为遮挡屏蔽层，实现元胞沟槽6外侧壁源极接触孔自对准普遍刻蚀。由于是采用自对准刻蚀工艺，故元胞区的元胞密度不再受制于接触孔线宽及接触孔到元胞沟槽6的对位精度，仅受制于元胞沟槽6的最小线宽和间距，可从常规工艺1.0μm pitch 元胞密度的0.645G个单胞结构/inch2提升到0.55μm pitch元胞密度的2.133G个单胞结构/inch2，元胞密度提高约220%，可大幅度降低MOS器件沟道电阻，从而降低整个器件的特征导通电阻。
Claims (6)
1.一种沟槽功率MOS器件，在所述功率MOS器件的俯视平面上，包括位于半导体基板上的元胞区以及终端保护区，所述元胞区位于半导体基板的中心区，终端保护区环绕包围所述元胞区；在所述功率MOS器件的截面上，半导体基板包括位于上部的第一导电类型外延层以及位于下部的第一导电类型漏极区，所述第一导电类型漏极区与第一导电类型外延层邻接；
在元胞区内，第一导电类型外延层内的上部设有第二导电类型阱层，元胞区内包括若干并联设置的元胞，元胞区内的元胞采用沟槽结构，元胞沟槽位于第二导电类型阱层，深度伸入第二导电类型阱层下方的第一导电类型外延层内，相邻元胞沟槽的侧壁上方设有第一导电类型源极区，所述第一导电类型源极区位于第二导电类型阱层内的上部且与元胞沟槽的侧壁相接触；其特征是：
在所述功率MOS器件的截面上，元胞沟槽的内壁以及底部生长有栅氧化层，在所述生长有栅氧化层的元胞沟槽内淀积有导电多晶硅；在元胞沟槽的槽口设置热氧化层，所述热氧化层覆盖元胞沟槽侧壁的栅氧化层以及元胞沟槽槽口下方的导电多晶硅，在热氧化层上沉积有绝缘介质层，所述绝缘介质层以及热氧化层仅且分布于元胞沟槽的槽口；
在所述功率MOS器件的截面上，在第二导电类型阱层上方设有源极接触孔，所述源极接触孔从第一导电类型源极区向下延伸进入第二导电类型阱层内，在源极接触孔内填充有源极金属，所述源极金属与第一导电类型源极区、第二导电类型阱层均欧姆接触，且源极金属与元胞沟槽内的导电多晶硅通过绝缘介质层以及热氧化层相绝缘隔离；
所述第一导电类型外延层包括第一导电类型第一外延层及第一导电类型第二外延层，第一导电类型第一外延层位于第一导电类型第二外延层与第一导电类型漏极区间，且第一导电类型第一外延层邻接第一导电类型漏极区及第一导电类型第二外延层；第二导电类型阱层位于第一导电类型第二外延层内的上部；元胞沟槽的深度伸入第一导电类型第二外延层或第一导电类型第一外延层内；
以分布于元胞沟槽槽口内的热氧化层以及绝缘介质层作为遮挡掩蔽层，采用自对准刻蚀工艺，得到源极接触孔。
2.一种沟槽功率MOS器件的制造方法，其特征是，所述功率MOS器件的制造方法包括如下步骤：
（a）、提供具有两个相对主面的半导体基板，所述两个相对主面包括第一主面与第二主面，在第一主面与第二主面间包括第一导电类型外延层以及第一导电类型漏极区，第一导电类型外延层的上表面形成半导体基板的第一主面，第一导电类型漏极区的下表面形成半导体基板的第二主面；
（b）、在上述半导体基板的第一主面上淀积硬掩膜层，选择性地掩蔽和刻蚀硬掩膜层，以在半导体基板的第一主面上方形成沟槽刻蚀的硬掩膜窗口；
（c）、利用上述硬掩膜窗口，刻蚀半导体基板的第一主面，以在半导体基板内得到所需的深沟槽，所述深沟槽包括元胞沟槽；
（d）、在上述半导体基板的第一主面上生长牺牲氧化层，所述牺牲氧化层覆盖半导体基板的第一主面，并覆盖于元胞沟槽的侧壁以及底壁；
（e）、通过刻蚀去除上述覆盖于第一主面以及元胞沟槽内的牺牲氧化层，并在去除牺牲氧化层的第一主面上生长栅氧化层，所述栅氧化层覆盖半导体基板的第一主面，并覆盖在元胞沟槽的侧壁以及底壁；
（f）、在上述半导体基板的第一主面上淀积栅极导电多晶硅材料层，所述栅极导电多晶硅材料层填充在元胞沟槽内并覆盖在第一主面上方的栅氧化层上；
（g）、去除上述半导体基板第一主面上方的栅极导电多晶硅材料层，以得到位于元胞沟槽内的导电多晶硅；
（h）、在上述半导体基板的第一主面上注入第二导电类型杂质离子，并通过推阱后在第一导电类型外延层内形成位于元胞区内的第二导电类型阱层，元胞沟槽的槽底位于元胞区内第二导电类型阱层的下方；
（i）、在上述半导体基板的第一主面上，进行源极区光刻，并注入第一导电类型杂质离子，通过推结后在元胞区的第二导电类型阱层内形成第一导电类型源极区；
（j）、在上述半导体基板的第一主面上通过热氧化生长热氧化层；
（k）、在上述半导体基板的第一主面上沉积绝缘介质层，所述绝缘介质层覆盖在热氧化层上；
（l）、对上述绝缘介质层进行接触孔光刻，以得到位于元胞沟槽外侧的源极接触孔，所述源极接触孔从第一导电类型源极区向下延伸进入第二导电类型阱层内；
在步骤（l）中，具体包括如下步骤：
（l1）、对半导体基板第一主面上方的绝缘介质层以及热氧化层进行刻蚀，以去除元胞沟槽槽口外的绝缘介质层以及热氧化层；
（l2）、利用元胞沟槽槽口的绝缘介质层以及热氧化层进行自对准刻蚀，以得到源极接触孔；
（m）、在上述半导体基板的第一主面上注入第二导电类型杂质离子并进行退火；
（n）、在上述半导体基板的第一主面上方淀积金属层，所述金属层填充源极接触孔内并覆盖元胞沟槽槽口上方的绝缘介质层上，以形成金属连线；所述金属连线包括源极金属，所述源极金属与第一导电类型源极区以及第二导电类型阱层均欧姆接触。
3.根据权利要求2所述沟槽功率MOS器件的制造方法，其特征是：所述热氧化层的厚度为1000À~5000À。
4.根据权利要求2所述沟槽功率MOS器件的制造方法，其特征是：所述硬掩膜层为LPTEOS、热氧化二氧化硅加化学气相沉积二氧化硅或热二氧化硅加氮化硅。
5.根据权利要求2所述沟槽功率MOS器件的制造方法，其特征是：所述绝缘介质层为硅玻璃（USG）、硼磷硅玻璃（BPSG）或磷硅玻璃（PSG）。
6.根据权利要求2所述沟槽功率MOS器件的制造方法，其特征是：所述半导体基板的材料包括硅，所述第一导电类型外延层包括第一导电类型第一外延层及第一导电类型第二外延层，第一导电类型第一外延层位于第一导电类型第二外延层与第一导电类型漏极区间，且第一导电类型第一外延层邻接第一导电类型漏极区及第一导电类型第二外延层；第二导电类型阱层位于第一导电类型第二外延层内的上部；元胞沟槽的深度伸入第一导电类型第二外延层或第一导电类型第一外延层内。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510045005.0A CN104576743B (zh) | 2015-01-28 | 2015-01-28 | 沟槽功率mos器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510045005.0A CN104576743B (zh) | 2015-01-28 | 2015-01-28 | 沟槽功率mos器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104576743A CN104576743A (zh) | 2015-04-29 |
| CN104576743B true CN104576743B (zh) | 2017-10-20 |
Family
ID=53092384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510045005.0A Active CN104576743B (zh) | 2015-01-28 | 2015-01-28 | 沟槽功率mos器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104576743B (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106898549A (zh) * | 2015-12-21 | 2017-06-27 | 株洲南车时代电气股份有限公司 | 沟槽栅igbt及沟槽栅igbt制作方法 |
| CN106653836B (zh) * | 2016-12-01 | 2023-09-01 | 无锡新洁能股份有限公司 | 具有低导通压降的绝缘栅双极型晶体管器件及其制造方法 |
| CN107578992A (zh) * | 2017-07-17 | 2018-01-12 | 中航（重庆）微电子有限公司 | 自对准源极接触孔的高密度沟槽型器件结构及其制备方法 |
| CN107204372B (zh) * | 2017-07-19 | 2023-06-06 | 无锡新洁能股份有限公司 | 一种优化终端结构的沟槽型半导体器件及制造方法 |
| CN108172563B (zh) * | 2017-12-14 | 2019-09-03 | 华润微电子（重庆）有限公司 | 一种带有自对准接触孔的沟槽形器件及其制造方法 |
| CN107994069B (zh) * | 2017-12-29 | 2024-03-15 | 安徽赛腾微电子有限公司 | 一种igbt器件及其制造方法 |
| CN108649072B (zh) * | 2018-02-09 | 2024-02-02 | 江苏捷捷微电子股份有限公司 | 一种低导通电阻的沟槽mosfet器件及其制造方法 |
| CN109003938A (zh) * | 2018-07-26 | 2018-12-14 | 长鑫存储技术有限公司 | 半导体接触结构、存储器结构及其制备方法 |
| CN112133750B (zh) * | 2019-06-25 | 2024-02-13 | 华润微电子（重庆）有限公司 | 深沟槽功率器件及其制备方法 |
| CN110416211A (zh) * | 2019-07-24 | 2019-11-05 | 上海朕芯微电子科技有限公司 | 一种超自对准功率Trench MOSFET制作方法及结构 |
| CN112117331A (zh) * | 2020-10-16 | 2020-12-22 | 华羿微电子股份有限公司 | 一种Trench VDMOS器件及制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101452857A (zh) * | 2002-05-13 | 2009-06-10 | 通用半导体公司 | 沟槽dmos晶体管结构的制造方法 |
| CN204375758U (zh) * | 2015-01-28 | 2015-06-03 | 无锡新洁能股份有限公司 | 具有超高元胞密度的深沟槽功率mos器件 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6921939B2 (en) * | 2000-07-20 | 2005-07-26 | Fairchild Semiconductor Corporation | Power MOSFET and method for forming same using a self-aligned body implant |
| CN101421832A (zh) * | 2004-03-01 | 2009-04-29 | 国际整流器公司 | 沟槽器件的自对准接触结构 |
-
2015
- 2015-01-28 CN CN201510045005.0A patent/CN104576743B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101452857A (zh) * | 2002-05-13 | 2009-06-10 | 通用半导体公司 | 沟槽dmos晶体管结构的制造方法 |
| CN204375758U (zh) * | 2015-01-28 | 2015-06-03 | 无锡新洁能股份有限公司 | 具有超高元胞密度的深沟槽功率mos器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104576743A (zh) | 2015-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104576743B (zh) | 沟槽功率mos器件及其制造方法 | |
| KR100727452B1 (ko) | 자기-정렬 트렌치를 갖는 모스-게이트 디바이스의 성형방법 | |
| US6365942B1 (en) | MOS-gated power device with doped polysilicon body and process for forming same | |
| CN102420252B (zh) | 超高元胞密度深沟槽功率mos器件及其制造方法 | |
| CN104733531A (zh) | 使用氧化物填充沟槽的双氧化物沟槽栅极功率mosfet | |
| CN102208414B (zh) | 一种超结沟槽金属氧化物半导体场效应管及其制造方法 | |
| JP2005510088A (ja) | 多結晶シリコンソースコンタクト構造を有するトレンチ金属酸化膜半導体電界効果トランジスタデバイス | |
| CN106571394B (zh) | 功率器件及其制造方法 | |
| CN102437188A (zh) | 功率mosfet器件及其制造方法 | |
| CN107342326A (zh) | 一种降低导通电阻的功率半导体器件及制造方法 | |
| CN109755322A (zh) | 碳化硅mosfet器件及其制备方法 | |
| KR100948663B1 (ko) | 복수의 트렌치 ｍｏｓｆｅｔ 셀들을 포함하는 디바이스를 형성하는 방법, 및 얕은 및 깊은 도펀트 주입물 형성 방법 | |
| CN105826360B (zh) | 沟槽型半超结功率器件及其制作方法 | |
| JP3965027B2 (ja) | トレンチ底部に厚いポリシリコン絶縁層を有するトレンチゲート型ｍｉｓデバイスの製造方法 | |
| CN204375758U (zh) | 具有超高元胞密度的深沟槽功率mos器件 | |
| US20200259006A1 (en) | Insulated gate bipolar transistor, and manufacturing method therefor | |
| CN103094342B (zh) | 功率晶体管组件及其制作方法 | |
| CN101459198A (zh) | 半导体装置及其制造方法 | |
| CN104037229B (zh) | 半导体装置以及用于制造该半导体装置的方法 | |
| CN202473932U (zh) | 功率mosfet器件 | |
| CN102420250B (zh) | 具有超结结构的半导体器件及其制造方法 | |
| CN206134689U (zh) | 高集成度的低压沟槽栅dmos器件 | |
| CN104600119A (zh) | 能实现电流双向流通的功率mosfet器件及其制造方法 | |
| CN101355036B (zh) | 沟槽栅半导体器件及其制造方法 | |
| CN101924104B (zh) | 金属氧化物半导体的结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |