CN113471078A - 一种sgt-mosfet及其制造方法 - Google Patents

一种sgt-mosfet及其制造方法 Download PDF

Info

Publication number
CN113471078A
CN113471078A CN202110653721.2A CN202110653721A CN113471078A CN 113471078 A CN113471078 A CN 113471078A CN 202110653721 A CN202110653721 A CN 202110653721A CN 113471078 A CN113471078 A CN 113471078A
Authority
CN
China
Prior art keywords
layer
gate
polysilicon
oxide layer
depositing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110653721.2A
Other languages
English (en)
Inventor
高学
代萌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Geruibao Electronic Co ltd
Original Assignee
Shanghai Geruibao Electronic Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Geruibao Electronic Co ltd filed Critical Shanghai Geruibao Electronic Co ltd
Priority to CN202110653721.2A priority Critical patent/CN113471078A/zh
Publication of CN113471078A publication Critical patent/CN113471078A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明属于半导体技术领域，公开了一种SGT‑MOSFET及其制造方法，在基片外延层上淀积掩蔽层，光刻深沟槽；掩蔽层去除，生长场氧化层，淀积屏蔽栅多晶硅；屏蔽栅多晶硅回刻，光刻浅沟槽；场氧化层光刻，形成栅沟槽，生长栅氧化层，淀积栅极多晶硅以及回刻，进行后续制作。本发明采用新的制造方法连出屏蔽栅多晶硅和栅极多晶硅接触孔。本发明采用的制造方法未涉及屏蔽栅多晶硅和栅极多晶硅的光刻工艺，屏蔽栅多晶硅和栅极多晶硅经刻蚀后与硅衬底表面基本齐平；因此消除了多晶硅的高度差，同时很好地在屏蔽栅多晶硅和栅极多晶硅上打孔而不会产生屏蔽栅多晶硅和栅极多晶硅桥接的风险。

Description

一种SGT-MOSFET及其制造方法
技术领域
本发明属于半导体技术领域，尤其涉及一种SGT-MOSFET及其制造方法。
背景技术
目前，SGT的传统工艺步骤简单为：先在外延层刻蚀形成深沟槽，接着在深沟槽里生长场氧化层，然后填充屏蔽栅多晶硅；然后刻蚀场氧化层以形成栅沟槽，随后生长栅氧化层并填充多晶硅形成栅极；最后阱区离子注入以及源区离子注入形成源极。具体的SGT结构见附图中的SGT结构俯视图与剖视图。
随着器件尺寸的不断缩小，而由于接触孔尺寸的限制，在屏蔽栅多晶硅以及栅极多晶硅上打孔连接变得越来越困难，因此容易使屏蔽栅多晶硅和栅极多晶硅桥接在一起而导致器件失效；为解决这个问题，现有的做法是通过对屏蔽栅多晶硅以及栅极多晶硅进行光刻，形成各自的区域用来连接孔，避免屏蔽栅多晶硅和栅极多晶硅桥接。而该做法的劣势在于屏蔽栅多晶硅和栅极多晶硅因光刻在晶圆表面产生高度差，高度差大约为1um，如此一来会影响后续接触孔的光刻工艺。多晶硅的高度差一方面会影响接触孔曝光的精确度；另一方面，由于接触孔在栅极多晶硅，屏蔽栅多晶硅，以及衬底硅表面上的长度是不一样的，会增加接触孔刻蚀工艺的复杂度。
通过上述分析，现有技术存在的问题及缺陷为：现有技术中由于多晶硅因刻蚀在晶圆表面产生高度差，易影响后续接触孔的光刻工艺。
解决以上问题及缺陷的难度为：如何克服屏蔽栅多晶硅以及栅极多晶硅相对于衬底硅表面的高度差。
解决以上问题及缺陷的意义为：规避工艺复杂度，节省工艺优化所带来的额外的成本。
发明内容
针对现有技术存在的问题，本发明提供了一种SGT-MOSFET及其制造方法。
本发明是这样实现的，一种SGT-MOSFET的制造方法，所述SGT-MOSFET的制造方法，包括：
步骤一，在基片外延层上淀积掩蔽层，光刻深沟槽；
步骤二，掩蔽层去除，生长场氧化层，淀积屏蔽栅多晶硅；
步骤三，屏蔽栅多晶硅回刻，光刻浅沟槽；
步骤四，场氧化层光刻，形成栅沟槽，生长栅氧化层，淀积栅极多晶硅以及回刻，进行后续制作。
进一步，所述步骤一中，基片外延层的选择：
根据MOSFET的特性需求选择合适的外延圆片，该圆片由低电阻率的基片和特定电阻率的外延层组成。
进一步，所述步骤一中，淀积掩蔽层具体过程为：
在外延层上生长一层掩蔽层，掩蔽层为后面的沟槽刻蚀提供掩蔽，掩蔽层材料的成分为氧化硅、氮化硅或者两者结合。
进一步，所述步骤一中，光刻深沟槽，具体过程为：
先对掩蔽层进行刻蚀，刻蚀出沟槽刻蚀窗口，接着去除光刻胶，利用掩蔽层作为阻挡层进行深沟槽刻蚀，深沟槽深度为3-6um。
进一步，所述步骤二中，掩蔽层去除具体过程为：
去除掩蔽层，进行牺牲氧化，并去掉氧化层；牺牲氧化层一般生长为400A～600A，优选500A；
生长场氧化层具体过程为：生长较厚的氧化层，为干法生长，在沟槽侧壁、底部以及外延层表面生长出一层场氧化层。
进一步，所述步骤二中，淀积屏蔽栅多晶硅具体过程为：
淀积屏蔽栅多晶硅，将深沟槽填充满并刻蚀与外延层表面齐平。
进一步，所述步骤三中，光刻浅沟槽具体过程为：
在深沟槽两端，垂直于深沟槽方向，于深沟槽之间的形成浅沟槽，深度为0.4-0.6um；；浅沟槽上的屏蔽栅多晶硅将被刻蚀干净；浅沟槽中的场氧化层将完全被去除。
进一步，所述步骤四中，场氧化层光刻具体过程为：
采用湿法刻蚀，使深沟槽中的场氧化层刻蚀后低于屏蔽栅表面0.7-1.3um，形成栅沟槽；深沟槽两端的场氧化层保留；
去除场氧化层光刻胶；
生长栅氧化层：在栅沟槽两边侧壁以及硅表面形成200-1000A左右的栅氧化层；
淀积栅极多晶硅以及回刻具体过程为：
淀积栅多晶硅并刻蚀：栅沟槽中充满栅多晶硅且低于硅表面，形成MOSFET的栅极；此时浅沟槽中只存在栅多晶硅并与深沟槽中的栅多晶硅相连，该处可连接触孔而不会桥接屏蔽栅多晶硅。
进一步，所述步骤四中，后续制作具体过程为：
阱区/源区离子注入，淀积介质层；接触孔光刻，淀积金属，淀积钝化层，背面金属镀层形成漏极。
本发明的另一目的在于提供一种利用所述SGT-MOSFET的制造方法制造的的SGT-MOSFET。
结合上述的所有技术方案，本发明所具备的优点及积极效果为：
(1)本发明没有屏蔽栅多晶硅以及栅极多晶硅的光刻工艺，也就是说不会形成多晶硅与衬底硅表面的高度差，规避了后续复杂的接触孔光刻工艺。
(2)在深沟槽之间形成浅沟槽，该浅沟槽用于填充栅极多晶硅，且浅沟槽中的栅极多晶硅与深沟槽中的栅极多晶硅是相连的，因此可以在浅沟槽的栅极多晶硅上打接触孔，规避了与屏蔽栅多晶硅桥接的风险。
本发明旨在提供一种新的左右结构SGT(split-gate-trench)MOSFET(金属-氧化物半导体场效应晶体管)的制造方法，可消除多晶硅的高度差，同时很好地在屏蔽栅多晶硅和栅极多晶硅上打孔而不会产生屏蔽栅多晶硅和栅极多晶硅桥接的风险。本发明采用新的制造方法连出屏蔽栅多晶硅和栅极多晶硅接触孔。
附图说明
图1是本发明实施例提供的SGT-MOSFET的制造方法流程图。
图2是本发明实施例提供的SGT-MOSFET结构示意图。
图3是本发明实施例提供的SGT-MOSFET剖视图。
其中图a、图2中A位置剖视图；图b、图2中B位置剖视图；图c、图2中C位置剖视图。
图4是本发明实施例提供的基片外延层上淀积掩蔽层结构示意图。
图5是本发明实施例提供的深沟槽结构示意图。
图6是本发明实施例提供的场氧化层结构示意图。
图7是本发明实施例提供的淀积屏蔽栅多晶硅结构示意图。
图8是本发明实施例提供的回刻屏蔽栅多晶硅结构示意图。
图9是本发明实施例提供的浅沟槽光刻结构示意图。
图10是图9浅沟槽虚线部位剖视图。
图11是本发明实施例提供的场氧化层光刻结构示意图。
图12是图11场氧化层光刻位置c剖视图。
图13是图11场氧化层光刻位置d剖视图。
图14是本发明实施例提供的生长栅氧化层剖视图。
图15是本发明实施例提供的栅极多晶硅结构示意图。
图16是图15栅极多晶硅结构e位置剖视图。
图17是图15栅极多晶硅结构f位置剖视图。
在附图中，1、深沟槽；2、浅沟槽；3、场氧化层；4、接触孔；5、屏蔽栅多晶硅；6、栅极多晶硅；7、光刻胶；8、栅沟槽；9、外延层；10；掩蔽层。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
针对现有技术存在的问题，本发明提供了一种SGT-MOSFET及其制造方法，下面结合附图对本发明作详细的描述。
本发明提供的SGT-MOSFET的制造方法业内的普通技术人员还可以采用其他的步骤实施，图1的本发明提供的SGT-MOSFET的制造方法仅仅是一个具体实施例而已。
如图1所示，本发明实施例提供的SGT-MOSFET的制造方法，包括：
S101：在基片外延层上淀积掩蔽层，光刻深沟槽。
S102：掩蔽层去除，生长场氧化层，淀积屏蔽栅多晶硅。
S103：屏蔽栅多晶硅回刻，光刻浅沟槽。
S104：场氧化层光刻，形成栅沟槽，生长栅氧化层，淀积栅极多晶硅以及回刻，进行后续制作。图2-3为本发明提供的方法制造的SGT-MOSFET实施例结构示意图及剖视图。
本发明实施例提供的S101中，基片外延层的选择：
根据MOSFET的特性需求选择合适的外延圆片，该圆片由低电阻率的基片和特定电阻率的外延层组成。
本发明实施例提供的S101中，淀积掩蔽层具体过程为：
在外延层9上生长一层掩蔽层10，掩蔽层的作用是为后面的沟槽刻蚀提供掩蔽，掩蔽层10材料的成分可以为氧化硅、氮化硅或者两者结合。图4为本实施例在基片外延层上积淀掩蔽层的结构示意图。
本发明实施例提供的S101中，光刻深沟槽，具体过程为：
先对掩蔽层10进行刻蚀，掩蔽层10上淀积一层光刻胶，进行沟槽光刻，刻蚀掉所需刻蚀沟槽处的掩蔽层10，形成刻蚀窗口，接着去除光刻胶，利用掩蔽层10作为阻挡层进行深沟槽刻蚀，此深沟槽为主元胞结构的组成部分，深度需远深于沟道区深度，深沟槽深度为3-6um。图5为本实施例提供的深沟槽光刻的结构示意图。
本发明实施例提供的S102中，掩蔽层去除具体过程为：
去除掩蔽层，进行牺牲氧化，并去掉氧化层；牺牲氧化层一般生长为400-600A，优选500A，主要作用是消除硅壁的因刻蚀产生的晶格损伤以及去除表面杂质；
本发明实施例提供的S102中，生长场氧化层具体过程为：
生长较厚的场氧化层3，通常为干法生长，在沟槽侧壁、底部以及圆片表生长出一层场氧化层3。图6是本实施例提供的场氧化层结构示意图；
本发明实施例提供的S102中，淀积屏蔽栅多晶硅具体过程为：
淀积屏蔽栅多晶硅5，将深沟槽填充满并刻蚀至与外延层或衬底硅表面齐平，其结构示意图见图7；
本发明实施例提供的S103中，光刻浅沟槽具体过程为：
在深沟槽两端，垂直于深沟槽方向，于深沟槽之间的形成浅沟槽，深度约0.4-0.6um，优选为0.5um。深沟槽和浅沟槽的分布示意图见图2；而浅沟槽上的屏蔽栅多晶硅将被刻蚀干净，浅沟槽中的场氧化层将完全被去除(图8-10)。
本发明实施例提供的S104中，场氧化层光刻具体过程为：
采用湿法刻蚀，使深沟槽中的场氧化层3刻蚀后低于屏蔽栅表面0.7-1.3um，优选为1um，形成栅沟槽8；深沟槽1两端的场氧化层3有光阻保护，不会被刻蚀掉，从而深沟槽1两端的场氧化层3保留，因此该处的屏蔽栅多晶硅5上可连接触孔而不会桥接栅极多晶硅6；而浅沟槽2上的屏蔽栅多晶硅5将被刻蚀干净(图11-13)。
去除场氧化层光刻胶。
生长栅氧化层：在栅沟槽两边侧壁以及硅表面形成200-1000A的栅氧化层，优选为500A(图14)。
本发明实施例提供的S104中，淀积栅极多晶硅以及回刻具体过程为：
淀积栅极多晶硅并刻蚀：使得栅沟槽8中充满栅极多晶硅6且稍低于硅表面，形成MOSFET的栅极(图15-17)；此时浅沟槽中只存在栅极多晶硅并与深沟槽中的栅极多晶硅相连，该处可连接触孔而不会桥接屏蔽栅多晶硅。
本发明实施例提供的S104中，后续制作具体过程为：
阱区/源区离子注入，淀积介质层；接触孔光刻，淀积金属，淀积钝化层，背面金属镀层形成漏极，此步骤按照本领域技术惯常处理。
如图2-17所示，本发明实施例提供的SGT-MOSFET，经过基片外延层上淀积掩蔽层9，掩蔽层9上淀积光刻胶7，光刻深沟槽1，生长场氧化层3，淀积屏蔽栅多晶硅5、回刻屏蔽栅多晶硅5、光刻浅沟槽2、光刻场氧化层3，形成栅沟槽8；生长栅氧、淀积栅极多晶硅6以及回刻等步骤制作而成。其中，深沟槽两端的场氧化层3有光阻保护。
在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上；术语“上”、“下”、“左”、“右”、“内”、“外”、“前端”、“后端”、“头部”、“尾部”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”等仅用于描述目的，而不能理解为指示或暗示相对重要性。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，都应涵盖在本发明的保护范围之内。

Claims (10)

1.一种SGT-MOSFET的制造方法，其特征在于，所述SGT-MOSFET的制造方法，包括：
步骤一，在基片外延层上淀积掩蔽层，光刻深沟槽；
步骤二，掩蔽层去除，生长场氧化层，淀积屏蔽栅多晶硅；
步骤三，屏蔽栅多晶硅回刻，光刻浅沟槽；
步骤四，场氧化层光刻，形成栅沟槽；生长栅氧化层，淀积栅极多晶硅以及回刻，进行后续制作。
2.如权利要求1所述的一种SGT-MOSFET的制造方法，其特征在于，所述步骤一中，基片外延层的选择：
根据MOSFET的特性需求选择合适的外延圆片，该圆片由低电阻率的基片和特定电阻率的外延层组成。
3.如权利要求1所述的一种SGT-MOSFET的制造方法，其特征在于，所述步骤一中，淀积掩蔽层具体过程为：
在外延层上生长一层掩蔽层，掩蔽层为沟槽刻蚀提供掩蔽，掩蔽层材料的成分为氧化硅、氮化硅或者两者结合。
4.如权利要求1所述的一种SGT-MOSFET的制造方法，其特征在于，所述步骤一中，光刻深沟槽，具体过程为：
先对掩蔽层进行刻蚀，刻蚀出沟槽刻蚀窗口，接着去除光刻胶，利用掩蔽层作为阻挡层进行深沟槽刻蚀，深沟槽深度为3-6um。
5.如权利要求1所述的一种SGT-MOSFET的制造方法，其特征在于，所述步骤二中，掩蔽层去除具体过程为：
去除掩蔽层，进行牺牲氧化，并去掉氧化层；牺牲氧化层生长为400-600A；
生长场氧化层具体过程为：生长较厚的氧化层，为干法生长，在沟槽侧壁、底部以及外延层表面生长出一层场氧化层。
6.如权利要求1所述的一种SGT-MOSFET的制造方法，其特征在于，所述步骤二中，淀积屏蔽栅多晶硅具体过程为：
淀积屏蔽栅多晶硅，将深沟槽填充满并刻蚀至与外延层表面齐平。
7.如权利要求1所述的一种SGT-MOSFET的制造方法，其特征在于，所述步骤三中，光刻浅沟槽具体过程为：
在深沟槽两端，垂直于深沟槽方向，于深沟槽之间的形成浅沟槽，深度为0.4-0.6um；浅沟槽上的屏蔽栅多晶硅将被刻蚀干净；浅沟槽中的场氧化层将完全被去除。
8.如权利要求1所述的一种SGT-MOSFET的制造方法，其特征在于，所述步骤四中，场氧化层光刻及生长栅氧化层具体过程为：
采用湿法刻蚀，使深沟槽中的场氧化层刻蚀后低于屏蔽栅晶体硅表面0.7-1.3um，形成栅沟槽；深沟槽上下两端的场氧化层保留。
去除场氧化层光刻胶；
生长栅氧化层：在栅沟槽两边侧壁以及硅表面形成200-1000A左右的栅氧化层；
淀积栅极多晶硅以及回刻具体过程为：
淀积栅多晶硅并刻蚀：栅沟槽中充满栅多晶硅且低于外延层表面，形成MOSFET的栅极。
9.如权利要求1所述的一种SGT-MOSFET的制造方法，其特征在于，所述步骤四中，后续制作具体过程为：
阱区/源区离子注入，淀积介质层；接触孔光刻，淀积金属，淀积钝化层，背面金属镀层形成漏极。
10.一种利用如权利要求1～9任意一项所述SGT-MOSFET的制造方法制造的SGT-MOSFET。
CN202110653721.2A 2021-06-11 2021-06-11 一种sgt-mosfet及其制造方法 Pending CN113471078A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110653721.2A CN113471078A (zh) 2021-06-11 2021-06-11 一种sgt-mosfet及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110653721.2A CN113471078A (zh) 2021-06-11 2021-06-11 一种sgt-mosfet及其制造方法

Publications (1)

Publication Number Publication Date
CN113471078A true CN113471078A (zh) 2021-10-01

Family

ID=77869749

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110653721.2A Pending CN113471078A (zh) 2021-06-11 2021-06-11 一种sgt-mosfet及其制造方法

Country Status (1)

Country Link
CN (1) CN113471078A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115621201A (zh) * 2022-10-31 2023-01-17 上海功成半导体科技有限公司 屏蔽栅功率器件的制作方法以及屏蔽栅功率器件

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110070708A1 (en) * 2009-09-21 2011-03-24 Force Mos Technology Co. Ltd. Method for making trench MOSFET with shallow trench structures
US20150037968A1 (en) * 2013-08-05 2015-02-05 Mosel Vitelic Inc. Method for forming shielded gate of mosfet
CN106057674A (zh) * 2016-05-31 2016-10-26 上海华虹宏力半导体制造有限公司 屏蔽栅沟槽mosfet的制造方法
CN106206322A (zh) * 2016-08-30 2016-12-07 西安龙腾新能源科技发展有限公司 自对准低压超结mofet的制造方法
CN108091573A (zh) * 2017-12-20 2018-05-29 西安龙腾新能源科技发展有限公司 屏蔽栅沟槽mosfet esd结构及其制造方法
CN108364870A (zh) * 2018-01-23 2018-08-03 西安龙腾新能源科技发展有限公司 改善栅极氧化层质量的屏蔽栅沟槽mosfet制造方法
CN111613617A (zh) * 2020-06-28 2020-09-01 上海华虹宏力半导体制造有限公司 一种功率半导体器件及其制作方法、沟槽版图结构

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110070708A1 (en) * 2009-09-21 2011-03-24 Force Mos Technology Co. Ltd. Method for making trench MOSFET with shallow trench structures
US20150037968A1 (en) * 2013-08-05 2015-02-05 Mosel Vitelic Inc. Method for forming shielded gate of mosfet
CN106057674A (zh) * 2016-05-31 2016-10-26 上海华虹宏力半导体制造有限公司 屏蔽栅沟槽mosfet的制造方法
CN106206322A (zh) * 2016-08-30 2016-12-07 西安龙腾新能源科技发展有限公司 自对准低压超结mofet的制造方法
CN108091573A (zh) * 2017-12-20 2018-05-29 西安龙腾新能源科技发展有限公司 屏蔽栅沟槽mosfet esd结构及其制造方法
CN108364870A (zh) * 2018-01-23 2018-08-03 西安龙腾新能源科技发展有限公司 改善栅极氧化层质量的屏蔽栅沟槽mosfet制造方法
CN111613617A (zh) * 2020-06-28 2020-09-01 上海华虹宏力半导体制造有限公司 一种功率半导体器件及其制作方法、沟槽版图结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115621201A (zh) * 2022-10-31 2023-01-17 上海功成半导体科技有限公司 屏蔽栅功率器件的制作方法以及屏蔽栅功率器件

Similar Documents

Publication Publication Date Title
JP2002299619A (ja) 半導体装置およびその製造方法
US6291310B1 (en) Method of increasing trench density for semiconductor
CN113471078A (zh) 一种sgt-mosfet及其制造方法
CN113782433B (zh) 一种解决sgt-mosfet场氧化层横向过腐问题的制备方法
CN208738255U (zh) 一种半导体结构
CN114023811B (zh) 屏蔽栅沟槽型mosfet器件及其制作方法
CN113193046B (zh) 半导体器件及其制备方法
CN215266311U (zh) 一种新型左右结构金属-氧化物半导体场效应晶体管
CN112271134B (zh) 半导体功率器件的制造方法
US6278161B1 (en) Transistor
KR100275484B1 (ko) 트렌치형 게이트 전극을 갖는 전력소자 제조방법
KR100905463B1 (ko) 반도체 장치 및 이의 제조방법
CN110783189A (zh) 芯片沟槽的制备方法与芯片的制备方法
CN218730962U (zh) 一种半导体介质层结构
CN111312821B (zh) 一种鳍型结构的功率mosfet及其制备方法
CN110379850B (zh) 沟槽式功率晶体管制法
CN216288431U (zh) 半导体存储装置
CN114023812B (zh) 屏蔽栅沟槽型mosfet器件及其制作方法
CN111640674B (zh) 带有阶梯型氧化层半导体器件及其制作方法
CN109786377A (zh) 功率晶体管及其制造方法
KR100948307B1 (ko) 반도체 소자의 제조 방법
KR100358046B1 (ko) 플래시 메모리 소자의 제조방법
CN117497419A (zh) 具有自对准接触孔的沟槽mosfet的制造方法
CN117855044A (zh) L&r结构sgt器件的制备方法及sgt器件
CN114496917A (zh) 半导体功率器件的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination