CN110783189A - 芯片沟槽的制备方法与芯片的制备方法 - Google Patents

芯片沟槽的制备方法与芯片的制备方法 Download PDF

Info

Publication number
CN110783189A
CN110783189A CN201910901032.1A CN201910901032A CN110783189A CN 110783189 A CN110783189 A CN 110783189A CN 201910901032 A CN201910901032 A CN 201910901032A CN 110783189 A CN110783189 A CN 110783189A
Authority
CN
China
Prior art keywords
groove
region
mask
substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910901032.1A
Other languages
English (en)
Inventor
王文兵
史波
肖婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gree Electric Appliances Inc of Zhuhai
Original Assignee
Gree Electric Appliances Inc of Zhuhai
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gree Electric Appliances Inc of Zhuhai filed Critical Gree Electric Appliances Inc of Zhuhai
Priority to CN201910901032.1A priority Critical patent/CN110783189A/zh
Publication of CN110783189A publication Critical patent/CN110783189A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明涉及一种芯片沟槽的制备方法与芯片的制备方法，该芯片沟槽的制备方法包括：提供衬底，在所述衬底的表面预设沟槽区和包围所述沟槽区的非沟槽区；其中，所述非沟槽区包括预设的阻挡区和过渡区，所述过渡区包围所述沟槽区，所述阻挡区包围所述过渡区；在所述阻挡区对应的所述衬底的表面形成掩膜；在所述过渡区对应的所述衬底的表面且在所述掩膜的侧壁形成侧墙，所述侧墙形成围设所述沟槽区的刻蚀孔；对所述刻蚀孔处的衬底进行刻蚀形成沟槽。利用本发明的制备方法能够解决现有技术中利用光刻技术制备沟槽时由于曝光显影精度限制造成的无法减少沟槽尺寸的问题，达到减小沟槽尺寸的目的。

Description

芯片沟槽的制备方法与芯片的制备方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种芯片沟槽的制备方法与芯片的制备方法。
背景技术
减小芯片面积是当前芯片研发领域的共同目标，为提高芯片的各项性能指标，常常需要在衬底上制备沟槽。但是随着芯片面积的不断减小，相应地制备的沟槽的尺寸也在减小。由于光刻技术的限制，沟槽尺寸太小的话，在曝光显影的时候精度不够，存在很大误差。因此，采用目前的直接使用光罩的方法来减小沟槽的尺寸行不通。
发明内容
本发明的第一目的在于提供一种芯片沟槽的制备方法，以解决现有技术中利用光刻技术制备沟槽时由于曝光显影精度限制造成的无法减少沟槽尺寸的问题。
本发明的第二目的在于提供一种芯片的制备方法，以减少芯片的面积。
为实现上述发明目的，本发明采用的技术方案如下：
第一方面，本发明提供一种芯片沟槽的制备方法，包括：
提供衬底，在所述衬底的表面预设沟槽区和包围所述沟槽区的非沟槽区；其中，所述非沟槽区包括预设的阻挡区和过渡区，所述过渡区包围所述沟槽区，所述阻挡区包围所述过渡区；
在所述阻挡区对应的所述衬底的表面形成掩膜；
在所述过渡区对应的所述衬底的表面且在所述掩膜的侧壁形成侧墙，所述侧墙形成围设所述沟槽区的刻蚀孔；
对所述刻蚀孔处的衬底进行刻蚀形成沟槽。
进一步地，在所述阻挡区对应的所述衬底的表面形成掩膜，包括：
在所述衬底的表面形成掩蔽薄膜；
刻蚀去除所述沟槽区和所述过渡区的掩蔽薄膜，在所述阻挡区形成所述掩膜，并形成同时围设所述过渡区和所述沟槽区的通孔。
进一步地，所述掩膜的侧壁垂直于所述衬底的表面。
进一步地，在所述过渡区对应的所述衬底的表面且在所述掩膜的侧壁形成侧墙，所述侧墙形成围设所述沟槽区的刻蚀孔，包括：
在所述掩膜的表面和所述通孔内形成侧墙薄膜；
刻蚀去除所述掩膜表面和所述沟槽区的侧墙薄膜，在所述过渡区形成所述侧墙。
进一步地，自所述掩膜至所述衬底方向，形成的所述侧墙的侧壁在所述通孔径向方向的延伸距离逐渐增大。
进一步地，形成的所述侧墙薄膜为LPTEOS薄膜。
进一步地，刻蚀去除所述掩膜表面和所述沟槽区的侧墙薄膜，在所述过渡区形成所述侧墙，包括：
利用选择性刻蚀技术刻蚀去除所述掩膜表面和所述沟槽区的侧墙薄膜，在所述过渡区形成所述侧墙。
第二方面，本发明提供一种芯片的制备方法，包括：
利用本发明第一方面的制备方法制备沟槽。
本发明提供的上述技术方案与现有技术相比具有如下优点：
本发明提供的芯片沟槽的制备方法，先在衬底的阻挡区制备掩膜，然后在掩膜的侧壁上形成侧墙，形成的侧墙在衬底上会占据一定的地方，在刻蚀制备沟槽时，侧墙可作为掩膜进而达到减小沟槽尺寸的目的。
该过程中，由于掩膜附近的衬底被侧墙所盖住，从而缩小了沟槽刻蚀的尺寸，进而增加了芯片的有效面积，减小了芯片实际面积。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1-图6为本发明提供一种芯片沟槽的制备方法的流程示意图。
图标：1、衬底；11、非沟槽区；111、阻挡区；112、过渡区；12、沟槽区；2、掩蔽薄膜；21、掩膜；3、侧墙薄膜；31、侧墙；4、刻蚀孔；5、沟槽。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
第一方面，本发明提供一种芯片沟槽5的制备方法，参照图1-图6，包括：
提供衬底1，在所述衬底1的表面预设沟槽区12和包围所述沟槽区12的非沟槽区11；其中，所述非沟槽区11包括预设的阻挡区111和过渡区112，所述过渡区112包围所述沟槽区12，所述阻挡区111包围所述过渡区112；
在所述阻挡区111对应的所述衬底1的表面形成掩膜21；
在所述过渡区112对应的所述衬底1的表面且在所述掩膜21的侧壁形成侧墙31，所述侧墙31形成围设所述沟槽区12的刻蚀孔4；
对所述刻蚀孔4处的衬底1进行刻蚀形成沟槽5。
本发明主要针对的问题是光刻精度的问题，如果在光刻工艺的时候，相关部位尺寸太小的话，曝光会做不到。而本发明提供的芯片沟槽5的制备方法，先在衬底1的阻挡区111制备掩膜21，然后在掩膜21的侧壁上形成侧墙31，形成的侧墙31在衬底1上会占据一定的地方，在刻蚀制备沟槽5时，侧墙31可作为掩膜21进而达到减小沟槽5尺寸的目的。
该过程中，由于掩膜21附近的衬底1被侧墙31所盖住，从而缩小了沟槽5刻蚀的尺寸，进而增加了芯片的有效面积，减小了芯片实际面积。
其中，本发明中的衬底1可以为硅衬底1，其表面可以形成有外延层，例如N型外延层，在外延层的表面还可以形成初始氧化层。也就是说，本发明提供的制备方法可以在芯片的制备过程中的任一步骤中实施，其对衬底1的具体结构没有限制。可以理解的是，本发明中的阻挡区111、过渡区112和沟槽区12为层层包围结构，阻挡区111包围过渡区112和沟槽区12，过渡区112包围沟槽区12，即，沟槽区12位于中间部位，过渡区112和阻挡区111依次向外围设。
另外，本发明中的侧墙31形成于过渡区112内对应的掩膜21的侧壁上，该侧墙31的底部覆盖于过渡区112对应的衬底1的表面，一纵向侧面覆盖于掩膜21的侧壁，该侧墙31围设沟槽区12后形成刻蚀孔4。其中，该侧墙31只要能够对过渡区112的衬底1形成遮盖作用，并形成围设沟槽区12的刻蚀孔4即可，其具体的形状可以不做特殊的限定，例如可以为l型、L型或斜坡型等等。
在本发明的一些实施方式中，所述在所述阻挡区111对应的所述衬底1的表面形成掩膜21，包括：
在所述衬底1的表面形成掩蔽薄膜2；
刻蚀去除所述沟槽区12和所述过渡区112的掩蔽薄膜2，在所述阻挡区111形成所述掩膜21，并形成同时围设所述过渡区112和所述沟槽区12的通孔。
其中，可以利用化学气相沉积等方法在衬底1表面形成掩蔽薄膜2，形成的掩蔽薄膜2例如为二氧化硅薄膜或氮化硅薄膜等。
该实施方式的刻蚀过程中，通过刻蚀去除沟槽区12和过渡区112对应衬底1的表面的掩蔽薄膜2，保留阻挡区111对应衬底1的表面的掩蔽薄膜2，从而在衬底1的表面形成掩膜21。同时，在对应过渡区112和沟槽区12的部位形成通孔。该通孔是相对于掩膜21的厚度来说，其在掩膜21的厚度方向贯通掩膜21。该通孔的一侧接触衬底1。
在本发明的一些实施方式中，所述掩膜21的侧壁垂直于所述衬底1的表面。其中，垂直为基本垂直，并非指绝对的垂直，例如倾斜角度不超过±5°。
在本发明的一些实施方式中，所述在所述过渡区112对应的所述衬底1的表面且在所述掩膜21的侧壁形成侧墙31，所述侧墙31形成围设所述沟槽区12的刻蚀孔4，包括：
在所述掩膜21的表面和所述通孔内形成侧墙薄膜3；
刻蚀去除所述掩膜21表面和所述沟槽区12的侧墙薄膜3，在所述过渡区112形成所述侧墙31。
同样，本实施方式中也可以利用化学气相沉积形成侧墙薄膜3。
其中，形成的所述侧墙薄膜3例如为LPTEOS薄膜。
在本发明的一些实施方式中，所述刻蚀去除所述掩膜21表面和所述沟槽区12的侧墙薄膜3，在所述过渡区112形成所述侧墙31，包括：
利用选择性刻蚀技术刻蚀去除所述掩膜21表面和所述沟槽区12的侧墙薄膜3，在所述过渡区112形成所述侧墙31。
在本发明的一些实施方式中，自所述掩膜21至所述衬底1方向，形成的所述侧墙31的侧壁在所述通孔径向方向的延伸距离逐渐增大。
本实施方式中，自所述掩膜21至所述衬底1方向，围设形成所述刻蚀孔4的侧墙31的侧壁逐渐向所述刻蚀孔4内延伸，相应地，所述刻蚀孔4的开口逐渐减小。
在本发明的一个具体实施方式中，该芯片沟槽5的制备方法包括以下步骤：
步骤S101、提供衬底1，在所述衬底1的表面预设沟槽区12和包围所述沟槽区12的非沟槽区11；其中，所述非沟槽区11包括预设的阻挡区111和过渡区112，所述过渡区112包围所述沟槽区12，所述阻挡区111包围所述过渡区112；如图1所示；
步骤S102、如图2所示，在所述衬底1的表面形成掩蔽薄膜2；
步骤S103、如图3所示，刻蚀去除所述沟槽区12和所述过渡区112的掩蔽薄膜2，在所述阻挡区111形成所述掩膜21，并形成同时围设所述过渡区112和所述沟槽区12的通孔；其中，形成的所述掩膜21的侧壁垂直于所述衬底1的表面；
步骤S104、如图4所示，在所述掩膜21的表面和所述通孔内沉积LPTEOS薄膜；
步骤S105、如图5所示，利用选择性刻蚀技术刻蚀去除所述掩膜21表面和所述沟槽区12的LPTEOS薄膜，在所述过渡区112形成所述侧墙31；其中，自所述掩膜21至所述衬底1方向，形成的所述侧墙31的侧壁在所述通孔径向方向的延伸距离逐渐增大；
步骤S106、如图6所示，对所述刻蚀孔4处的衬底1进行刻蚀形成沟槽5。
本发明提出的制备方法，在刻沟槽5之前先在掩膜21层，即Hardmask层上面生长一层LPTEOS，然后对LPTEOS进行回刻，Hardmask侧面会形成LPTEOS侧墙31，然后再对衬底1刻蚀沟槽5时，由于侧墙31会覆盖一定的衬底1，导致沟槽5的尺寸变小，从而增加芯片的有效面积，进一步起到减小芯片面积的作用。
需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述仅是本发明的具体实施方式，使本领域技术人员能够理解或实现本发明。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所发明的原理和新颖特点相一致的最宽的范围。

Claims (8)

1.一种芯片沟槽的制备方法，其特征在于，包括：
提供衬底，在所述衬底的表面预设沟槽区和包围所述沟槽区的非沟槽区；其中，所述非沟槽区包括预设的阻挡区和过渡区，所述过渡区包围所述沟槽区，所述阻挡区包围所述过渡区；
在所述阻挡区对应的所述衬底的表面形成掩膜；
在所述过渡区对应的所述衬底的表面且在所述掩膜的侧壁形成侧墙，并形成围设所述沟槽区的刻蚀孔；
对所述刻蚀孔处的衬底进行刻蚀形成沟槽。
2.根据权利要求1所述的制备方法，其特征在于，所述在所述阻挡区对应的所述衬底的表面形成掩膜，包括：
在所述衬底的表面形成掩蔽薄膜；
刻蚀去除所述沟槽区和所述过渡区的掩蔽薄膜，在所述阻挡区形成所述掩膜，并形成同时围设所述过渡区和所述沟槽区的通孔。
3.根据权利要求2所述的制备方法，其特征在于，所述掩膜的侧壁垂直于所述衬底的表面。
4.根据权利要求2所述的制备方法，其特征在于，所述在所述过渡区对应的所述衬底的表面且在所述掩膜的侧壁形成侧墙，所述侧墙形成围设所述沟槽区的刻蚀孔，包括：
在所述掩膜的表面和所述通孔内形成侧墙薄膜；
刻蚀去除所述掩膜表面和所述沟槽区的侧墙薄膜，在所述过渡区形成所述侧墙。
5.根据权利要求4所述的制备方法，其特征在于，自所述掩膜至所述衬底方向，形成的所述侧墙的侧壁在所述通孔径向方向的延伸距离逐渐增大。
6.根据权利要求4所述的制备方法，其特征在于，形成的所述侧墙薄膜为LPTEOS薄膜。
7.根据权利要求4所述的制备方法，其特征在于，所述刻蚀去除所述掩膜表面和所述沟槽区的侧墙薄膜，在所述过渡区形成所述侧墙，包括：
利用选择性刻蚀技术刻蚀去除所述掩膜表面和所述沟槽区的侧墙薄膜，在所述过渡区形成所述侧墙。
8.一种芯片的制备方法，其特征在于，包括：
利用权利要求1-6任一项所述的制备方法制备沟槽。
CN201910901032.1A 2019-09-23 2019-09-23 芯片沟槽的制备方法与芯片的制备方法 Pending CN110783189A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910901032.1A CN110783189A (zh) 2019-09-23 2019-09-23 芯片沟槽的制备方法与芯片的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910901032.1A CN110783189A (zh) 2019-09-23 2019-09-23 芯片沟槽的制备方法与芯片的制备方法

Publications (1)

Publication Number Publication Date
CN110783189A true CN110783189A (zh) 2020-02-11

Family

ID=69383693

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910901032.1A Pending CN110783189A (zh) 2019-09-23 2019-09-23 芯片沟槽的制备方法与芯片的制备方法

Country Status (1)

Country Link
CN (1) CN110783189A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112259453A (zh) * 2020-10-22 2021-01-22 绍兴同芯成集成电路有限公司 一种对芯片表面开槽的方法及芯片

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6180493B1 (en) * 1998-10-21 2001-01-30 United Silicon Incorporated Method for forming shallow trench isolation region
KR20010110007A (ko) * 2000-06-05 2001-12-12 윤종용 반도체소자의 트렌치 소자분리 방법
CN101290874A (zh) * 2007-04-20 2008-10-22 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离的沟槽形成方法和半导体结构
CN105990134A (zh) * 2015-01-27 2016-10-05 北大方正集团有限公司 一种制作二极管的方法
CN108470678A (zh) * 2018-03-29 2018-08-31 德淮半导体有限公司 半导体结构及其形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6180493B1 (en) * 1998-10-21 2001-01-30 United Silicon Incorporated Method for forming shallow trench isolation region
KR20010110007A (ko) * 2000-06-05 2001-12-12 윤종용 반도체소자의 트렌치 소자분리 방법
CN101290874A (zh) * 2007-04-20 2008-10-22 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离的沟槽形成方法和半导体结构
CN105990134A (zh) * 2015-01-27 2016-10-05 北大方正集团有限公司 一种制作二极管的方法
CN108470678A (zh) * 2018-03-29 2018-08-31 德淮半导体有限公司 半导体结构及其形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112259453A (zh) * 2020-10-22 2021-01-22 绍兴同芯成集成电路有限公司 一种对芯片表面开槽的方法及芯片

Similar Documents

Publication Publication Date Title
US11469144B2 (en) Semiconductor arrangement with fin features having different heights
US9299617B2 (en) Locally isolated protected bulk FinFET semiconductor device
US8928111B2 (en) Transistor with high breakdown voltage having separated drain extensions
US20100117188A1 (en) Method for producing trench isolation in silicon carbide and gallium nitride and articles made thereby
CN111640656A (zh) 半导体器件及其形成方法
JP4984600B2 (ja) 半導体装置及びその製造方法
CN111834203A (zh) 半导体器件及其形成方法
CN115863159A (zh) 一种半导体器件制作方法
US20080079083A1 (en) Semiconductor device and a method of manufacture therefor
CN110783189A (zh) 芯片沟槽的制备方法与芯片的制备方法
CN111640658A (zh) 半导体器件及其形成方法
CN114823295A (zh) 一种半导体器件的制造方法
TWI412087B (zh) 高密度溝槽式功率半導體結構及其製造方法
JP2000031262A (ja) 半導体装置及びシャロ―・トレンチ・アイソレ―ションの形成方法
CN111640659A (zh) 半导体器件及其形成方法
CN100570849C (zh) 浅沟槽隔离成形工艺
US20090108359A1 (en) A semiconductor device and method of manufacture therefor
CN113471078A (zh) 一种sgt-mosfet及其制造方法
US20090104776A1 (en) Methods for forming nested and isolated lines in semiconductor devices
US20070238251A1 (en) Method of forming sub-100nm narrow trenches in semiconductor substrates
US8030157B1 (en) Liner protection in deep trench etching
CN111640665A (zh) 半导体器件及其形成方法
US9919913B2 (en) Fully depleted region for reduced parasitic capacitance between a poly-silicon layer and a substrate region
CN111640667A (zh) 半导体器件及其形成方法
CN116364658B (zh) 半导体结构的制作方法以及半导体结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200211

RJ01 Rejection of invention patent application after publication