CN115621201A - 屏蔽栅功率器件的制作方法以及屏蔽栅功率器件 - Google Patents

屏蔽栅功率器件的制作方法以及屏蔽栅功率器件 Download PDF

Info

Publication number
CN115621201A
CN115621201A CN202211347005.2A CN202211347005A CN115621201A CN 115621201 A CN115621201 A CN 115621201A CN 202211347005 A CN202211347005 A CN 202211347005A CN 115621201 A CN115621201 A CN 115621201A
Authority
CN
China
Prior art keywords
field oxide
oxide layer
epitaxial wafer
power device
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211347005.2A
Other languages
English (en)
Inventor
高学
柴展
罗杰馨
栗终盛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Gongcheng Semiconductor Technology Co Ltd
Original Assignee
Shanghai Gongcheng Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Gongcheng Semiconductor Technology Co Ltd filed Critical Shanghai Gongcheng Semiconductor Technology Co Ltd
Priority to CN202211347005.2A priority Critical patent/CN115621201A/zh
Publication of CN115621201A publication Critical patent/CN115621201A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本申请的实施例提出了一种屏蔽栅功率器件的制作方法和屏蔽栅功率器件。制作方法的步骤包括：提供衬底，衬底的一侧形成有外延片，在外延片上形成深沟槽，其中，深沟槽包括有源区和位于有源区两端的端部；在外延片的一侧表面和深沟槽的内壁生长场氧化层，并在深沟槽内填充第一多晶硅；在场氧化层的表面和第一多晶硅上形成氮化硅，并刻蚀位于有源区的氮化硅和一部分位于深沟槽的顶部的场氧化层，以形成栅沟槽，保留位于深沟槽端部的氮化硅和场氧化层；刻蚀位于深沟槽端部的氮化硅，保留位于深沟槽端部的场氧化层。本实施例在刻蚀栅沟槽和场氧化层时，能够减轻刻蚀液对场氧化层造成的横向侵蚀，以此减少屏蔽栅功率器件的空间浪费。

Description

屏蔽栅功率器件的制作方法以及屏蔽栅功率器件
技术领域
本发明涉及半导体工艺领域，具体涉及一种屏蔽栅功率器件的制作方法以及屏蔽栅功率器件。
背景技术
SGT(Shield Gate Trench，屏蔽栅极沟槽)器件在现有技术中已得到广泛的应用。在具体的制作过程中，深沟槽端部位置的场氧化层通过光刻胶遮掩保留，而深沟槽中间位置的场氧化层需要刻蚀掉，在刻蚀过程中通常需要采用湿法刻蚀，由于光刻胶和场氧化层的接触面粘附性不强，因此，刻蚀酸液容易沿接触面往里钻，导致严重的横向刻蚀，这就要求版图设计留出足够的余量，这无疑会浪费一部分屏蔽栅功率器件的空间。
发明内容
本发明提供了一种屏蔽栅功率器件的制作方法以及屏蔽栅功率器件，以避免由于场氧化层的横向腐蚀而造成的屏蔽栅功率器件的空间浪费。
为解决上述技术问题，本发明采用如下技术方案：
本申请第一方面的实施例提出了一种屏蔽栅功率器件的制作方法。制作方法的步骤包括：
提供衬底，衬底的一侧形成有外延片，在外延片上形成深沟槽，其中，深沟槽包括有源区和位于有源区两端的端部；
在外延片背离衬底的一侧表面和深沟槽的内壁生长场氧化层，并在深沟槽内填充第一多晶硅；
在场氧化层的表面和第一多晶硅上形成氮化硅，并刻蚀位于有源区的氮化硅和一部分位于深沟槽的顶部的场氧化层，以形成栅沟槽，保留位于深沟槽端部的氮化硅和场氧化层；
刻蚀位于深沟槽端部的氮化硅，保留位于深沟槽端部的场氧化层。
根据本申请实施例中的屏蔽栅功率器件的制作方法，首先在衬底的一侧形成有外延片，其中外延片可以为N型掺杂。接着，在外延片上形成深沟槽，并在外延片背离衬底的一侧的表面和深沟槽的内壁生长场氧化层，深沟槽的内壁也需生长场氧化层，接着，便可以在深沟槽内填充第一多晶硅，。接着，在场氧化层背离衬底的一侧形成氮化硅，并刻蚀位于深沟槽有源区的氮化硅和一部分深沟槽的顶部的场氧化层，通常，深沟槽在衬底的投影包括两端的端部和中间部分的有源区，其中，两端的端部不属于工作区，中间部分的有源区为工作区，也就是说，刻蚀位于深沟槽有源区的氮化硅和场氧化层指的便是刻蚀为工作区的氮化硅和场氧化层，以在此处形成栅沟槽。最后便可以刻蚀深沟槽端部的氮化硅，并保留位于深沟槽端部的场氧化层。与相关技术中直接刻蚀场氧化层不同，本实施例首先在场氧化层上形成氮化硅，由于氮化硅与场氧化层的粘附性较强，因此，当刻蚀栅沟槽和场氧化层时，能够减轻刻蚀液对场氧化层造成的横向侵蚀，在对本实施例中的屏蔽栅功率器件进行版面设计时，无需考虑增加设计余量，从而避免因设计需求而增加的设计余量对屏蔽栅功率器件的面积造成影响，以此避免由于场氧化层的横向腐蚀而造成的屏蔽栅功率器件的空间浪费。
本申请实施例中的屏蔽栅功率器件的制作方法还可以具有以下技术特征：
在本申请的一些实施例中，所述提供衬底，所述衬底的一侧形成有外延片，在所述外延片上形成深沟槽的步骤具体为：
提供衬底，所述衬底的一侧形成有外延片，在所述外延片上形成遮掩膜，利用光刻的方式在所述外延片上形成深沟槽；
去除所述遮掩膜。
在本申请的一些实施例中，所述刻蚀位于所述有源区的所述氮化硅和一部分位于所述深沟槽的顶部的所述场氧化层的具体步骤为：
采用光刻的方式刻蚀位于所述有源区的所述氮化硅和所述场氧化层，保留位于所述端部区域的所述氮化硅和所述场氧化层，其中，采用干法刻蚀的方式刻蚀所述氮化硅，采用湿法刻蚀的方式刻蚀所述场氧化层。在本申请的一些实施例中，所述制作方法的步骤还包括：
在所述栅沟槽的内壁生长栅氧化层，以使所述栅氧化层覆盖所述栅沟槽，其中，所述栅沟槽的内壁包括一部分所述深沟槽的侧壁和所述第一多晶硅的侧壁，并在所述栅沟槽内形成第二多晶硅。
在本申请的一些实施例中，所述制作方法的步骤还包括：
在所述外延片背离所述衬底的一侧上注入离子。
在本申请的一些实施例中，所述制作方法的步骤还包括：
在所述外延片背离所述衬底的一侧形成隔离层，并通过光刻的方式在所述隔离层上形成过孔。
在本申请的一些实施例中，所述制作方法的步骤还包括：
在所述过孔内填充导电物。
在本申请的一些实施例中，所述制作方法的步骤还包括：
在所述隔离层背离所述外延片的一侧形成导电层。
在本申请的一些实施例中，所述制作方法的步骤还包括：
在所述导电层背离所述外延片的一侧形成钝化层。
本申请第二方面的实施例提出了一种屏蔽栅功率器件，采用第一方面任一实施例中的屏蔽栅功率器件的制作方法制作而成。
根据本申请实施例中的屏蔽栅功率器件，其采用第一方面任一实施例中的屏蔽栅功率器件的制作方法制作而成，因此，其也具备第一方面任一实施例的有益效果，此处不再赘述。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的实施例。
图1为申请实施例中屏蔽栅功率器件的制作方法的结构示意图（形成遮掩膜）；
图2为申请实施例中屏蔽栅功率器件的制作方法的结构示意图（形成深沟槽）；
图3为申请实施例中屏蔽栅功率器件的制作方法的结构示意图（填充第一多晶硅）；
图4为申请实施例中屏蔽栅功率器件的制作方法的结构示意图（形成栅沟槽）；
图5为申请实施例中屏蔽栅功率器件的制作方法的结构示意图（填充第二多晶硅）；
图6为申请实施例中屏蔽栅功率器件的制作方法的结构示意图（注入离子）；
图7a为本申请实施例中屏蔽栅功率器件的制作方法的结构示意图（刻蚀场氧化层前）；
图7b为本申请实施例中屏蔽栅功率器件的制作方法的结构示意图（刻蚀场氧化层后）；
图8为本申请实施例中屏蔽栅功率器件的制作方法的俯视图；
图9为本申请实施例中屏蔽栅功率器件的制作方法的结构示意图（沿深沟槽延伸方向场氧化层填充位置剖面图）；
图10为本申请实施例中屏蔽栅功率器件的制作方法的结构示意图（形成氮化硅）；
图11为本申请实施例中屏蔽栅功率器件的制作方法的结构示意图（刻蚀深沟槽中间部位的氮化硅）；
图12为本申请实施例中屏蔽栅功率器件的制作方法的结构示意图（刻蚀深沟槽中间部位的场氧化层并去除氮化硅）；
图13为本申请实施例中屏蔽栅功率器件的结构示意图；
图14为相关技术中屏蔽栅功率器件的横向腐蚀的结构示意图。
附图标记如下：
100-外延片；110-深沟槽；120-栅沟槽； 200-遮掩膜；300-场氧化层；310-第一场氧化层；320-第二场氧化层；410-第一多晶硅；420-第二多晶硅；500-栅氧化层；600-氮化硅；610-P阱；620-Nplus离子
M-有源区；N-端部；
800-场氧化层；900-光刻胶。
具体实施方式
为了更清楚地说明本申请实施例或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的实施例。
为了便于描述，可以在文中使用空间相对关系术语来描述如图中示出的一个元件或者特征相对于另一元件或者特征的关系，这些相对关系术语例如为“内部”、“外部”、“内侧”、“外侧”、“下面”、“下方”、“上面”、“上方”等。这种空间相对关系术语意于包括除图中描绘的方位之外的在使用或者操作中装置的不同方位。
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员基于本申请所获得的所有其他实施例，都属于本申请保护的范围。
如图14所示，在相关技术的制作过程中，深沟槽端部位置B的场氧化层800通过光刻胶900遮掩保留，而深沟槽中间位置A的场氧化层800需要刻蚀掉，在刻蚀过程中通常需要采用湿法刻蚀，由于光刻胶900和场氧化层800的接触面粘附性不强，因此，刻蚀酸液容易沿接触面往里钻，导致严重的横向刻蚀S，在一个具体的实施方式中，正常栅沟槽刻蚀深度为1um，而场氧化层的横向腐蚀竟达到5um，这就要求版图设计留出足够的余量，这无疑会浪费一部分屏蔽栅功率器件的空间。
鉴于此，如图1至图6所示，本申请第一方面的实施例提出了一种屏蔽栅功率器件的制作方法，制作方法的步骤包括：
提供衬底，衬底的一侧形成有外延片100，在外延片100上形成深沟槽110，其中，深沟槽110包括有源区M和位于有源区两端的端部N；
在外延片100背离衬底的一侧表面和深沟槽110的内壁生长场氧化层300，并在深沟槽110内填充第一多晶硅410；
在场氧化层300的一侧表面和第一多晶硅410上形成氮化硅600，并刻蚀位于有源区M的氮化硅600和一部分位于深沟槽110的顶部的场氧化层300，以形成栅沟槽120，保留位于深沟槽110端部的氮化硅600和场氧化层300；
刻蚀位于深沟槽110端部的氮化硅600，保留位于深沟槽110端部的场氧化层300。
在本实施例中，衬底的一侧形成有外延片100，其中外延片100可以为N型掺杂。接着，如图1所示，可以在外延片100上形成遮掩膜200，然后通过光刻的方式形成深沟槽110，并去除其余部位的遮掩膜200。接着，如图2所示，在外延片100背离衬底的一侧的表面和深沟槽110的内壁生长场氧化层300，其中，深沟槽110的内壁也需生长场氧化层300，也就是说，场氧化层300包括覆盖在外延片100表面的第一场氧化层310和位于外延片100的深沟槽110内的第二场氧化层320。如图3所示，接着，便可以在深沟槽110内填充第一多晶硅410。
如图7a、7b和图8所示，图7a示出了在深沟槽110内填充第一多晶硅410后且刻蚀场氧化层300之前的示意图，图7b示出了刻蚀场氧化层300之后的示意图。图8为图7a和7b的俯视图。
接着，如图9和图10所示，在场氧化层300的表面和第一多晶硅410上形成氮化硅600，并刻蚀位于有源区M的氮化硅600和一部分位于深沟槽110的顶部的场氧化层300，通常，如图7a、7b和图8所示，深沟槽110在衬底的投影包括两端的端部N和中间部分的有源区M，其中，两端的端部N不属于工作区，中间部分的有源区M为工作区，也就是说，如图11所示，刻蚀位于深沟槽110有源区M的氮化硅600和场氧化层300指的便是刻蚀为工作区的氮化硅600和一部分位于深沟槽110的顶部的场氧化层300，以在此处形成栅沟槽120,其中，L为刻蚀深沟槽110有源区M的氮化硅600和场氧化层300时的刻蚀线，图1至图6为深沟槽110有源区M的截面图。最后便可以刻蚀深沟槽110端部N的氮化硅600，并保留位于深沟槽110端部N的场氧化层300。与相关技术中使用光刻胶覆盖深沟槽端部的场氧化层以刻蚀位于深沟槽有源区的场氧化层不同，本实施例首先在场氧化层300上形成氮化硅600，由于氮化硅600与场氧化层300的粘附性较强，因此，当刻蚀栅沟槽120和场氧化层300时，能够减轻刻蚀液对场氧化层300造成的横向侵蚀，在对本实施例中的屏蔽栅功率器件进行版面设计时，无需考虑增加设计余量，从而避免因设计需求而增加的设计余量对屏蔽栅功率器件的面积造成影响，以此避免由于场氧化层300的横向腐蚀而造成的屏蔽栅功率器件的空间浪费。
如图1和图2所示，在本申请的一些实施例中，提供衬底，衬底的一侧形成有外延片100，在外延片100上形成深沟槽110的步骤具体为：
提供衬底，衬底的一侧形成有外延片100，在外延片100上形成遮掩膜200，利用光刻的方式在外延片100上形成深沟槽110；
去除遮掩膜200。
在本实施例中，可以通过光刻的方式在衬底的外延片100上形成深沟槽110，具体而言，首先在外延片100上形成遮掩膜200，遮掩膜200的材质可以为氧化层或者氧化层与氮化硅600的混合物。当形成深沟槽110后，去除遮掩膜200。
如图7a、7b和图8所示，在本申请的一些实施例中，刻蚀位于深沟槽110有源区M的氮化硅600和一部分位于深沟槽110的顶部的场氧化层300的具体步骤为：
采用光刻的方式刻蚀位于有源区M的氮化硅600和场氧化层300，保留位于端部N区域的氮化硅600和场氧化层300，其中，采用干法刻蚀的方式刻蚀氮化硅600，采用湿法刻蚀的方式刻蚀场氧化层300。
在本实施例中，当形成深沟槽110后，通常，深沟槽110在衬底的投影包括有源区M和两端的端部N，其中有源区M即为中间部位，有源区为屏蔽栅功率器件的工作区域。位于两端的端部N的部位不参与屏蔽栅功率器件的工作过程，因此也可以称为无用区。在本实施例中，首先采用干法刻蚀的方式刻蚀位于有源区M的氮化硅600，接着采用湿法刻蚀的方式刻蚀位于有源区M的场氧化层300，由于氮化硅600与场氧化层300的粘附性较强，因此，当刻蚀掉有源区M的氮化硅600后，再用湿法刻蚀的方式刻蚀有源区M的场氧化层300时，由于端部N的氮化硅600和场氧化层300粘合的较为紧密，因此，能够减轻湿法刻蚀的腐蚀液横向渗透至端部N的场氧化层300，并对场氧化层300造成横向腐蚀。
如图5和图6所示，在本申请的一些实施例中，制作方法的步骤还包括：
在栅沟槽120的内壁生长栅氧化层500，以使栅氧化层500覆盖栅沟槽120，其中，栅沟槽120的内壁包括一部分深沟槽110的侧壁和第一多晶硅410的侧壁，并在栅沟槽120内形成第二多晶硅420。在本实施例中，可以采用生长的方式形成栅氧化层500，也可以通过沉积的方式形成栅氧化层500，以此便能够形成栅沟槽120，本实施例对如何形成栅氧化层500不做特殊限定，接着，便能够在栅沟槽120填充第二多晶硅420。栅氧化层500位于第一多晶硅410和第二多晶硅420之间，以使两者隔绝。
如图6所示，在本申请的一些实施例中，制作方法的步骤还包括：
在外延片100背离衬底的一侧上注入离子。在本实施例中，可以通过离子注入的方式在外延片100上注入离子以形成P阱620，接着在P阱620靠近外表面的一侧进行N plus离子610注入，以使得屏蔽栅功率器件的外延片100上具备导电性能，注入离子的区域也可以称为离子注入区。
在本申请的一些实施例中，制作方法的步骤还包括：
在外延片100背离衬底的一侧形成隔离层，并通过光刻的方式在隔离层上形成过孔。在本实施例中，可以在外延片100远离衬底的一侧形成隔离层，也可以称为层间介质隔离（ILD），然后通过光刻的方式在隔离层上形成过孔，通常，过孔在外延片100的投影位于第二多晶硅420在外延片100的投影内，或者，过孔在外延片100的投影位于离子注入区在外延片100的投影内，以引出第二多晶硅420以及离子注入区的电子。
在本申请的一些实施例中，制作方法的步骤还包括：
在过孔内填充导电物。在本实施例中，在隔离层上形成过孔后，即可以在过孔内填充导电物，例如钨、铜或银等物质，以引出第二多晶硅420和离子注入区的电子。通常在过孔内填充导电物时，会将导电物填充至非过孔区域，此时就需要对导电物进行回刻，以清除部分填充至非过孔内的导电物。
在本申请的一些实施例中，制作方法的步骤还包括：
在隔离层背离外延片100的一侧形成导电层。在本实施例中，通过在过孔内填充导电物后，即可以在隔离层上进行导电层的沉淀，导电层的材质可以为金属，以使得相同极性的导电物相互连通。
在本申请的一些实施例中，制作方法的步骤还包括：
在导电层背离外延片100的一侧形成钝化层。在本实施例中，在形成导电层后，需要在导电层上沉淀钝化层，以对导电层进行保护。
如图13所示，本申请第二方面的实施例提出了一种屏蔽栅功率器件，采用第一方面任一实施例中的屏蔽栅功率器件的制作方法制作而成。
根据本申请实施例中的屏蔽栅功率器件，其采用第一方面任一实施例中的屏蔽栅功率器件的制作方法制作而成。在制作本实施例中的屏蔽栅功率器件时，首先在衬底的一侧形成有外延片100，其中外延片100可以为N型掺杂。接着，在外延片100上形成深沟槽110，并在外延片100背离衬底的一侧生长场氧化层300，其中，深沟槽110内也需生长场氧化层300，接着，便可以在深沟槽110内填充第一多晶硅410，。接着，在场氧化层300背离衬底的一侧形成氮化硅600，并刻蚀位于深沟槽110有源区M的氮化硅600和场氧化层300，通常，深沟槽110在衬底的投影包括两端的端部N和中间部分的有源区M，其中，端部不属于工作区，中间部分的有源区M为工作区，也就是说，刻蚀位于深沟槽110有源区M的氮化硅600和场氧化层300指的便是刻蚀为工作区的氮化硅600和场氧化层300，以在此处形成栅沟槽120。最后便可以刻蚀深沟槽110端部的氮化硅600，并保留位于深沟槽110端部的场氧化层300。与相关技术中直接刻蚀场氧化层不同，本实施例首先在场氧化层300上形成氮化硅600，由于氮化硅600与场氧化层300的粘附性较强，因此，当刻蚀栅沟槽120和场氧化层300时，能够减轻刻蚀液对场氧化层300造成的横向侵蚀，在对本实施例中的屏蔽栅功率器件进行版面设计时，无需考虑增加设计余量，从而避免因设计需求而增加的设计余量对屏蔽栅功率器件的面积造成影响，以此避免由于场氧化层300的横向腐蚀而造成的屏蔽栅功率器件的空间浪费。
以上所述仅为本申请的较佳实施例，并非用于限定本申请的保护范围。凡在本申请的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本申请的保护范围内。

Claims (10)

1.一种屏蔽栅功率器件的制作方法，其特征在于，所述制作方法的步骤包括：
提供衬底，所述衬底的一侧形成有外延片，在所述外延片上形成深沟槽，其中，所述深沟槽包括有源区和位于所述有源区两端的端部；
在所述外延片背离所述衬底的一侧表面和所述深沟槽的内壁生长场氧化层，并在所述深沟槽内填充第一多晶硅；
在所述场氧化层的表面和所述第一多晶硅上形成氮化硅，并刻蚀位于所述有源区的所述氮化硅和一部分位于所述深沟槽的顶部的所述场氧化层，以形成栅沟槽，保留位于所述深沟槽端部的所述氮化硅和所述场氧化层；
刻蚀位于所述深沟槽端部的所述氮化硅，保留位于所述深沟槽端部的所述场氧化层。
2.根据权利要求1所述的屏蔽栅功率器件的制作方法，其特征在于，所述提供衬底，所述衬底的一侧形成有外延片，在所述外延片上形成深沟槽的步骤具体为：
提供衬底，所述衬底的一侧形成有外延片，在所述外延片上形成遮掩膜，利用光刻的方式在所述外延片上形成深沟槽；
去除所述遮掩膜。
3.根据权利要求1所述的屏蔽栅功率器件的制作方法，其特征在于，所述刻蚀位于所述有源区的所述氮化硅和一部分位于所述深沟槽的顶部的所述场氧化层的具体步骤为：
采用光刻的方式刻蚀位于所述有源区的所述氮化硅和所述场氧化层，保留位于所述端部区域的所述氮化硅和所述场氧化层，其中，采用干法刻蚀的方式刻蚀所述氮化硅，采用湿法刻蚀的方式刻蚀所述场氧化层。
4.根据权利要求1所述的屏蔽栅功率器件的制作方法，其特征在于，所述制作方法的步骤还包括：
在所述栅沟槽的内壁生长栅氧化层，以使所述栅氧化层覆盖所述栅沟槽，其中，所述栅沟槽的内壁包括一部分所述深沟槽的侧壁和所述第一多晶硅的侧壁，并在所述栅沟槽内形成第二多晶硅。
5.根据权利要求4所述的屏蔽栅功率器件的制作方法，其特征在于，所述制作方法的步骤还包括：
在所述外延片背离所述衬底的一侧上注入离子。
6.根据权利要求5所述的屏蔽栅功率器件的制作方法，其特征在于，所述制作方法的步骤还包括：
在所述外延片背离所述衬底的一侧形成隔离层，并通过光刻的方式在所述隔离层上形成过孔。
7.根据权利要求6所述的屏蔽栅功率器件的制作方法，其特征在于，所述制作方法的步骤还包括：
在所述过孔内填充导电物。
8.根据权利要求7所述的屏蔽栅功率器件的制作方法，其特征在于，所述制作方法的步骤还包括：
在所述隔离层背离所述外延片的一侧形成导电层。
9.根据权利要求8所述的屏蔽栅功率器件的制作方法，其特征在于，所述制作方法的步骤还包括：
在所述导电层背离所述外延片的一侧形成钝化层。
10.一种屏蔽栅功率器件，其特征在于，采用根据权利要求1至9中任一项所述的屏蔽栅功率器件的制作方法制作而成。
CN202211347005.2A 2022-10-31 2022-10-31 屏蔽栅功率器件的制作方法以及屏蔽栅功率器件 Pending CN115621201A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211347005.2A CN115621201A (zh) 2022-10-31 2022-10-31 屏蔽栅功率器件的制作方法以及屏蔽栅功率器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211347005.2A CN115621201A (zh) 2022-10-31 2022-10-31 屏蔽栅功率器件的制作方法以及屏蔽栅功率器件

Publications (1)

Publication Number Publication Date
CN115621201A true CN115621201A (zh) 2023-01-17

Family

ID=84875999

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211347005.2A Pending CN115621201A (zh) 2022-10-31 2022-10-31 屏蔽栅功率器件的制作方法以及屏蔽栅功率器件

Country Status (1)

Country Link
CN (1) CN115621201A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113471078A (zh) * 2021-06-11 2021-10-01 上海格瑞宝电子有限公司 一种sgt-mosfet及其制造方法
CN113690143A (zh) * 2021-08-06 2021-11-23 江苏格瑞宝电子有限公司 一种解决sgt-mosfet栅极多晶硅刻蚀穿通的工艺方法
CN114038751A (zh) * 2021-09-30 2022-02-11 上海道之科技有限公司 一种上下结构的屏蔽栅mosfet器件的制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113471078A (zh) * 2021-06-11 2021-10-01 上海格瑞宝电子有限公司 一种sgt-mosfet及其制造方法
CN113690143A (zh) * 2021-08-06 2021-11-23 江苏格瑞宝电子有限公司 一种解决sgt-mosfet栅极多晶硅刻蚀穿通的工艺方法
CN114038751A (zh) * 2021-09-30 2022-02-11 上海道之科技有限公司 一种上下结构的屏蔽栅mosfet器件的制作方法

Similar Documents

Publication Publication Date Title
US6365942B1 (en) MOS-gated power device with doped polysilicon body and process for forming same
US10529567B2 (en) Trench gate power MOSFET and manufacturing method thereof
CN111883592B (zh) 屏蔽栅沟槽功率器件及其制造方法
US20050139908A1 (en) Semiconductor device
CN112133759B (zh) 具有屏蔽栅沟槽结构的半导体器件及其制造方法
US4887144A (en) Topside substrate contact in a trenched semiconductor structure and method of fabrication
US20080042194A1 (en) Trench mosfet with terraced gate and manufacturing method thereof
JP2003086800A (ja) 半導体装置及びその製造方法
CN108400166A (zh) 在端子降低表面电场区域中具有端子沟槽的功率晶体管
KR100474591B1 (ko) 트렌치 분리 구조를 가지는 디램 셀 트랜지스터의 제조 방법
CN109873036B (zh) Mosfet结构及其制造方法
EP4102545A1 (en) Charge coupled field effect rectifier diode and method of making
CN115621201A (zh) 屏蔽栅功率器件的制作方法以及屏蔽栅功率器件
US7714382B2 (en) Trench gate semiconductor with NPN junctions beneath shallow trench isolation structures
CN115692319B (zh) 屏蔽栅功率器件的制作方法以及屏蔽栅功率器件
KR101364285B1 (ko) 주입 격리된 디바이스 및 이의 형성 방법
CN105981144B (zh) 终止结构及其制作方法
US11949009B2 (en) Semiconductor die and method of manufacturing the same
US5852327A (en) Semiconductor device
CN110444583B (zh) 低成本高可靠性的功率半导体器件及其制备方法
CN113851524B (zh) 多源mos管共用栅极电荷平衡芯片结构及其制造方法
JP2009158587A (ja) 半導体装置
CN113782429B (zh) 用于掺杂区的导电通道的制造方法、沟槽型mosfet器件及其制造方法
KR20080059771A (ko) 반도체장치의 제조방법
KR20070016741A (ko) 반도체 소자의 보더리스 컨택 구조체 및 이의 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20230117