CN115692319B - 屏蔽栅功率器件的制作方法以及屏蔽栅功率器件 - Google Patents
屏蔽栅功率器件的制作方法以及屏蔽栅功率器件 Download PDFInfo
- Publication number
- CN115692319B CN115692319B CN202211345730.6A CN202211345730A CN115692319B CN 115692319 B CN115692319 B CN 115692319B CN 202211345730 A CN202211345730 A CN 202211345730A CN 115692319 B CN115692319 B CN 115692319B
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- field oxide
- power device
- epitaxial wafer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 56
- 238000005530 etching Methods 0.000 claims abstract description 44
- 230000004888 barrier function Effects 0.000 claims abstract description 37
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 26
- 229920005591 polysilicon Polymers 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims description 31
- 238000002955 isolation Methods 0.000 claims description 14
- 230000000903 blocking effect Effects 0.000 claims description 13
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- 150000002500 ions Chemical class 0.000 claims description 8
- 230000000873 masking effect Effects 0.000 claims description 8
- 238000001039 wet etching Methods 0.000 claims description 8
- 238000001259 photo etching Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 4
- 238000002161 passivation Methods 0.000 claims description 4
- 230000003628 erosive effect Effects 0.000 abstract description 4
- 239000007788 liquid Substances 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 156
- 238000010586 diagram Methods 0.000 description 18
- 239000004020 conductor Substances 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000005260 corrosion Methods 0.000 description 5
- 230000007797 corrosion Effects 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 239000002253 acid Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本申请的实施例提出了一种屏蔽栅功率器件的制作方法和屏蔽栅功率器件。制作方法的步骤包括：提供衬底，衬底的一侧形成有外延片，在外延片上形成深沟槽，其中，深沟槽包括有源区和位于有源区两端的端部；在外延片背离衬底的一侧表面和所述深沟槽的内壁生长场氧化层，并在深沟槽内填充第一多晶硅；在场氧化层背离衬底的一侧形成条形槽，其中，条形槽位于端部，在场氧化层背离衬底的一侧形成阻挡层，且在条形槽中填充阻挡层；去除位于有源区的阻挡层；刻蚀位于有源区的场氧化层，保留位于端部的场氧化层。本实施例能够避免刻蚀液对深沟槽的端部的场氧化层造成的横向侵蚀，以此减少对屏蔽栅功率器件的性能造成影响。
Description
技术领域
本发明涉及半导体工艺领域，具体涉及一种屏蔽栅功率器件的制作方法以及屏蔽栅功率器件。
背景技术
随着半导体行业的发展，屏蔽栅功率器件的应用也越来越广泛，在制作屏蔽栅功率器件时，屏蔽栅功率器件的栅极是通过刻蚀场氧化层后填充多晶硅而形成，一般在深沟槽端部的屏蔽栅上打接触孔连到源极，由于屏蔽栅与栅极之间仅有很薄隔离介质层，接触孔很容易桥接屏蔽栅和栅极，导致短路。因此在深沟槽端部位置应保留场氧化层而不形成栅极，避免屏蔽栅和栅极桥接。在制作屏蔽栅功率器件的过程中，深沟槽端部位置的场氧化层通过光刻胶遮掩保留，而深沟槽中间位置的场氧化层需要刻蚀掉，在刻蚀过程中通常需要采用湿法刻蚀，由于光刻胶和场氧化层的接触面粘附性不强，因此，刻蚀酸液容易沿接触面往里钻，导致严重的横向刻蚀，在一个具体的实施方式中，正常栅沟槽刻蚀深度为1um，而场氧化层的横向腐蚀竟达到5um，场氧化层被横向腐蚀后会影响到屏蔽栅功率器件的性能。
发明内容
本发明提供了一种屏蔽栅功率器件的制作方法以及屏蔽栅功率器件，以避免由于场氧化层的横向腐蚀而对屏蔽栅功率器件的性能造成影响。
为解决上述技术问题，本发明采用如下技术方案：
本申请第一方面的实施例提出了一种屏蔽栅功率器件的制作方法。制作方法的步骤包括：
提供衬底，衬底的一侧形成有外延片，在外延片上形成深沟槽，其中，深沟槽包括有源区和位于有源区两端的端部；
在外延片背离衬底的一侧表面和所述深沟槽的内壁生长场氧化层，并在深沟槽内填充第一多晶硅；
在场氧化层背离衬底的一侧形成条形槽，其中，条形槽位于端部，在场氧化层背离衬底的一侧形成阻挡层，且在条形槽中填充阻挡层；
去除位于有源区的阻挡层；
刻蚀位于有源区的场氧化层，保留位于端部的场氧化层。
根据本申请实施例中的屏蔽栅功率器件的制作方法，首先在衬底的一侧形成有外延片，其中外延片可以为N型掺杂。接着，在外延片上形成深沟槽，并在外延片背离衬底的一侧生长场氧化层，其中，深沟槽内也需生长场氧化层，接着，便可以在深沟槽内填充第一多晶硅。接着，在场氧化层背离衬底的一侧形成条形槽，并在场氧化层300远离衬底的一侧形成阻挡层，其中，阻挡层也填充至条形槽130内。接着，刻蚀位于深沟槽有源区的阻挡层和场氧化层，通常，深沟槽在衬底的投影包括两端的端部和中间部分的有源区，其中，两端的端部不属于工作区，中间部分的有源区为工作区，也就是说，刻蚀位于深沟槽有源区的阻挡层和场氧化层指的便是刻蚀为工作区的阻挡层和场氧化层，以在此处形成栅沟槽。最后便可以刻蚀深沟槽端部的阻挡层，并保留位于深沟槽端部的场氧化层。与相关技术中直接刻蚀场氧化层不同，本实施例首先在场氧化层上形成条形槽和阻挡层，由于阻挡层填充至条形槽内，且条形槽位于深沟槽的有源区和端部之间，因此，当采用湿法刻蚀深沟槽有源区的场氧化层时，能够避免刻蚀液对深沟槽的端部的场氧化层造成的横向侵蚀，以此减少对屏蔽栅功率器件的性能造成影响。
本申请实施例中的屏蔽栅功率器件的制作方法还可以具有以下技术特征：
在本申请的一些实施例中，所述提供衬底，所述衬底的一侧形成有外延片，在所述外延片上形成深沟槽的步骤具体为：
提供衬底，所述衬底的一侧形成有外延片，在所述外延片上形成遮掩膜，利用光刻的方式在所述外延片上形成深沟槽；
去除所述遮掩膜。
在本申请的一些实施例中，所述阻挡层的材质为氮化硅。
在本申请的一些实施例中，所述去除位于所述有源区的所述阻挡层，刻蚀位于所述有源区的所述场氧化层的具体步骤为：
采用光刻的方式刻蚀位于所述有源区的所述阻挡层，采用湿法刻蚀的方式刻蚀位于所述有源区的所述场氧化层。
在本申请的一些实施例中，所述制作方法的步骤还包括：
在所述栅沟槽的内壁生长栅氧化层，以使所述栅氧化层覆盖所述栅沟槽，其中，所述栅沟槽的内壁包括一部分所述深沟槽的侧壁和所述第一多晶硅的侧壁，并在所述栅沟槽内形成第二多晶硅。
在本申请的一些实施例中，所述制作方法的步骤还包括：
在所述外延片背离所述衬底的一侧上注入离子。
在本申请的一些实施例中，所述制作方法的步骤还包括：
在所述外延片背离所述衬底的一侧形成隔离层，并通过光刻的方式在所述隔离层上形成过孔，在所述过孔内填充导电物。
在本申请的一些实施例中，所述制作方法的步骤还包括：
在所述隔离层背离所述外延片的一侧形成导电层。
在本申请的一些实施例中，所述制作方法的步骤还包括：
在所述导电层背离所述外延片的一侧形成钝化层。
本申请第二方面的实施例提出了一种屏蔽栅功率器件，采用第一方面任一实施例中的屏蔽栅功率器件的制作方法制作而成。
根据本申请实施例中的屏蔽栅功率器件，其采用第一方面任一实施例中的屏蔽栅功率器件的制作方法制作而成，因此，其也具备第一方面任一实施例的有益效果，此处不再赘述。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的实施例。
图1为申请实施例中屏蔽栅功率器件的制作方法的结构示意图（形成遮掩膜）；
图2为申请实施例中屏蔽栅功率器件的制作方法的结构示意图（形成深沟槽）；
图3为申请实施例中屏蔽栅功率器件的制作方法的结构示意图（填充第一多晶硅）；
图4为申请实施例中屏蔽栅功率器件的制作方法的结构示意图（形成栅沟槽）；
图5为申请实施例中屏蔽栅功率器件的制作方法的结构示意图（填充第二多晶硅）；
图6为申请实施例中屏蔽栅功率器件的制作方法的结构示意图（注入离子）；
图7a为本申请实施例中屏蔽栅功率器件的制作方法的结构示意图（刻蚀场氧化层前）；
图7b为本申请实施例中屏蔽栅功率器件的制作方法的结构示意图（形成条形槽）；
图7c为本申请实施例中屏蔽栅功率器件的制作方法的结构示意图（刻蚀场氧化层并去除氮化硅后）；
图8为本申请实施例中屏蔽栅功率器件的制作方法的俯视图；
图9为本申请实施例中屏蔽栅功率器件的制作方法的结构示意图（沿深沟槽延伸方向场氧化层填充位置剖面图）；
图10为本申请实施例中屏蔽栅功率器件的制作方法的结构示意图（形成条形槽）；
图11为本申请实施例中屏蔽栅功率器件的制作方法的结构示意图（形成阻挡层）；
图12为本申请实施例中屏蔽栅功率器件的制作方法的结构示意图（刻蚀深沟槽有源区的阻挡层）；
图13为本申请实施例中屏蔽栅功率器件的制作方法的结构示意图（刻蚀深沟槽有源区的场氧化层）；
图14为本申请实施例中屏蔽栅功率器件的结构示意图；
图15为相关技术中屏蔽栅功率器件的横向腐蚀的结构示意图。
附图标记如下：
100-外延片；110-深沟槽；120-栅沟槽；130-条形槽；
200-遮掩膜；300-场氧化层；310-第一场氧化层；320-第二场氧化层；410-第一多晶硅；420-第二多晶硅；500-栅氧化层；600-阻挡层；610-P阱；620-Nplus离子
M-有源区；N-端部；
800-场氧化层；900-光刻胶。
具体实施方式
为了更清楚地说明本申请实施例或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的实施例。
为了便于描述，可以在文中使用空间相对关系术语来描述如图中示出的一个元件或者特征相对于另一元件或者特征的关系，这些相对关系术语例如为“内部”、“外部”、“内侧”、“外侧”、“下面”、“下方”、“上面”、“上方”等。这种空间相对关系术语意于包括除图中描绘的方位之外的在使用或者操作中装置的不同方位。
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员基于本申请所获得的所有其他实施例，都属于本申请保护的范围。
在制作屏蔽栅功率器件时，屏蔽栅功率器件的栅极是通过刻蚀场氧化层后填充多晶硅而形成，一般在深沟槽端部的屏蔽栅上打接触孔连到源极，由于屏蔽栅与栅极之间仅有很薄隔离介质层，接触孔很容易桥接屏蔽栅和栅极，导致短路。因此在深沟槽端部位置B应保留场氧化层而不形成栅极，避免屏蔽栅和栅极桥接。如图15所示，在相关技术的制作过程中，深沟槽端部位置B的场氧化层800通过光刻胶900遮掩保留，而深沟槽中间位置A的场氧化层800需要刻蚀掉，在刻蚀过程中通常需要采用湿法刻蚀，由于光刻胶900和场氧化层800的接触面粘附性不强，因此，刻蚀酸液容易沿接触面往里钻，导致严重的横向刻蚀S，在一个具体的实施方式中，正常栅沟槽刻蚀深度为1um，而场氧化层的横向腐蚀竟达到5um，这无疑会影响到屏蔽栅功率器件的性能。
鉴于此，如图1至图6所示，本申请第一方面的实施例提出了一种屏蔽栅功率器件的制作方法，制作方法的步骤包括：
提供衬底，衬底的一侧形成有外延片100，在外延片100上形成深沟槽110，其中，深沟槽110包括有源区M和位于有源区M两端的端部N；
在外延片100背离衬底的一侧表面和深沟槽110的内壁生长场氧化层300，并在深沟槽110内填充第一多晶硅410；
在场氧化层300背离衬底的一侧形成条形槽130，其中，条形槽130位于端部N，在场氧化层300背离衬底的一侧形成阻挡层600，且在条形槽130中填充阻挡层600；
去除位于有源区M的阻挡层600；
刻蚀位于有源区M的场氧化层300，保留位于端部N的场氧化层300。
在本实施例中，衬底的一侧形成有外延片100，其中外延片100可以为N型掺杂。接着，如图1所示，可以在外延片100上形成遮掩膜200，然后通过光刻的方式形成深沟槽110，并去除其余部位的遮掩膜200，其中，深沟槽110包括有源区M和位于有源区M两端的端部N。接着，如图2所示，在外延片100背离衬底的一侧表面和深沟槽110的内壁生长场氧化层300，其中，深沟槽110内也需生长场氧化层300，也就是说，场氧化层300包括覆盖在外延片100表面的第一场氧化层310和位于外延片100的深沟槽110内的第二场氧化层320。如图3所示，接着，便可以在深沟槽110内填充第一多晶硅410。
如图7a、7b、7c和图8所示，图7a示出了在深沟槽110内填充第一多晶硅410后且刻蚀场氧化层300之前的示意图，图7b示出了在场氧化层300上刻蚀出条形槽130，图7c示出了，刻蚀场氧化层300并清除阻挡层600后的示意图。图8为图7a、7b和7c的俯视图。
接着，如图9和图10所示，在场氧化层300背离衬底的一侧形成条形槽130，其中，条形槽130位于端部N。如图11所示，接着，便可以在场氧化层300远离衬底的一侧形成阻挡层600，阻挡层600可以为氮化硅等具备较强抗腐蚀能力的材质，且阻挡层600填充条形槽130。如图12所示，接着，可以通过光刻的方式去除位于深沟槽110有源区的阻挡层600，最后，如图13所示，刻蚀位于深沟槽110有源区的场氧化层300。通常，如图7a、7b和图8所示，深沟槽110在衬底的投影包括两端的端部N和中间部分的有源区M，其中，两端的端部N不属于工作区，中间部分M的有源区为工作区，也就是说，如图11、图12和图13所示，刻蚀位于深沟槽110有源区的阻挡层600以及刻蚀位于深沟槽110有源区的场氧化层300指的便是刻蚀工作区的阻挡层600以及场氧化层300，以在此处形成栅沟槽120,在图12中，L为刻蚀深沟槽110有源区的场氧化层300时的刻蚀线，图1至图6为深沟槽110有源区的截面图。最后，如图13所示，便可以刻蚀深沟槽110端部的阻挡层600，并保留位于深沟槽110端部的场氧化层300。与相关技术中使用光刻胶覆盖深沟槽端部的场氧化层以刻蚀位于深沟槽有源区的场氧化层不同，本实施例首先在场氧化层300上形成条形槽130，并在条形槽130内填充阻挡层600，这样，当刻蚀深沟槽110的有源区的场氧化层时，由于在深沟槽110的有源区和端部有阻挡层600，因此，能够避免刻蚀液对深沟槽110端部的场氧化层300的横向侵蚀，以此减少对屏蔽栅功率器件的性能造成影响。
如图1和图2所示，在本申请的一些实施例中，提供衬底，衬底的一侧形成有外延片100，在外延片100上形成深沟槽110的步骤具体为：
提供衬底，衬底的一侧形成有外延片100，在外延片100上形成遮掩膜200，利用光刻的方式在外延片100上形成深沟槽110；
去除遮掩膜200。
在本实施例中，可以通过光刻的方式在衬底的外延片100上形成深沟槽110，具体而言，首先在外延片100上形成遮掩膜200，遮掩膜200的材质可以为氧化层或者氧化层与氮化硅的混合物。当形成深沟槽110后，去除遮掩膜200。
在本申请的一些实施例中，阻挡层600的材质为氮化硅。在本实施例中，氮化硅的抗腐蚀能力较强，因此可以应用于阻挡层600。
如图7a、7b、7c和图8所示，在本申请的一些实施例中，去除位于有源区M的阻挡层，刻蚀位于有源区M的场氧化层300的具体步骤为：
采用光刻的方式刻蚀位于有源区M的阻挡层，采用湿法刻蚀的方式刻蚀位于有源区M的场氧化层300。
在本实施例中，当形成深沟槽110后，可以在深沟槽110上端部N的位置刻蚀形成条形槽130，通常，深沟槽110在衬底的投影包括有源区M和两端的端部N，其中，中间部位即为有源区M，有源区M为屏蔽栅功率器件的工作区域。端部N不参与屏蔽栅功率器件的工作过程，因此也可以称为无用区。在本实施例中，首先采用干法刻蚀或光刻的方式刻蚀位于有源区M的氮化硅，接着采用湿法刻蚀的方式刻蚀位于有源区M的场氧化层300，由于在深沟槽110的有源区M和端部N之间形成有氮化硅，因此，当刻蚀掉有源区M的氮化硅后，再用湿法刻蚀的方式刻蚀有源区M的场氧化层300时，由于氮化硅的阻挡作用，因此，能够避免湿法刻蚀的腐蚀液横向渗透至端部N的场氧化层300，并对场氧化层300造成横向腐蚀。
如图5和图6所示，在本申请的一些实施例中，制作方法的步骤还包括：
在栅沟槽120的内壁生长栅氧化层500，以使栅氧化层500覆盖栅沟槽120，其中，栅沟槽120的内壁包括一部分深沟槽110的侧壁和第一多晶硅410的侧壁，并在栅沟槽120内形成第二多晶硅420。在本实施例中，可以采用生长的方式形成栅氧化层500，也可以通过沉积的方式形成栅氧化层500，以此便能够形成栅沟槽120，本实施例对如何形成栅氧化层500不做特殊限定，接着，便能够在栅沟槽120填充第二多晶硅420。栅氧化层500位于第一多晶硅410和第二多晶硅420之间，以使两者隔绝。
如图6所示，在本申请的一些实施例中，制作方法的步骤还包括：
在外延片100背离衬底的一侧上注入离子。在本实施例中，可以通过离子注入的方式在外延片100上注入离子以形成P阱620，接着在P阱620靠近外表面的一侧进行N plus离子610注入，以使得屏蔽栅功率器件的外延片100上具备导电性能，注入离子的区域也可以称为离子注入区。
在本申请的一些实施例中，制作方法的步骤还包括：
在外延片100背离衬底的一侧形成隔离层，并通过光刻的方式在隔离层上形成过孔。在本实施例中，可以在外延片100远离衬底的一侧形成隔离层，也可以称为层间介质隔离（ILD），然后通过光刻的方式在隔离层上形成过孔，通常，过孔在外延片100的投影位于第二多晶硅420在外延片100的投影内，或者，过孔在外延片100的投影位于离子注入区在外延片100的投影内，以引出第二多晶硅420以及离子注入区的电子。
在本申请的一些实施例中，制作方法的步骤还包括：
在过孔内填充导电物。在本实施例中，在隔离层上形成过孔后，即可以在过孔内填充导电物，例如钨、铜或银等物质，以引出第二多晶硅420和离子注入区的电子。通常在过孔内填充导电物时，会将导电物填充至非过孔区域，此时就需要对导电物进行回刻，以清除部分填充至非过孔内的导电物。
在本申请的一些实施例中，制作方法的步骤还包括：
在隔离层背离外延片100的一侧形成导电层。在本实施例中，通过在过孔内填充导电物后，即可以在隔离层上进行导电层的沉淀，导电层的材质可以为金属，以使得相同极性的导电物相互连通。
在本申请的一些实施例中，制作方法的步骤还包括：
在导电层背离外延片100的一侧形成钝化层。在本实施例中，在形成导电层后，需要在导电层上沉淀钝化层，以对导电层进行保护。
如图14所示，本申请第二方面的实施例提出了一种屏蔽栅功率器件，采用第一方面任一实施例中的屏蔽栅功率器件的制作方法制作而成。
根据本申请实施例中的屏蔽栅功率器件，其采用第一方面任一实施例中的屏蔽栅功率器件的制作方法制作而成。在制作本实施例中的屏蔽栅功率器件时，首先在衬底的一侧形成有外延片100，其中外延片100可以为N型掺杂。接着，在外延片100上形成深沟槽110，并在外延片100背离衬底的一侧生长场氧化层300，其中，深沟槽110内也需生长场氧化层300，接着，便可以在深沟槽110内填充第一多晶硅410。接着，在场氧化层300背离衬底的一侧形成条形槽130，并在场氧化层300远离衬底的一侧形成阻挡层600，其中，阻挡层600也填充至条形槽130内。接着，刻蚀位于深沟槽110有源区的阻挡层600和场氧化层300，通常，深沟槽110在衬底的投影包括两端的端部N和中间部分的有源区M，其中，两端的端部N不属于工作区，中间部分的有源区M为工作区，也就是说，刻蚀位于深沟槽110有源区的阻挡层600和场氧化层300指的便是刻蚀为工作区的阻挡层600和场氧化层300，以在此处形成栅沟槽120。最后便可以刻蚀深沟槽110端部的阻挡层600，并保留位于深沟槽110端部的场氧化层300。与相关技术中直接刻蚀场氧化层不同，本实施例首先在场氧化层300上形成条形槽130和阻挡层600，由于阻挡层600填充至条形槽130内，且条形槽位于深沟槽110的有源区和端部之间，因此，当采用湿法刻蚀深沟槽110有源区的场氧化层300时，能够避免刻蚀液对深沟槽110的端部的场氧化层300造成的横向侵蚀，以此减少对屏蔽栅功率器件的性能造成影响。
以上所述仅为本申请的较佳实施例，并非用于限定本申请的保护范围。凡在本申请的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本申请的保护范围内。
Claims (10)
1.一种屏蔽栅功率器件的制作方法，其特征在于，所述制作方法的步骤包括：
提供衬底，所述衬底的一侧形成有外延片，在所述外延片上形成深沟槽，其中，所述深沟槽包括有源区和位于所述有源区两端的端部；
在所述外延片背离所述衬底的一侧表面和所述深沟槽的内壁生长场氧化层，并在所述深沟槽内填充第一多晶硅，其中，所述场氧化层包括覆盖在所述外延片表面的第一场氧化层和位于所述深沟槽内的第二场氧化层；
在所述场氧化层背离所述衬底的一侧形成条形槽，其中，所述条形槽位于所述端部，所述条形槽的底部延伸至所述第二场氧化层，在所述场氧化层背离所述衬底的一侧形成阻挡层，且在所述条形槽中填充所述阻挡层；
去除位于所述有源区的所述阻挡层；
刻蚀位于所述有源区的所述场氧化层，保留位于所述端部的所述场氧化层。
2.根据权利要求1所述的屏蔽栅功率器件的制作方法，其特征在于，所述提供衬底，所述衬底的一侧形成有外延片，在所述外延片上形成深沟槽的步骤具体为：
提供衬底，所述衬底的一侧形成有外延片，在所述外延片上形成遮掩膜，利用光刻的方式在所述外延片上形成深沟槽；
去除所述遮掩膜。
3.根据权利要求1所述的屏蔽栅功率器件的制作方法，其特征在于，所述阻挡层的材质为氮化硅。
4.根据权利要求3所述的屏蔽栅功率器件的制作方法，其特征在于，所述去除位于所述有源区的所述阻挡层，刻蚀位于所述有源区的所述场氧化层的具体步骤为：
采用光刻的方式刻蚀位于所述有源区的所述阻挡层，采用湿法刻蚀的方式刻蚀位于所述有源区的所述场氧化层。
5.根据权利要求1所述的屏蔽栅功率器件的制作方法，其特征在于，所述制作方法的步骤还包括：
在栅沟槽的内壁生长栅氧化层，以使所述栅氧化层覆盖所述栅沟槽，其中，所述栅沟槽的内壁包括一部分所述深沟槽的侧壁和所述第一多晶硅的侧壁，并在所述栅沟槽内形成第二多晶硅。
6.根据权利要求5所述的屏蔽栅功率器件的制作方法，其特征在于，所述制作方法的步骤还包括：
在所述外延片背离所述衬底的一侧上注入离子。
7.根据权利要求6所述的屏蔽栅功率器件的制作方法，其特征在于，所述制作方法的步骤还包括：
在所述外延片背离所述衬底的一侧形成隔离层，并通过光刻的方式在所述隔离层上形成过孔，在所述过孔内填充导电物。
8.根据权利要求7所述的屏蔽栅功率器件的制作方法，其特征在于，所述制作方法的步骤还包括：
在所述隔离层背离所述外延片的一侧形成导电层。
9.根据权利要求8所述的屏蔽栅功率器件的制作方法，其特征在于，所述制作方法的步骤还包括：
在所述导电层背离所述外延片的一侧形成钝化层。
10.一种屏蔽栅功率器件，其特征在于，采用根据权利要求1至9中任一项所述的屏蔽栅功率器件的制作方法制作而成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211345730.6A CN115692319B (zh) | 2022-10-31 | 2022-10-31 | 屏蔽栅功率器件的制作方法以及屏蔽栅功率器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211345730.6A CN115692319B (zh) | 2022-10-31 | 2022-10-31 | 屏蔽栅功率器件的制作方法以及屏蔽栅功率器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115692319A CN115692319A (zh) | 2023-02-03 |
| CN115692319B true CN115692319B (zh) | 2023-07-21 |
Family
ID=85045711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211345730.6A Active CN115692319B (zh) | 2022-10-31 | 2022-10-31 | 屏蔽栅功率器件的制作方法以及屏蔽栅功率器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115692319B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113690143A (zh) * | 2021-08-06 | 2021-11-23 | 江苏格瑞宝电子有限公司 | 一种解决sgt-mosfet栅极多晶硅刻蚀穿通的工艺方法 |
| CN114429955A (zh) * | 2022-01-24 | 2022-05-03 | 上海华虹宏力半导体制造有限公司 | 一种屏蔽栅沟槽功率器件及其制备方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113782433A (zh) * | 2021-08-06 | 2021-12-10 | 江苏格瑞宝电子有限公司 | 一种解决sgt-mosfet场氧化层横向过腐问题的制备方法 |
| CN114361251A (zh) * | 2022-01-05 | 2022-04-15 | 嘉兴斯达微电子有限公司 | 一种分裂栅功率mos器件的制备方法 |
| CN114050109B (zh) * | 2022-01-12 | 2022-04-15 | 广州粤芯半导体技术有限公司 | 屏蔽栅沟槽功率器件的制造方法 |
-
2022
- 2022-10-31 CN CN202211345730.6A patent/CN115692319B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113690143A (zh) * | 2021-08-06 | 2021-11-23 | 江苏格瑞宝电子有限公司 | 一种解决sgt-mosfet栅极多晶硅刻蚀穿通的工艺方法 |
| CN114429955A (zh) * | 2022-01-24 | 2022-05-03 | 上海华虹宏力半导体制造有限公司 | 一种屏蔽栅沟槽功率器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115692319A (zh) | 2023-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI446416B (zh) | 具有單遮罩預定閘極溝槽和接點溝槽的高密度溝槽金氧半場效電晶體 | |
| JP3851776B2 (ja) | パワーｍｏｓ素子及びｍｏｓ素子の製造方法 | |
| CN111883592B (zh) | 屏蔽栅沟槽功率器件及其制造方法 | |
| CN111403292B (zh) | 自对准接触孔屏蔽栅功率mosfet器件的制造方法及形成的器件 | |
| JP2007515079A5 (zh) | ||
| US7436021B2 (en) | Dense trench MOSFET with decreased etch sensitivity to deposition and etch processing | |
| US7629646B2 (en) | Trench MOSFET with terraced gate and manufacturing method thereof | |
| KR20030023718A (ko) | 종형 전력 트랜지스터 트렌치 게이트 반도체 디바이스제조 방법 | |
| JP2003086800A (ja) | 半導体装置及びその製造方法 | |
| KR100920045B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| US7902552B2 (en) | Semiconductor device having a recess channel structure and method for manufacturing the same | |
| US4523368A (en) | Semiconductor devices and manufacturing methods | |
| CN115692319B (zh) | 屏蔽栅功率器件的制作方法以及屏蔽栅功率器件 | |
| KR20030083444A (ko) | 트렌치 분리 구조를 가지는 디램 셀 트랜지스터의 제조 방법 | |
| US20010023957A1 (en) | Trench-gate semiconductor devices | |
| US6562697B1 (en) | Methods of implanting ions into different active areas to provide active areas having increased ion concentrations adjacent to isolation structures | |
| KR101088207B1 (ko) | 반도체 소자의 제조 방법 | |
| US20220393022A1 (en) | Charge coupled field effect rectifier diode and method of making | |
| JP3717540B2 (ja) | ドープ領域に対する接触孔の形成方法 | |
| CN112271134B (zh) | 半导体功率器件的制造方法 | |
| CN114429955A (zh) | 一种屏蔽栅沟槽功率器件及其制备方法 | |
| CN115621201A (zh) | 屏蔽栅功率器件的制作方法以及屏蔽栅功率器件 | |
| CN110444583B (zh) | 低成本高可靠性的功率半导体器件及其制备方法 | |
| US5852327A (en) | Semiconductor device | |
| GB2070858A (en) | A shallow channel field effect transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: The manufacturing method of shielded gate power devices and shielded gate power devices Effective date of registration: 20231228 Granted publication date: 20230721 Pledgee: Wuding Road Sub branch of Bank of Shanghai Co.,Ltd. Pledgor: Shanghai Gongcheng Semiconductor Technology Co.,Ltd. Registration number: Y2023980075345 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right |