JP3717540B2 - ドープ領域に対する接触孔の形成方法 - Google Patents
ドープ領域に対する接触孔の形成方法 Download PDFInfo
- Publication number
- JP3717540B2 JP3717540B2 JP29395094A JP29395094A JP3717540B2 JP 3717540 B2 JP3717540 B2 JP 3717540B2 JP 29395094 A JP29395094 A JP 29395094A JP 29395094 A JP29395094 A JP 29395094A JP 3717540 B2 JP3717540 B2 JP 3717540B2
- Authority
- JP
- Japan
- Prior art keywords
- doped region
- layer
- silicon layer
- doped
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 41
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 31
- 229920005591 polysilicon Polymers 0.000 claims description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 25
- 229910052710 silicon Inorganic materials 0.000 claims description 25
- 239000010703 silicon Substances 0.000 claims description 25
- 238000005530 etching Methods 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 21
- 230000004888 barrier function Effects 0.000 claims description 16
- 229910052796 boron Inorganic materials 0.000 claims description 13
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 12
- 238000000926 separation method Methods 0.000 claims description 12
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 8
- 238000009792 diffusion process Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 4
- 238000002513 implantation Methods 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000003631 wet chemical etching Methods 0.000 claims 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims 1
- 230000008569 process Effects 0.000 description 15
- 238000012545 processing Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001638 boron Chemical class 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000001802 infusion Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000004513 sizing Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76865—Selective removal of parts of the layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は基板内のドープされた領域に対して接触孔を形成する方法に関する。
【０００２】
【従来の技術】
マイクロエレクトロニクス分野においては所要面積の削減及びプロセスの信頼度を高めるためにしばしばいわゆる自己整合された接触部が使用される。自己整合された接触部は、たとえ接触部を形成するために通常使用されるマスク層（例えばフォトレジスト）内の開口が比較的大きく、他の導電性領域、例えばトランジスタのゲートの上にオーバーラップしていても、電気的接触部が回路の限定された導電性領域、例えばトランジスタのソース領域に対してだけに形成されることによって極めて優れている。このことは、マスク層内の開口の正確な大きさ及び位置に関係なく接触化されていない領域に対して如何なる短絡も形成しないという利点をもたらす。このことは第１にプロセスの信頼度を明らかに高める。第２に回路の設計に際して他の場合には接触部と接触化されない導電性領域との間に備えられる安全間隔を省略することが可能となり、従って所要面積の削減が達成される。
【０００３】
このことはメモリセル、例えばＤＲＡＭにおいて、通常必要な安全間隔がセルラスタの重要な部分を構成し、他方この種の製品の場合チップ面が決定的な経済上の要素であるため特に重要である。ＤＲＡＭにおいては自己整合された接触部は有利にはビット線接触部、即メモリセルのＭＯＳトランジスタのソース／ドレイン領域にビット線を接続する場合に使用される。これまで自己整合された接触部の製造には次に記載する方法が知られており、その際第１工程として常にゲートはゲートとともに構造化された誘電層によって上方に対してまたいわゆるスペーサによって側方に対して絶縁されている。
【０００４】
即ち厚い絶縁性及び平坦化酸化物を析出する前に薄い窒化ケイ素層が組み込まれる。接触部はフッ化水素酸溶液で湿式エッチングされ、その際窒化物層はエッチングストップの役目をする。次いで薄い窒化物層がエッチングされるが、このエッチング時間は極めて短くすることができるため、ゲートは封入された状態を保つ。更に活性領域の外側に存在するフィールド酸化物も必要以上に切除されることはなく、従って接触部はフィールド酸化物の縁上でも自己整合的に形成可能である。この方法の欠点は接触部を等方性湿式エッチングでエッチングすることであり、このエッチングは比較的小さなサイズの構造物の場合には適用できなくなる。
【０００５】
この場合、ポリシリコンを腐食することの少ない異方性乾式酸化物エッチングが知られていることから、エッチングストップ層としてポリシリコン層を使用してもよい。もちろんこのポリシリコン層は接触部の形成中又は形成後に除去され、誘電体に変換されるか絶縁されなければならない。それというのも連続したポリシリコン層が接触部間に漏洩電流路を形成することになるからである。ポリシリコン層を転換又は絶縁するための種々の方法が公知である。これらの全ての方法の欠点の１つは煩雑で、失敗し易い処理工程である。
【０００６】
更にこれらの全ての方法の別の欠点は、基板内の導電性領域に対する接触部をもう１つの他の処理工程で、従ってもう１つの他のマスク面でゲートに対して形成しなければならないことにある。このことは次の金属化面内での処理工程を処理工程によっては煩雑なものとし、付加的な危険性（既に開けられている接触孔内のレジスト汚染、相異なる２つの接触部形の調整エラー）をもたらす。
【０００７】
【発明が解決しようとする課題】
本発明は、第１の導電形及び第２の導電形のドープ領域を有するウェハにおいて一方の導電形のドープ領域に対して接触孔を形成するための改良された方法を提供することを課題とする。
【０００８】
【課題を解決するための手段】
この課題は本発明により、第１及び第２の導電形のドープ領域を有する半導体ウェハにおいて第１の導電形の第１のドープ領域に対して接触孔を形成するため、基板内の第１のドープ領域を少なくとも基板の表面で分離範囲により画成されるように形成し、少なくともこの第１のドープ領域は開けておき、第２の導電形の第２のドープ領域は覆うように拡散障壁層を形成し、ドープされていないシリコン層を全面的に析出し、シリコン層内に接触孔用の領域と確実にオーバーラップするドープ領域を選択的に注入により形成し、ドープされていないシリコン層の部分をドープ領域に対して選択的に除去し、分離層を全面的に形成し、異方性エッチングにより分離層内のシリコン層のドープ領域に対して選択的に接触孔を開けることにより解決される。
【０００９】
本発明方法ではドープされていないシリコンをドープされたシリコンに対して選択的に除去できることを利用する。例えば多結晶のドープされていないシリコン層はイオン注入によりマスクの使用下に選択的に後に接触部となる領域内でドープされる。少なくとも第１のドープ領域を開けておき異なる導電形の第２のドープ領域を覆う拡散障壁層はシリコン層の下に配設され、ドーパントが例えば反対の導電形にドープされた基板領域からなる他の箇所において、特に以後の熱処理の際にシリコン層内に不所望に拡散するのを阻止する。次いでシリコン層のドープされていない部分がドープ領域に対して選択的に除去される。分離層が全面的に施され、そこに接触孔が異方性エッチングによりシリコン層内のドープ領域に対して選択的に開けられる。その際このシリコン層内のドープ領域はエッチングストップの役目をし、もはや除去されることはない。
【００１０】
シリコン層が少なくともドープ領域内でポリシリコンからなるように形成すると有利である。それというのも通常分離層が主として含んでいる酸化ケイ素はポリシリコンに対して高度の選択性でエッチング可能であるからである。
【００１１】
従来技術において必要なシリコン層の問題のある後からの酸化は、シリコン層のドープされていない部分が接触孔の外側で除去されるため省略できる。
【００１２】
【実施例】
本発明を実施例及び図面に基づき以下に詳述する。
【００１３】
図１に示すように、シリコン半導体基板１０内又はその上に１個のゲート１ａ及び２個のソース／ドレイン領域２ａを有するＭＯＳトランジスタが基板内のｐドープ領域として存在する。分離領域８、例えばフィールド酸化物によりゲート１ｂ及びｎドープ領域２ｂを有するもう１つのＭＯＳトランジスタが前者のＭＯＳトランジスタと分離されている。上述したようにゲート１は上部１２及び側面１３により絶縁されている。ソース／ドレイン領域２ａ、２ｂは通常通りドープされている。この工程はｐドープ領域２ａ上の自己整合された接触部にとって特に有利に使用することができ、即ちドーピングはここでは通常ホウ素で行われる。
【００１４】
図２に示すように、次にほぼ窒化ケイ素からなる薄い障壁層３が析出される。後に自己整合された接触部が形成される部位３ａではこの障壁層はフォトマスクを使用したエッチング処理により開けられている。障壁層３のエッチングは短時間に行われるためゲートの覆い１２、１３はそのまま残留する。
【００１５】
図３に示すように、次いでポリシリコン層４が析出される。このポリシリコン層４はもう１つのフォトマスク５を使用して自己整合された接触部が設けられる部位４ａに適切なドーパント、ここでは特にホウ素を注入される。ホウ素を注入された領域４ａは後の接触孔よりも若干大きく形成すると有利である。注入は実際にポリシリコン層４内に全分量が析出される程度の低いエネルギーで実施される。熱処理によりホウ素はポリシリコン層４内に分散され、電気的に活性化される。このホウ素ドーピングは後に行われるエッチング処理及びドープされたポリシリコンに対するドープされていないポリシリコンのエッチング処理のその濃度により選択され、一般に１０19ｃｍ-3以上、有利にはほぼ１０20ｃｍ-3である。土台となっている障壁層３は自己整合された接触部のない部位に、特にｎドープされた部位４ｂに例えばポリシリコン層４内へドーパントが拡散注入されるのを阻止する。
【００１６】
図４において、例えばＫＯＨ（水酸化カリウム）溶液によりフォトマスク５を除去した後ドープされていないポリシリコンはドープされたポリシリコンに対して選択的にエッチング可能である。この種のエッチングによりポリシリコンの全くホウ素を含まないか又はごく僅かにホウ素を含んでいる全ての部位が除去される。注入条件によってはポリシリコン層の垂直部分は時には若干弱くドープされるため、この垂直部分はエッチングにより除去される。このことは後に接触部を形成する際に異方性エッチングが使用され、従ってエッチングストップがゲートの垂直側面に必要でなくなるため問題とはならない。土台となっている障壁層３は自己整合された接触部のない部位、特にｎドープ領域２ｂ内のＫＯＨによるエッチングの際に基板２ａ、２ｂの腐食を阻止する。ｐドープ領域３ａ上のこの層内の開口は設計上の必要性により注入された領域４ａにより全面的に覆われるか又はこの領域４ａにオーバーラップしてもよい。このオーバーラップ部位３ｂでも基板のエッチングには到らない。それというのもここにはポリシリコン層４が基板２ａから拡散されたホウ素によりドープされ、従ってエッチングに対して耐性となるからである。後に自己整合された接触部となる部位、即ちドープ領域上には障壁層３内の開口３ａによりドープ領域２ａに対して電気的に接触しているドープポリシリコンパッド４ｃが形成されている。
【００１７】
図５に示すように、オプションによっては障壁層３は短時間の全面的エッチングにより露出している部位で除去可能である。いずれにせよ引続き厚い誘電体６（通常酸化ケイ素である）は分離及び平坦化のために施される。この場合接触孔マスク及び異方性乾式酸化物エッチングで基板に対しても、ゲートに対しても接触孔が形成される。自己整合的に設けられた全ての接触孔７ａの下にはそれぞれ他の全てのパッドから絶縁されたポリシリコンパッド４ｃ（Ｂｏｒｏｎ ｉｍｐｌａｎｔｅｄ Ｐｏｌｙｓｉｌｉｃｏｎ Ｐａｄ（硼素を注入されたポリシリコンパッド）＝ＢＩＰＰ）が存在し、これは上記のように大きく形成されるため、接触孔マスク自体が最悪の非調整状態でもパッド上にオーバーラップする。ゲート１ａ上のこのような部位に接触孔マスクがオーバーラップしても、エッチングがこのパッド４ｃ上で中止され、それにより誘電性ゲート覆い１２、１３はそのまま残り、ゲート１ａに対して短絡部は形成されない。ゲート１ｂに対する接触孔７ｂが設けられている部位にはパッドは存在しない。その際接触孔のエッチングは電気的接触を形成できるようにゲート１ｂを露出する。同じ処理工程で部分的にフィールド酸化物８上にオーバーラップするか又は更に完全にフィールド酸化物上に配置される接触孔７ｃも形成可能である。基板に対して自己整合されていない全ての接触孔も、特にｎドープ領域２ｂ上のこのような接触部も同時に形成可能である。この場合この接触部の下にはパッドは存在しない。もう１つの金属化工程は（接触孔を満たして又は満たさずに）通常通りに実施される。
【００１８】
この方法は、欧州特許出願公開第５４３１５８号公報に記載されているようにいわゆるＢＯＳＳストラップ（Ｂｏｒｏｎ ｏｕｔ−ｄｉｆｆｕｓｅｄ ｓｕｒｆａｃｅ ｓｔｒａｐ＝ホウ素拡散された表面ストラップ）を有するメモリセルに有利に使用することができる。このストラップはＤＲＡＭメモリセル内のトランジスタのドレイン領域をコンデンサトレンチの内部に配設されたポリシリコンパッドと接続する。この種のＢＯＳＳストラップの製造方法では殆どの上述の層析出法、フォト技術及び他の処理工程が既に実施されている。本発明方法を実施するには次の処理工程、即ち
・ＢＩＰＰパッドを限定するためのフォト技術、
・注入、
・フォトレジスト剥離法
のみが付加される。
【００１９】
これらの処理工程は欧州特許出願公開第５４３１５８号公報に記載されている方法においてポリシリコンの析出後及び熱処理前に有利に挿入される。他の詳細については上記出願明細書の全内容を参照されたい。
【００２０】
本発明とＢＯＳＳ法とを組み合わせることによる優れた利点は、基本工程の遂行を侵害又は変更（トランジスタのデータ、漏洩電流その他）は殆ど新たな処理工程が挿入されないためほぼ防ぐことができる点にある。特に熱負荷は注入されたホウ素を活性化するために必要となる熱処理が既にＢＯＳＳ工程中に含まれているため変わることはない。従って本発明による工程を使用した場合何ら新たな基本工程の最適化を必要としない。
【００２１】
設計上でも本発明方法は容易にかつ有効にＢＯＳＳ工程と組み合わせることができる。ＢＯＳＳストラップはゲート間の範囲内だけでポリシリコンがホウ素ドープされた基板（及びトレンチパッド）と接触しているため、即ちそこだけが拡散によりエッチング耐性となるためゲートに対して自己整合されている。従って十分に大きなＢＩＰＰパッドをセル内に集積することは極めて容易である。唯一の縁条件としては、ＢＩＰＰパッドが接触部とは反対のゲートの縁上にオーバーラップしてはならないことである。容易に予測できるように、この縁条件は、特にセルトランジスタが一般にそうであるように下側のしきい値電圧の漏洩電流を削減するために最小の設計基準よりも明らかに長い場合にも、この縁条件は良好に満たされる。この場合問題となる範囲にあるゲートは比較的幅広く、このことはホウ素を注入されたポリシリコンパッドの実際の形状に対して特に大きな遊びが生じることになる。個々には設計上次の整合が行われる。
・オプション：接触部とゲートとの間の安全間隔の除去、削減されたワード線ラスタの全ての面のサイズ合わせ。この措置は所要面積を削減せずに単にプロセスの信頼度を高めようとする場合には必要ではない。
・ポリシリコン下の薄い誘電層を構造化するためのマスクの変更、ビット線接触部の範囲内の補助的開口。
・ホウ素注入されたポリシリコンパッドの組み込み。
・オプション：プロセスの信頼度を高めるための接触孔の拡大。
・オプション：本発明による接触部を他のｐドープ領域、例えばラスタ回路でも更に所要面積を削減するために使用すること。
【図面の簡単な説明】
【図１】本発明によるＭＯＳトランジスタを有するシリコン半導体基板の断面図。
【図２】障壁層を析出された工程の半導体基板の断面図。
【図３】ポリシリコン層を析出された工程の半導体基板の断面図。
【図４】フォトマスクの除去後ドープ領域に対して未ドープ領域をエッチングした半導体基板の断面図。
【図５】全面的短時間エッチングにより障壁層の露出部位を除去された任意の半導体基板の断面図。
【符号の説明】
１０ 基板
１、１ａ、１ｂ ゲート電極
２ａ ｐドープされたソース／ドレイン領域（第１ドープ領域）
２ｂ ｎドープされたソース／ドレイン領域（第２ドープ領域）
３ 拡散障壁層
３ａ ｐドープされた領域
３ｂ 障壁層内の開口部分
４ ポリシリコン層
４ｂ ｎドープされた部位
４ａ、４ｃ ポリシリコン層４のホウ素ドープされた領域
５ フォトマスク
６ 分離層
７ａ、７ｂ、７ｃ 接触孔
８ 分離領域（フィールド酸化物）
１２、１３ 分離範囲（ゲートの覆い）
【産業上の利用分野】
本発明は基板内のドープされた領域に対して接触孔を形成する方法に関する。
【０００２】
【従来の技術】
マイクロエレクトロニクス分野においては所要面積の削減及びプロセスの信頼度を高めるためにしばしばいわゆる自己整合された接触部が使用される。自己整合された接触部は、たとえ接触部を形成するために通常使用されるマスク層（例えばフォトレジスト）内の開口が比較的大きく、他の導電性領域、例えばトランジスタのゲートの上にオーバーラップしていても、電気的接触部が回路の限定された導電性領域、例えばトランジスタのソース領域に対してだけに形成されることによって極めて優れている。このことは、マスク層内の開口の正確な大きさ及び位置に関係なく接触化されていない領域に対して如何なる短絡も形成しないという利点をもたらす。このことは第１にプロセスの信頼度を明らかに高める。第２に回路の設計に際して他の場合には接触部と接触化されない導電性領域との間に備えられる安全間隔を省略することが可能となり、従って所要面積の削減が達成される。
【０００３】
このことはメモリセル、例えばＤＲＡＭにおいて、通常必要な安全間隔がセルラスタの重要な部分を構成し、他方この種の製品の場合チップ面が決定的な経済上の要素であるため特に重要である。ＤＲＡＭにおいては自己整合された接触部は有利にはビット線接触部、即メモリセルのＭＯＳトランジスタのソース／ドレイン領域にビット線を接続する場合に使用される。これまで自己整合された接触部の製造には次に記載する方法が知られており、その際第１工程として常にゲートはゲートとともに構造化された誘電層によって上方に対してまたいわゆるスペーサによって側方に対して絶縁されている。
【０００４】
即ち厚い絶縁性及び平坦化酸化物を析出する前に薄い窒化ケイ素層が組み込まれる。接触部はフッ化水素酸溶液で湿式エッチングされ、その際窒化物層はエッチングストップの役目をする。次いで薄い窒化物層がエッチングされるが、このエッチング時間は極めて短くすることができるため、ゲートは封入された状態を保つ。更に活性領域の外側に存在するフィールド酸化物も必要以上に切除されることはなく、従って接触部はフィールド酸化物の縁上でも自己整合的に形成可能である。この方法の欠点は接触部を等方性湿式エッチングでエッチングすることであり、このエッチングは比較的小さなサイズの構造物の場合には適用できなくなる。
【０００５】
この場合、ポリシリコンを腐食することの少ない異方性乾式酸化物エッチングが知られていることから、エッチングストップ層としてポリシリコン層を使用してもよい。もちろんこのポリシリコン層は接触部の形成中又は形成後に除去され、誘電体に変換されるか絶縁されなければならない。それというのも連続したポリシリコン層が接触部間に漏洩電流路を形成することになるからである。ポリシリコン層を転換又は絶縁するための種々の方法が公知である。これらの全ての方法の欠点の１つは煩雑で、失敗し易い処理工程である。
【０００６】
更にこれらの全ての方法の別の欠点は、基板内の導電性領域に対する接触部をもう１つの他の処理工程で、従ってもう１つの他のマスク面でゲートに対して形成しなければならないことにある。このことは次の金属化面内での処理工程を処理工程によっては煩雑なものとし、付加的な危険性（既に開けられている接触孔内のレジスト汚染、相異なる２つの接触部形の調整エラー）をもたらす。
【０００７】
【発明が解決しようとする課題】
本発明は、第１の導電形及び第２の導電形のドープ領域を有するウェハにおいて一方の導電形のドープ領域に対して接触孔を形成するための改良された方法を提供することを課題とする。
【０００８】
【課題を解決するための手段】
この課題は本発明により、第１及び第２の導電形のドープ領域を有する半導体ウェハにおいて第１の導電形の第１のドープ領域に対して接触孔を形成するため、基板内の第１のドープ領域を少なくとも基板の表面で分離範囲により画成されるように形成し、少なくともこの第１のドープ領域は開けておき、第２の導電形の第２のドープ領域は覆うように拡散障壁層を形成し、ドープされていないシリコン層を全面的に析出し、シリコン層内に接触孔用の領域と確実にオーバーラップするドープ領域を選択的に注入により形成し、ドープされていないシリコン層の部分をドープ領域に対して選択的に除去し、分離層を全面的に形成し、異方性エッチングにより分離層内のシリコン層のドープ領域に対して選択的に接触孔を開けることにより解決される。
【０００９】
本発明方法ではドープされていないシリコンをドープされたシリコンに対して選択的に除去できることを利用する。例えば多結晶のドープされていないシリコン層はイオン注入によりマスクの使用下に選択的に後に接触部となる領域内でドープされる。少なくとも第１のドープ領域を開けておき異なる導電形の第２のドープ領域を覆う拡散障壁層はシリコン層の下に配設され、ドーパントが例えば反対の導電形にドープされた基板領域からなる他の箇所において、特に以後の熱処理の際にシリコン層内に不所望に拡散するのを阻止する。次いでシリコン層のドープされていない部分がドープ領域に対して選択的に除去される。分離層が全面的に施され、そこに接触孔が異方性エッチングによりシリコン層内のドープ領域に対して選択的に開けられる。その際このシリコン層内のドープ領域はエッチングストップの役目をし、もはや除去されることはない。
【００１０】
シリコン層が少なくともドープ領域内でポリシリコンからなるように形成すると有利である。それというのも通常分離層が主として含んでいる酸化ケイ素はポリシリコンに対して高度の選択性でエッチング可能であるからである。
【００１１】
従来技術において必要なシリコン層の問題のある後からの酸化は、シリコン層のドープされていない部分が接触孔の外側で除去されるため省略できる。
【００１２】
【実施例】
本発明を実施例及び図面に基づき以下に詳述する。
【００１３】
図１に示すように、シリコン半導体基板１０内又はその上に１個のゲート１ａ及び２個のソース／ドレイン領域２ａを有するＭＯＳトランジスタが基板内のｐドープ領域として存在する。分離領域８、例えばフィールド酸化物によりゲート１ｂ及びｎドープ領域２ｂを有するもう１つのＭＯＳトランジスタが前者のＭＯＳトランジスタと分離されている。上述したようにゲート１は上部１２及び側面１３により絶縁されている。ソース／ドレイン領域２ａ、２ｂは通常通りドープされている。この工程はｐドープ領域２ａ上の自己整合された接触部にとって特に有利に使用することができ、即ちドーピングはここでは通常ホウ素で行われる。
【００１４】
図２に示すように、次にほぼ窒化ケイ素からなる薄い障壁層３が析出される。後に自己整合された接触部が形成される部位３ａではこの障壁層はフォトマスクを使用したエッチング処理により開けられている。障壁層３のエッチングは短時間に行われるためゲートの覆い１２、１３はそのまま残留する。
【００１５】
図３に示すように、次いでポリシリコン層４が析出される。このポリシリコン層４はもう１つのフォトマスク５を使用して自己整合された接触部が設けられる部位４ａに適切なドーパント、ここでは特にホウ素を注入される。ホウ素を注入された領域４ａは後の接触孔よりも若干大きく形成すると有利である。注入は実際にポリシリコン層４内に全分量が析出される程度の低いエネルギーで実施される。熱処理によりホウ素はポリシリコン層４内に分散され、電気的に活性化される。このホウ素ドーピングは後に行われるエッチング処理及びドープされたポリシリコンに対するドープされていないポリシリコンのエッチング処理のその濃度により選択され、一般に１０19ｃｍ-3以上、有利にはほぼ１０20ｃｍ-3である。土台となっている障壁層３は自己整合された接触部のない部位に、特にｎドープされた部位４ｂに例えばポリシリコン層４内へドーパントが拡散注入されるのを阻止する。
【００１６】
図４において、例えばＫＯＨ（水酸化カリウム）溶液によりフォトマスク５を除去した後ドープされていないポリシリコンはドープされたポリシリコンに対して選択的にエッチング可能である。この種のエッチングによりポリシリコンの全くホウ素を含まないか又はごく僅かにホウ素を含んでいる全ての部位が除去される。注入条件によってはポリシリコン層の垂直部分は時には若干弱くドープされるため、この垂直部分はエッチングにより除去される。このことは後に接触部を形成する際に異方性エッチングが使用され、従ってエッチングストップがゲートの垂直側面に必要でなくなるため問題とはならない。土台となっている障壁層３は自己整合された接触部のない部位、特にｎドープ領域２ｂ内のＫＯＨによるエッチングの際に基板２ａ、２ｂの腐食を阻止する。ｐドープ領域３ａ上のこの層内の開口は設計上の必要性により注入された領域４ａにより全面的に覆われるか又はこの領域４ａにオーバーラップしてもよい。このオーバーラップ部位３ｂでも基板のエッチングには到らない。それというのもここにはポリシリコン層４が基板２ａから拡散されたホウ素によりドープされ、従ってエッチングに対して耐性となるからである。後に自己整合された接触部となる部位、即ちドープ領域上には障壁層３内の開口３ａによりドープ領域２ａに対して電気的に接触しているドープポリシリコンパッド４ｃが形成されている。
【００１７】
図５に示すように、オプションによっては障壁層３は短時間の全面的エッチングにより露出している部位で除去可能である。いずれにせよ引続き厚い誘電体６（通常酸化ケイ素である）は分離及び平坦化のために施される。この場合接触孔マスク及び異方性乾式酸化物エッチングで基板に対しても、ゲートに対しても接触孔が形成される。自己整合的に設けられた全ての接触孔７ａの下にはそれぞれ他の全てのパッドから絶縁されたポリシリコンパッド４ｃ（Ｂｏｒｏｎ ｉｍｐｌａｎｔｅｄ Ｐｏｌｙｓｉｌｉｃｏｎ Ｐａｄ（硼素を注入されたポリシリコンパッド）＝ＢＩＰＰ）が存在し、これは上記のように大きく形成されるため、接触孔マスク自体が最悪の非調整状態でもパッド上にオーバーラップする。ゲート１ａ上のこのような部位に接触孔マスクがオーバーラップしても、エッチングがこのパッド４ｃ上で中止され、それにより誘電性ゲート覆い１２、１３はそのまま残り、ゲート１ａに対して短絡部は形成されない。ゲート１ｂに対する接触孔７ｂが設けられている部位にはパッドは存在しない。その際接触孔のエッチングは電気的接触を形成できるようにゲート１ｂを露出する。同じ処理工程で部分的にフィールド酸化物８上にオーバーラップするか又は更に完全にフィールド酸化物上に配置される接触孔７ｃも形成可能である。基板に対して自己整合されていない全ての接触孔も、特にｎドープ領域２ｂ上のこのような接触部も同時に形成可能である。この場合この接触部の下にはパッドは存在しない。もう１つの金属化工程は（接触孔を満たして又は満たさずに）通常通りに実施される。
【００１８】
この方法は、欧州特許出願公開第５４３１５８号公報に記載されているようにいわゆるＢＯＳＳストラップ（Ｂｏｒｏｎ ｏｕｔ−ｄｉｆｆｕｓｅｄ ｓｕｒｆａｃｅ ｓｔｒａｐ＝ホウ素拡散された表面ストラップ）を有するメモリセルに有利に使用することができる。このストラップはＤＲＡＭメモリセル内のトランジスタのドレイン領域をコンデンサトレンチの内部に配設されたポリシリコンパッドと接続する。この種のＢＯＳＳストラップの製造方法では殆どの上述の層析出法、フォト技術及び他の処理工程が既に実施されている。本発明方法を実施するには次の処理工程、即ち
・ＢＩＰＰパッドを限定するためのフォト技術、
・注入、
・フォトレジスト剥離法
のみが付加される。
【００１９】
これらの処理工程は欧州特許出願公開第５４３１５８号公報に記載されている方法においてポリシリコンの析出後及び熱処理前に有利に挿入される。他の詳細については上記出願明細書の全内容を参照されたい。
【００２０】
本発明とＢＯＳＳ法とを組み合わせることによる優れた利点は、基本工程の遂行を侵害又は変更（トランジスタのデータ、漏洩電流その他）は殆ど新たな処理工程が挿入されないためほぼ防ぐことができる点にある。特に熱負荷は注入されたホウ素を活性化するために必要となる熱処理が既にＢＯＳＳ工程中に含まれているため変わることはない。従って本発明による工程を使用した場合何ら新たな基本工程の最適化を必要としない。
【００２１】
設計上でも本発明方法は容易にかつ有効にＢＯＳＳ工程と組み合わせることができる。ＢＯＳＳストラップはゲート間の範囲内だけでポリシリコンがホウ素ドープされた基板（及びトレンチパッド）と接触しているため、即ちそこだけが拡散によりエッチング耐性となるためゲートに対して自己整合されている。従って十分に大きなＢＩＰＰパッドをセル内に集積することは極めて容易である。唯一の縁条件としては、ＢＩＰＰパッドが接触部とは反対のゲートの縁上にオーバーラップしてはならないことである。容易に予測できるように、この縁条件は、特にセルトランジスタが一般にそうであるように下側のしきい値電圧の漏洩電流を削減するために最小の設計基準よりも明らかに長い場合にも、この縁条件は良好に満たされる。この場合問題となる範囲にあるゲートは比較的幅広く、このことはホウ素を注入されたポリシリコンパッドの実際の形状に対して特に大きな遊びが生じることになる。個々には設計上次の整合が行われる。
・オプション：接触部とゲートとの間の安全間隔の除去、削減されたワード線ラスタの全ての面のサイズ合わせ。この措置は所要面積を削減せずに単にプロセスの信頼度を高めようとする場合には必要ではない。
・ポリシリコン下の薄い誘電層を構造化するためのマスクの変更、ビット線接触部の範囲内の補助的開口。
・ホウ素注入されたポリシリコンパッドの組み込み。
・オプション：プロセスの信頼度を高めるための接触孔の拡大。
・オプション：本発明による接触部を他のｐドープ領域、例えばラスタ回路でも更に所要面積を削減するために使用すること。
【図面の簡単な説明】
【図１】本発明によるＭＯＳトランジスタを有するシリコン半導体基板の断面図。
【図２】障壁層を析出された工程の半導体基板の断面図。
【図３】ポリシリコン層を析出された工程の半導体基板の断面図。
【図４】フォトマスクの除去後ドープ領域に対して未ドープ領域をエッチングした半導体基板の断面図。
【図５】全面的短時間エッチングにより障壁層の露出部位を除去された任意の半導体基板の断面図。
【符号の説明】
１０ 基板
１、１ａ、１ｂ ゲート電極
２ａ ｐドープされたソース／ドレイン領域（第１ドープ領域）
２ｂ ｎドープされたソース／ドレイン領域（第２ドープ領域）
３ 拡散障壁層
３ａ ｐドープされた領域
３ｂ 障壁層内の開口部分
４ ポリシリコン層
４ｂ ｎドープされた部位
４ａ、４ｃ ポリシリコン層４のホウ素ドープされた領域
５ フォトマスク
６ 分離層
７ａ、７ｂ、７ｃ 接触孔
８ 分離領域（フィールド酸化物）
１２、１３ 分離範囲（ゲートの覆い）
Claims (8)
- 第１及び第２の導電形のドープ領域を有する半導体ウェハにおいて第１の導電形の第１のドープ領域に対して接触孔を形成する方法において、
基板（１０）内の第１のドープ領域（２ａ）が、少なくとも基板（１０）の表面で分離範囲（１２、１３）により画成されるように形成し、
少なくともこの第１のドープ領域（２ａ）は開けておき、第２の導電形の第２のドープ領域（２ｂ）は覆うように拡散障壁層（３）を形成し、
ドープされていないシリコン層（４）を全面的に析出し、
シリコン層（４）内に接触孔用の領域と確実にオーバーラップするドープ領域（４ｃ）を選択的に注入により形成し、
シリコン層（４）のドープされていない部分をドープ領域（４ｃ）に対して選択的に除去し、
分離層（６）を全面的に形成し、
異方性エッチングにより分離層（６）内のシリコン層（４）のドープ領域（４ｃ）に対して選択的に接触孔（７ａ）を開ける
ことを特徴とするドープ領域に対する接触孔の形成方法。 - 基板（１０）が単結晶シリコンからなることを特徴とする請求項１記載の方法。
- シリコン層（４）がポリシリコンから形成されることを特徴とする請求項１又は２記載の方法。
- シリコン層（４）のドープされていない部分を湿式化学エッチングにより除去することを特徴とする請求項１ないし３の１つに記載の方法。
- 障壁層（３）を窒化ケイ素から形成することを特徴とする請求項１ないし４の１つに記載の方法。
- 分離層（６）を施す前に障壁層（３）の露出部分を除去することを特徴とする請求項１ないし５の１つに記載の方法。
- シリコン層（４）のドープ領域（４ｃ）をｐドープし、シリコン層（４）のドープされていない部分を水酸化カリウム溶液での湿式化学エッチングにより除去することを特徴とする請求項１ないし６の１つに記載の方法。
- シリコン層（４）のドープ領域（４ｃ）内のホウ素濃度を１０19ｃｍ-3 〜１０21ｃｍ-3 に調整することを特徴とする請求項７記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4337355A DE4337355C2 (de) | 1993-11-02 | 1993-11-02 | Verfahren zur Herstellung eines Kontaktlochs zu einem dotierten Bereich |
| DE4337355.0 | 1993-11-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07201996A JPH07201996A (ja) | 1995-08-04 |
| JP3717540B2 true JP3717540B2 (ja) | 2005-11-16 |
Family
ID=6501605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29395094A Expired - Fee Related JP3717540B2 (ja) | 1993-11-02 | 1994-11-02 | ドープ領域に対する接触孔の形成方法 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP0651433B1 (ja) |
| JP (1) | JP3717540B2 (ja) |
| KR (1) | KR100311954B1 (ja) |
| DE (2) | DE4337355C2 (ja) |
| TW (1) | TW264566B (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09205185A (ja) | 1996-01-26 | 1997-08-05 | Mitsubishi Electric Corp | 半導体装置および半導体装置の製造方法 |
| DE19629736C2 (de) * | 1996-01-26 | 2000-12-14 | Mitsubishi Electric Corp | Halbleitereinrichtung mit selbstjustierendem Kontakt und Herstellungsverfahren dafür |
| US6309975B1 (en) | 1997-03-14 | 2001-10-30 | Micron Technology, Inc. | Methods of making implanted structures |
| JP2000012687A (ja) * | 1998-06-23 | 2000-01-14 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| DE19906291A1 (de) * | 1999-02-15 | 2000-08-24 | Siemens Ag | Halbleiterstruktur mit einer Leitbahn |
| DE19906292C1 (de) * | 1999-02-15 | 2000-03-30 | Siemens Ag | Elektrische Teststruktur auf einem Halbleitersubstrat und Testverfahren |
| US6815358B2 (en) | 2001-09-06 | 2004-11-09 | Seagate Technology Llc | Electron beam lithography method for plating sub-100 nm trenches |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4231820A (en) * | 1979-02-21 | 1980-11-04 | Rca Corporation | Method of making a silicon diode array target |
| US4640004A (en) * | 1984-04-13 | 1987-02-03 | Fairchild Camera & Instrument Corp. | Method and structure for inhibiting dopant out-diffusion |
| US4573257A (en) * | 1984-09-14 | 1986-03-04 | Motorola, Inc. | Method of forming self-aligned implanted channel-stop and buried layer utilizing non-single crystal alignment key |
| JPH0799738B2 (ja) * | 1985-09-05 | 1995-10-25 | 三菱電機株式会社 | 半導体装置の製造方法 |
| US4844776A (en) * | 1987-12-04 | 1989-07-04 | American Telephone And Telegraph Company, At&T Bell Laboratories | Method for making folded extended window field effect transistor |
| EP0529717A3 (en) * | 1991-08-23 | 1993-09-22 | N.V. Philips' Gloeilampenfabrieken | Method of manufacturing a semiconductor device having overlapping contacts |
| US5185294A (en) * | 1991-11-22 | 1993-02-09 | International Business Machines Corporation | Boron out-diffused surface strap process |
| SG71664A1 (en) * | 1992-04-29 | 2000-04-18 | Siemens Ag | Method for the production of a contact hole to a doped region |
-
1993
- 1993-11-02 DE DE4337355A patent/DE4337355C2/de not_active Expired - Fee Related
-
1994
- 1994-10-29 TW TW083110030A patent/TW264566B/zh not_active IP Right Cessation
- 1994-11-02 EP EP94117264A patent/EP0651433B1/de not_active Expired - Lifetime
- 1994-11-02 KR KR1019940028614A patent/KR100311954B1/ko not_active IP Right Cessation
- 1994-11-02 JP JP29395094A patent/JP3717540B2/ja not_active Expired - Fee Related
- 1994-11-02 DE DE59409436T patent/DE59409436D1/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07201996A (ja) | 1995-08-04 |
| DE4337355C2 (de) | 1997-08-21 |
| EP0651433B1 (de) | 2000-07-12 |
| EP0651433A1 (de) | 1995-05-03 |
| DE59409436D1 (de) | 2000-08-17 |
| KR100311954B1 (ko) | 2001-12-28 |
| TW264566B (ja) | 1995-12-01 |
| DE4337355A1 (de) | 1995-05-04 |
| KR950015762A (ko) | 1995-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3199717B2 (ja) | 半導体装置およびその製造方法 | |
| KR100278665B1 (ko) | 디램 및 로직 혼합소자에서 화학기계적 연마에 의한 자기정렬 방식의 선택적 실리사이드층 형성방법 | |
| KR100268431B1 (ko) | 자기 정렬 콘택 및 그의 제조 방법 | |
| JP2585140B2 (ja) | 半導体装置の配線接触構造 | |
| KR20000013720A (ko) | 반도체장치의 접촉창의 제조방법 | |
| KR100247933B1 (ko) | 버티드 콘택을 갖는 반도체 소자 및 그 제조방법 | |
| JP3717540B2 (ja) | ドープ領域に対する接触孔の形成方法 | |
| KR100334572B1 (ko) | 반도체 장치의 자기정렬 콘택 형성 방법 | |
| KR100318320B1 (ko) | 반도체장치의 제조방법 | |
| US6559489B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP3424091B2 (ja) | 半導体素子の製造方法 | |
| US5731218A (en) | Method for producing a contact hole to a doped region | |
| KR100551786B1 (ko) | 반도체 메모리의 반도체 메모리 셀 어레이의 메모리 셀제조 방법 | |
| KR100195234B1 (ko) | 반도체장치의 제조방법 | |
| KR100209223B1 (ko) | 미세 콘택 형성을 위한 고집적 반도체 장치 제조방법 | |
| JPH08139314A (ja) | 半導体装置およびその製造方法 | |
| KR100281346B1 (ko) | 도핑된 영역내 비아 홀 제조방법 | |
| KR100349360B1 (ko) | 반도체장치의 콘택 형성방법 | |
| KR100367400B1 (ko) | 복합반도체소자의제조방법 | |
| KR100265830B1 (ko) | 반도체장치의콘택홀형성방법 | |
| KR100293715B1 (ko) | 고집적 반도체 기억소자 제조방법 | |
| KR100349345B1 (ko) | 반도체 장치의 비트라인 및 그 제조방법 | |
| KR930007756B1 (ko) | 자기 정렬된 콘택 제조방법 | |
| KR20010028055A (ko) | 자기정렬콘택 형성 방법 | |
| KR20030050671A (ko) | 반도체소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041001 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050113 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050412 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050418 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050712 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050804 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050831 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080909 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090909 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |