JP2009158587A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2009158587A JP2009158587A JP2007332681A JP2007332681A JP2009158587A JP 2009158587 A JP2009158587 A JP 2009158587A JP 2007332681 A JP2007332681 A JP 2007332681A JP 2007332681 A JP2007332681 A JP 2007332681A JP 2009158587 A JP2009158587 A JP 2009158587A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- trench
- gate
- gate electrode
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 59
- 229910052710 silicon Inorganic materials 0.000 claims description 59
- 239000010703 silicon Substances 0.000 claims description 59
- 238000005530 etching Methods 0.000 claims description 52
- 230000001629 suppression Effects 0.000 claims description 32
- 239000012535 impurity Substances 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 5
- 238000010030 laminating Methods 0.000 claims description 2
- 210000000746 body region Anatomy 0.000 abstract description 12
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- 238000009413 insulation Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 122
- 239000011229 interlayer Substances 0.000 description 14
- 238000000151 deposition Methods 0.000 description 9
- 230000008021 deposition Effects 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 239000002344 surface layer Substances 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】ジャンクションリークを生じることなく、ゲート電極に対する良好なコンタクトを達成することができる半導体装置およびその製造方法を提供する。
【解決手段】半導体装置１では、エピタキシャル層３の基層部がＮ−型領域４をなし、エピタキシャル層３には、そのＮ−型領域４に接して、Ｐ−型のボディ領域５が形成されている。ゲート絶縁膜７を介してゲート電極８が埋設されるトレンチ６は、エピタキシャル層３の表面から掘り下げて形成され、ボディ領域５を貫通して、その最深部がＮ−型領域４に達している。そして、ゲート電極８の表面には、上向きの突部８Ａが形成されている。突部８Ａは、トレンチ６の内部から上方に向けて突出し、その先端がトレンチ６外に達している。
【選択図】図１
【解決手段】半導体装置１では、エピタキシャル層３の基層部がＮ−型領域４をなし、エピタキシャル層３には、そのＮ−型領域４に接して、Ｐ−型のボディ領域５が形成されている。ゲート絶縁膜７を介してゲート電極８が埋設されるトレンチ６は、エピタキシャル層３の表面から掘り下げて形成され、ボディ領域５を貫通して、その最深部がＮ−型領域４に達している。そして、ゲート電極８の表面には、上向きの突部８Ａが形成されている。突部８Ａは、トレンチ６の内部から上方に向けて突出し、その先端がトレンチ６外に達している。
【選択図】図１
Description
本発明は、トレンチゲート構造の縦型二重拡散ＭＯＳトランジスタを有する半導体装置に関する。
縦型二重拡散ＭＯＳＦＥＴ（Vertical Double diffused Metal Oxide Semiconductor Field Effect Transistor：ＶＤＭＯＳＦＥＴ）の微細化に有効な構造として、トレンチゲート構造が一般的に知られている。
図３は、従来のトレンチゲート型ＶＤＭＯＳＦＥＴを備える半導体装置の模式的な断面図である。
図３は、従来のトレンチゲート型ＶＤＭＯＳＦＥＴを備える半導体装置の模式的な断面図である。
この半導体装置１０１は、Ｎ＋型（高濃度Ｎ型）基板１０２を備えている。Ｎ＋型基板１０２上には、Ｎ−型（低濃度Ｎ型）エピタキシャル層１０３が積層されている。Ｎ−型エピタキシャル層１０３の基層部は、Ｎ−型領域１０４とされ、Ｎ−型エピタキシャル層１０３の表層部には、Ｐ−型ボディ領域１０５がＮ−型領域１０４と上下に隣接して形成されている。
Ｎ−型エピタキシャル層１０３には、トレンチ１０６がその表面から掘り下げて形成されている。トレンチ１０６は、Ｐ−型ボディ領域１０５を貫通し、その最深部がＮ−型領域１０４に達している。トレンチ１０６内には、その内面を覆うように、ＳｉＯ２（酸化シリコン）からなるゲート絶縁膜１０７が形成されている。そして、ゲート絶縁膜１０７の内側には、Ｎ型不純物が高濃度にドーピングされたシリコン（ドープドシリコン）からなるゲート電極１０８が埋設されている。
Ｐ−型ボディ領域１０５の表層部には、トレンチ１０６に沿って、Ｎ＋型ソース領域１０９が形成されている。また、Ｐ−型ボディ領域１０５の表層部には、Ｐ＋型のボディコンタクト領域１１０がＮ＋型ソース領域１０９を貫通して形成されている。
Ｎ−型エピタキシャル層１０３上には、層間絶縁膜（図示しない）が積層される。層間絶縁膜上には、たとえばＡｌ（アルミニウム）配線からなるゲート配線（図示しない）が形成される。ゲート配線は、層間絶縁膜に形成されたゲート用コンタクト孔（図示しない）を介して、ゲート電極１０８にコンタクト（電気接続）される。また、Ｎ＋型ソース領域１０９およびボディコンタクト領域１１０には、層間絶縁膜に形成されたソース用コンタクト孔（図示しない）を介して、ソース配線（図示しない）が電気的に接続される。
Ｎ−型エピタキシャル層１０３上には、層間絶縁膜（図示しない）が積層される。層間絶縁膜上には、たとえばＡｌ（アルミニウム）配線からなるゲート配線（図示しない）が形成される。ゲート配線は、層間絶縁膜に形成されたゲート用コンタクト孔（図示しない）を介して、ゲート電極１０８にコンタクト（電気接続）される。また、Ｎ＋型ソース領域１０９およびボディコンタクト領域１１０には、層間絶縁膜に形成されたソース用コンタクト孔（図示しない）を介して、ソース配線（図示しない）が電気的に接続される。
Ｎ＋型基板１０２の裏面には、ドレイン電極１１７が形成されている。
半導体装置１を製造する工程においては、トレンチ１０６の内面を含むＮ−型エピタキシャル層１０３の表面にシリコン酸化膜が形成され、このシリコン酸化膜上に、ドープドシリコンの堆積層が形成される。ドープドシリコンの堆積層は、トレンチ１０６内を埋め尽くし、トレンチ１０６外のシリコン酸化膜を覆うような厚さに形成される。その後、エッチバックによって、ドープドシリコンの堆積層のトレンチ１０６外に存在する部分が除去されて、トレンチ１０６内に、ドープドシリコンからなるゲート電極１０８が形成される。
特開２００２−３０５３０５号公報
半導体装置１を製造する工程においては、トレンチ１０６の内面を含むＮ−型エピタキシャル層１０３の表面にシリコン酸化膜が形成され、このシリコン酸化膜上に、ドープドシリコンの堆積層が形成される。ドープドシリコンの堆積層は、トレンチ１０６内を埋め尽くし、トレンチ１０６外のシリコン酸化膜を覆うような厚さに形成される。その後、エッチバックによって、ドープドシリコンの堆積層のトレンチ１０６外に存在する部分が除去されて、トレンチ１０６内に、ドープドシリコンからなるゲート電極１０８が形成される。
ところが、ドープドシリコンの堆積層がトレンチ１０６の側面を含むエピタキシャル層１０３の表面から膜成長する時に、全表面で同じ割合で成長するために、トレンチ１０６の上方において、ドープドシリコンの堆積層の表面に凹みが形成される。この凹みは、ドープドシリコンの堆積層のエッチバックにより大きくなる。その結果、図３に示すように、ゲート電極１０８の表面に大きな凹み１２０が形成される。また、ゲート電極１０８の形成後にふっ酸洗浄・再酸化の繰り返しが行われると、ゲート電極１０８の表面の凹み１２０はさらに大きくなる。
また、ゲート電極１０８の表面に大きな凹み１２０が形成されていると、Ｎ−型エピタキシャル層１０３に積層される層間絶縁膜の表面からゲート電極１０８の表面（凹み１２０）までの距離が大きくなるので、Ｎ−型エピタキシャル層１０３の表面を基準にゲート用コンタクト孔を形成するためのエッチング時間を設定すると、ゲート用コンタクト孔が層間絶縁膜を貫通せず、ゲート電極１０８とゲート配線とのコンタクト不良を生じるおそれがある。一方、凹み１２０の底面を基準にゲート用コンタクト孔を形成するためのエッチング時間を設定すると、そのゲート用コンタクト孔とともに、Ｎ＋型ソース領域１０９（あるいはボディコンタクト領域１１０）とのコンタクトのためのソース用コンタクト孔が形成される場合に、ソース用コンタクト孔がＮ＋型ソース領域１０９を貫通してＰ−型ボディ領域１０５まで掘れ下がり、いわゆるジャンクションリークを生じるおそれがある。
そこで、この発明の目的は、ジャンクションリークを生じることなく、ゲート電極に対する良好なコンタクトを達成することができる半導体装置およびその製造方法を提供することである。
前記の目的を達成するための請求項１記載の発明は、シリコンからなる半導体層と、前記半導体層を、その表面から掘り下げて形成されたトレンチと、前記トレンチの内面上に形成され、酸化シリコンからなるゲート絶縁膜と、前記ゲート絶縁膜を介して前記トレンチに埋設され、不純物がドーピングされたシリコンからなるゲート電極とを備え、前記ゲート電極の表面上には、突部が形成されている、半導体装置である。
この構成によれば、ゲート電極の表面上には、突部が形成されている。したがって、ゲート電極の表面における突部の周囲が半導体層の表面より低く下がっていても、半導体層上に積層される層間絶縁膜にゲート電極に対するコンタクトのためのコンタクト孔を形成する際には、突部の先端を基準にコンタクト孔の形成のためのエッチング時間（量）を設定すれば、コンタクト孔をゲート電極に確実に到達させることができる。半導体層（ソース領域）の表面を基準にコンタクト孔がゲート電極に達するようなエッチング時間に設定することにより、ゲート電極に対するコンタクトのためのコンタクト孔と、ゲート電極の側方に形成されるソース領域に対するコンタクトのためのコンタクト孔とを同一工程で形成する場合に、半導体層（ソース領域）が大きく掘れ下がることを防止することができる。
よって、ジャンクションリークを生じることなく、ゲート電極に対する良好なコンタクトを達成することができる。
請求項２に記載のように、前記突部は、前記トレンチの内部から前記トレンチの外方に向けて突出し、その先端が前記トレンチ外に達していることが好ましい。
この場合、半導体層の表面を基準に、コンタクト孔を形成するためのエッチング時間（量）を設定すれば、半導体層が掘り下がることなく、コンタクト孔をゲート電極の突部に確実に到達させることができる。その結果、ジャンクションリークの発生を確実に防止することができながら、ゲート電極に対する良好なコンタクトを達成することができる。
請求項２に記載のように、前記突部は、前記トレンチの内部から前記トレンチの外方に向けて突出し、その先端が前記トレンチ外に達していることが好ましい。
この場合、半導体層の表面を基準に、コンタクト孔を形成するためのエッチング時間（量）を設定すれば、半導体層が掘り下がることなく、コンタクト孔をゲート電極の突部に確実に到達させることができる。その結果、ジャンクションリークの発生を確実に防止することができながら、ゲート電極に対する良好なコンタクトを達成することができる。
請求項３記載の発明は、シリコンからなる半導体層にトレンチを形成する工程と、前記トレンチの内面を含む前記半導体層の表面に、シリコン酸化膜を形成する工程と、前記シリコン酸化膜上に、不純物がドーピングされたシリコンからなり、前記トレンチを埋め尽くす厚さのドープドシリコン層を形成する工程と、前記ドープドシリコン層上に、前記ドープドシリコンよりもエッチングレートの低い材料からならエッチング抑制層を積層させる工程と、エッチバックにより、前記ドープドシリコン層の表面が露出するまで前記エッチング抑制層を除去し、前記ドープドシリコン層の表面上における前記トレンチと対向する位置に前記エッチング抑制層の一部を残留させる工程と、エッチバックにより、前記エッチング抑制層および前記ドープドシリコン層を除去し、前記トレンチの内部に前記ドープドシリコン層の一部を残存させる工程と含む、半導体装置の製造方法である。
この製造方法では、トレンチ内にドープドシリコン層を埋設するために、トレンチを埋め尽くす厚さのドープドシリコン層が形成された後、そのドープドシリコン層がエッチバックされる。これにより、トレンチ内にドープドシリコン層が埋設される。こうして形成されるドープドシリコン層の表面上には、トレンチと対向する位置に凹みが形成される。その後、ドープドシリコン層上に、エッチング抑制層が形成され、そのエッチング抑制層が、ドープドシリコン層の表面が露出するまでエッチバックされる。これにより、ドープドシリコン層上のエッチング抑制層は、凹み内のエッチング抑制層を除いて除去される。
その後、ドープドシリコン層およびエッチング抑制層がエッチバックされる。エッチング抑制層は、エッチバックによるエッチングレートがドープドシリコン層よりも低い。このため、エッチング抑制層が埋設された領域の方が、エッチング抑制層が残存していない領域よりも膜減りが小さい。また、エッチング抑制層の厚みが大きい領域の方が、エッチング抑制層の厚みが小さい領域よりも膜減りが小さい。したがって、エッチバック後のドープドシリコン層の表面上には、突部が形成される。その結果、請求項１または２記載の半導体装置を得ることができる。
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の一実施形態に係る半導体装置の構造を模式的に示す断面図である。
半導体装置１は、トレンチゲート型ＶＤＭＯＳＦＥＴを有するユニットセルがマトリクス状に配置されたアレイ構造を有している。
半導体装置１の基体をなすＮ＋型基板２上には、Ｎ＋型基板２よりもＮ型不純物が低濃度（たとえば、１０１６／ｃｍ３）にドーピングされたシリコンからなる、半導体層としてのＮ−型のエピタキシャル層３が積層されている。エピタキシャル層３の基層部は、エピタキシャル成長後のままの状態を維持し、Ｎ−型領域４をなしている。また、エピタキシャル層３には、Ｎ−型領域４上に、Ｐ−型のボディ領域５がＮ−型領域４に接して形成されている。
図１は、本発明の一実施形態に係る半導体装置の構造を模式的に示す断面図である。
半導体装置１は、トレンチゲート型ＶＤＭＯＳＦＥＴを有するユニットセルがマトリクス状に配置されたアレイ構造を有している。
半導体装置１の基体をなすＮ＋型基板２上には、Ｎ＋型基板２よりもＮ型不純物が低濃度（たとえば、１０１６／ｃｍ３）にドーピングされたシリコンからなる、半導体層としてのＮ−型のエピタキシャル層３が積層されている。エピタキシャル層３の基層部は、エピタキシャル成長後のままの状態を維持し、Ｎ−型領域４をなしている。また、エピタキシャル層３には、Ｎ−型領域４上に、Ｐ−型のボディ領域５がＮ−型領域４に接して形成されている。
エピタキシャル層３には、トレンチ６がその表面から掘り下げて形成されている。トレンチ６は、ボディ領域５を貫通し、その最深部がＮ−型領域４に達している。また、トレンチ６は、図１における左右方向に一定の間隔を空けて複数形成され、それぞれ図１の紙面と直交する方向（ゲート幅に沿う方向）に延びている。
トレンチ６内には、その内面全域を覆うように、ＳｉＯ２（酸化シリコン）からなるゲート絶縁膜７が形成されている。そして、トレンチ６内には、ゲート絶縁膜７の内側に、Ｎ型不純物が高濃度（たとえば、１０２０／ｃｍ３）にドーピングされたシリコン（ドープドシリコン）からなるゲート電極８が埋設されている。ゲート電極８にドーピングされているＮ型不純物としては、たとえば、Ｐ（リン）やＡｓ（ヒ素）を例示することができる。ゲート電極８の表面には、上向きの突部８Ａが形成されている。突部８Ａは、トレンチ６の内部から上方に向けて突出しており、トレンチ６におけるゲート幅と直交する方向（図１における左右方向）の中央部に先端を有している。突部８Ａの先端は、トレンチ６外に達している。
トレンチ６内には、その内面全域を覆うように、ＳｉＯ２（酸化シリコン）からなるゲート絶縁膜７が形成されている。そして、トレンチ６内には、ゲート絶縁膜７の内側に、Ｎ型不純物が高濃度（たとえば、１０２０／ｃｍ３）にドーピングされたシリコン（ドープドシリコン）からなるゲート電極８が埋設されている。ゲート電極８にドーピングされているＮ型不純物としては、たとえば、Ｐ（リン）やＡｓ（ヒ素）を例示することができる。ゲート電極８の表面には、上向きの突部８Ａが形成されている。突部８Ａは、トレンチ６の内部から上方に向けて突出しており、トレンチ６におけるゲート幅と直交する方向（図１における左右方向）の中央部に先端を有している。突部８Ａの先端は、トレンチ６外に達している。
また、エピタキシャル層３の表層部には、トレンチ６に対してゲート幅と直交する方向の両側に、Ｎ−型領域４のＮ型不純物濃度よりも高いＮ型不純物濃度（たとえば、１０２０／ｃｍ３）を有するＮ＋型のソース領域９が形成されている。ソース領域９は、トレンチ６に沿ってゲート幅に沿う方向に延び、その底面がボディ領域５に接している。また、ゲート幅と直交する方向におけるソース領域９の中央部には、Ｐ＋型のボディコンタクト領域１０がソース領域９を貫通して形成されている。
すなわち、トレンチ６およびソース領域９は、ゲート幅と直交する方向に交互に設けられ、それぞれゲート幅に沿う方向に延びている。そして、ソース領域９上に、そのソース領域９に沿って、ゲート幅と直交する方向に隣接するユニットセル間の境界が設定されている。ボディコンタクト領域１０は、ゲート幅と直交する方向に隣接する２つのユニットセル間に跨って少なくとも１つ以上設けられている。また、ゲート幅に沿う方向に隣接するユニットセル間の境界は、各ユニットセルに含まれるゲート電極８が一定のゲート幅を有するように設定されている。
エピタキシャル層３上には、層間絶縁膜１３が積層されている。層間絶縁膜１３上には、たとえばＡｌ（アルミニウム）配線からなるゲート配線１４が形成されている。層間絶縁膜１３には、ゲート電極８の突部８Ａに対向する領域に、ゲート用コンタクト孔１５が形成されている。ゲート用コンタクト孔１５は、その下端がエピタキシャル層３の表面とほぼ同一平面上に位置する深さを有している。このゲート用コンタクト孔１５内に入り込み、ゲート用コンタクト孔１５内で突部８Ａと接続されている。これにより、ゲート電極８とゲート配線１４とのコンタクトが達成されている。
また、層間絶縁膜１３上には、ソース領域９およびボディコンタクト領域１０に対向する領域に、ソース用コンタクト孔（図示しない）が形成されている。ソース用コンタクト孔は、ゲート用コンタクト孔１５と同様に、その下端がエピタキシャル層３の表面とほぼ同一平面状に位置する深さを有している。ソース配線１６は、ソース領域９およびボディコンタクト領域１０にソース用コンタクト孔（図示しない）を介してコンタクトされている。ソース配線１６は、接地されている。
Ｎ＋型基板２の裏面には、ドレイン電極１７が形成されている。
ドレイン電極１７に適当な大きさの正電圧を印加しつつ、ゲート電極８の電位を制御することにより、ボディ領域５におけるゲート絶縁膜７との界面近傍にチャネルを形成して、ソース領域９とドレイン電極１７との間に電流を流すことができる。
図２Ａ〜図２Ｍは、半導体装置１の製造方法を工程順に示す模式的な断面図である。
ドレイン電極１７に適当な大きさの正電圧を印加しつつ、ゲート電極８の電位を制御することにより、ボディ領域５におけるゲート絶縁膜７との界面近傍にチャネルを形成して、ソース領域９とドレイン電極１７との間に電流を流すことができる。
図２Ａ〜図２Ｍは、半導体装置１の製造方法を工程順に示す模式的な断面図である。
まず、エピタキシャル成長法により、Ｎ＋型基板２上に、エピタキシャル層３が形成される。次いで、図２Ａに示すように、エピタキシャル層３の表面上にＳｉＯ２層３０およびＳｉＮ（窒化シリコン）層３１がこの順に積層され、ＳｉＮ層３１上にレジストパターン３２が形成される。そして、これをマスクとして利用したエッチングにより、図２Ｂに示すように、ＳｉＮ層３１およびＳｉＯ２層３０からなるハードマスク３３が形成される。
レジストパターン３２が除去された後、ハードマスク３３を利用してエピタキシャル層３がエッチングされることにより、図２Ｃに示すようにトレンチ６が形成される。その後、図２Ｄに示すように、ハードマスク３３が除去される。
次いで、図２Ｅに示すように、熱酸化処理によって、エピタキシャル層３の表面およびトレンチ６の内面に、ＳｉＯ２からなる酸化膜２０が形成される。 次いで、ＣＶＤ法により、酸化膜２０上に、ドープドシリコンの堆積層であるドープドシリコン層２１が形成される。ドープドシリコン層２１は、図２Ｆに示すように、トレンチ６内を埋め尽くし、トレンチ６外における酸化膜２０にも形成される。ドープドシリコン層２１がトレンチ６の側面を含むエピタキシャル層３の表面から膜成長する時に、全表面で同じ割合で成長するために、ドープドシリコン層２１の表面には、トレンチ６と対向する位置に凹み２２が形成される。この凹み２２は、トレンチ６のゲート幅と直交する方向（図２Ｆにおける左右方向）の断面形状がＶ字状を有している。
次いで、図２Ｅに示すように、熱酸化処理によって、エピタキシャル層３の表面およびトレンチ６の内面に、ＳｉＯ２からなる酸化膜２０が形成される。 次いで、ＣＶＤ法により、酸化膜２０上に、ドープドシリコンの堆積層であるドープドシリコン層２１が形成される。ドープドシリコン層２１は、図２Ｆに示すように、トレンチ６内を埋め尽くし、トレンチ６外における酸化膜２０にも形成される。ドープドシリコン層２１がトレンチ６の側面を含むエピタキシャル層３の表面から膜成長する時に、全表面で同じ割合で成長するために、ドープドシリコン層２１の表面には、トレンチ６と対向する位置に凹み２２が形成される。この凹み２２は、トレンチ６のゲート幅と直交する方向（図２Ｆにおける左右方向）の断面形状がＶ字状を有している。
次いで、スピンコート法により、ドープドシリコン層２１上に、有機系のＢＡＲＣ（反射防止膜：Bottom Anti-Reflection Coating）の堆積層であるエッチング抑制層２３が形成される。この有機材料は、エッチバックによるエッチングレートが、ドープドシリコンよりも低い。エッチング抑制層２３は、図２Ｇに示すように、凹み２２を埋め尽くす。
その後、エッチバックによって、ドープドシリコン層２１の表面が露出するまでエッチング抑制層２３が除去される。これにより、図２Ｈに示すように、ドープドシリコン層２１上のエッチング抑制層２３は、凹み２２のエッチング抑制層２３を除いて除去される。凹み２２内のエッチング抑制層２３は、トレンチ６のゲート幅と直交する方向におけるトレンチ６の中央部の上方において、最も厚くなっている。
その後、エッチバックによって、ドープドシリコン層２１の表面が露出するまでエッチング抑制層２３が除去される。これにより、図２Ｈに示すように、ドープドシリコン層２１上のエッチング抑制層２３は、凹み２２のエッチング抑制層２３を除いて除去される。凹み２２内のエッチング抑制層２３は、トレンチ６のゲート幅と直交する方向におけるトレンチ６の中央部の上方において、最も厚くなっている。
その後、エッチバックが続行され、ドープドシリコン層２１およびエッチング抑制層２３が除去される。エッチング抑制層２３のエッチングレートが、ドープドシリコン層２１のエッチングレートよりも低いので、エッチング抑制層２３が埋設された領域の方が、エッチング抑制層２３が存在していない領域よりも膜減りが小さい。また、エッチング抑制層２３の厚みが大きい領域の方が、エッチング抑制層２３の厚みが小さい領域よりも膜減りが小さい。したがって、エッチバック後のドープドシリコン層２１の表面上には、図２Ｉに示すように、上向きの突部２４が形成される。このとき、突部２４の先端は、トレンチ６外に達している。
その後、図２Ｊに示すように、ウエットエッチングによって、エピタキシャル層３の表面上から酸化膜２０が除去される。これにより、エピタキシャル層３の表面が露出する。
次いで、熱酸化処理により、エピタキシャル層３の表面およびドープドシリコン層２１の表面に、再び酸化膜が形成される。
その後、エピタキシャル層３の表層部におけるボディコンタクト領域１０を形成すべき部分に、Ｎ型不純物のイオンが注入される。次いで、エピタキシャル層３の表層部における、ボディコンタクト領域１０を形成すべき部分と対向する部分に、Ｐ型不純物のイオンが注入され、図２Ｋに示すように、エピタキシャル層３の表層部に、ソース領域９およびボディコンタクト領域１０が形成される。
次いで、熱酸化処理により、エピタキシャル層３の表面およびドープドシリコン層２１の表面に、再び酸化膜が形成される。
その後、エピタキシャル層３の表層部におけるボディコンタクト領域１０を形成すべき部分に、Ｎ型不純物のイオンが注入される。次いで、エピタキシャル層３の表層部における、ボディコンタクト領域１０を形成すべき部分と対向する部分に、Ｐ型不純物のイオンが注入され、図２Ｋに示すように、エピタキシャル層３の表層部に、ソース領域９およびボディコンタクト領域１０が形成される。
以上の工程を経た後、図２Ｌに示すように、ＣＶＤ法により、エピタキシャル層３上に予め定める厚みの層間絶縁膜１３が形成される。そして、図２Ｍに示すように、エッチングにより、層間絶縁膜１３にゲート用コンタクト孔１５やソース用コンタクト孔（図示しない）などが形成された後、ゲート配線１４、ソース配線１６およびドレイン電極１７が形成されることにより、図１に示す半導体装置１が得られる。
この実施形態によれば、ゲート電極８の表面上には、突部８Ａが形成されている。したがって、ゲート電極８の表面における突部８Ａの周囲がエピタキシャル層３の表面より低く下がっていても、エピタキシャル層３上に積層される層間絶縁膜１３にゲート用コンタクト孔１５を形成する際には、突部８Ａの先端を基準にゲート用コンタクト孔１５の形成のためのエッチング時間（量）を設定すれば、ゲート用コンタクト孔１５をゲート電極８に確実に到達させることができる。エピタキシャル層３（ソース領域９）の表面を基準にゲート用コンタクト孔１５がゲート電極８に達するようなエッチング時間に設定することにより、ゲート用コンタクト孔１５と、ソース用コンタクト孔とを同一工程で形成する場合に、エピタキシャル層３（ソース領域９）が大きく掘れ下がることを防止することができる。
よって、ジャンクションリークを生じることなく、ゲート電極８に対する良好なコンタクトを達成することができる。
さらに、突部８Ａが、トレンチ６の内部から上方に向けて突出し、その先端がトレンチ６外に達しているので、エピタキシャル層３の表面を基準に、ゲート用コンタクト孔１５を形成するためのエッチング時間（量）を設定すれば、エピタキシャル層３が掘り下がることなく、ゲート用コンタクト孔１５をゲート電極８の突部８Ａに確実に到達させることができる。その結果、ジャンクションリークの発生を確実に防止することができながら、ゲート電極８に対する良好なコンタクトを達成することができる。
さらに、突部８Ａが、トレンチ６の内部から上方に向けて突出し、その先端がトレンチ６外に達しているので、エピタキシャル層３の表面を基準に、ゲート用コンタクト孔１５を形成するためのエッチング時間（量）を設定すれば、エピタキシャル層３が掘り下がることなく、ゲート用コンタクト孔１５をゲート電極８の突部８Ａに確実に到達させることができる。その結果、ジャンクションリークの発生を確実に防止することができながら、ゲート電極８に対する良好なコンタクトを達成することができる。
以上、本発明の一実施形態を説明したが、この発明は、他の形態で実施することもできる。
前述の実施形態では、エッチング抑制層２３の材料として、ＢＡＲＣの材料として用いられる有機材料を例示したが、たとえばＳｉＯ２、ＳｉＮ（窒化シリコン）およびレジストなど、エッチバックによるエッチングレートがシリコンよりも低く、かつ、表面が平坦な膜を得ることのできる材料を採用することができる。たとえばＳｉＯ２の堆積層は、スピンコート法またはＣＶＤ法により形成することができる。また、ＳｉＮの堆積層は、ＣＶＤ法により形成することができ、レジストの堆積層は、スピンコート法により形成することができる。
前述の実施形態では、エッチング抑制層２３の材料として、ＢＡＲＣの材料として用いられる有機材料を例示したが、たとえばＳｉＯ２、ＳｉＮ（窒化シリコン）およびレジストなど、エッチバックによるエッチングレートがシリコンよりも低く、かつ、表面が平坦な膜を得ることのできる材料を採用することができる。たとえばＳｉＯ２の堆積層は、スピンコート法またはＣＶＤ法により形成することができる。また、ＳｉＮの堆積層は、ＣＶＤ法により形成することができ、レジストの堆積層は、スピンコート法により形成することができる。
さらに、半導体装置１の各半導体部分の導電型を反転した構成が採用されてもよい。すなわち、半導体装置１において、Ｐ型の部分がＮ型であり、Ｎ型の部分がＰ型であってもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
１ 半導体装置
３ エピタキシャル層（半導体層）
４ Ｎ−型領域
５ ボディ領域
６ トレンチ
７ ゲート絶縁膜
８ ゲート電極
８Ａ 突部
９ ソース領域
１４ ゲート配線
１５ ゲート用コンタクト孔
２１ ドープドシリコン層
２３ エッチング抑制層
３ エピタキシャル層（半導体層）
４ Ｎ−型領域
５ ボディ領域
６ トレンチ
７ ゲート絶縁膜
８ ゲート電極
８Ａ 突部
９ ソース領域
１４ ゲート配線
１５ ゲート用コンタクト孔
２１ ドープドシリコン層
２３ エッチング抑制層
Claims (3)
- シリコンからなる半導体層と、
前記半導体層を、その表面から掘り下げて形成されたトレンチと、
前記トレンチの内面上に形成され、酸化シリコンからなるゲート絶縁膜と、
前記ゲート絶縁膜を介して前記トレンチに埋設され、不純物がドーピングされたシリコンからなるゲート電極とを備え、
前記ゲート電極の表面上には、突部が形成されている、半導体装置。 - 前記突部は、前記トレンチの内部から前記トレンチの外方に向けて突出し、その先端が前記トレンチ外に達している、請求項１記載の半導体装置。
- シリコンからなる半導体層にトレンチを形成する工程と、
前記トレンチの内面を含む前記半導体層の表面に、シリコン酸化膜を形成する工程と、
前記シリコン酸化膜上に、不純物がドーピングされたシリコンからなり、前記トレンチを埋め尽くす厚さのドープドシリコン層を形成する工程と、
前記ドープドシリコン層上に、前記ドープドシリコンよりもエッチングレートの低い材料からならエッチング抑制層を積層させる工程と、
エッチバックにより、前記ドープドシリコン層の表面が露出するまで前記エッチング抑制層を除去し、前記ドープドシリコン層の表面上における前記トレンチと対向する位置に前記エッチング抑制層の一部を残留させる工程と、
エッチバックにより、前記エッチング抑制層および前記ドープドシリコン層を除去し、前記トレンチの内部に前記ドープドシリコン層の一部を残存させる工程と含む、半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007332681A JP2009158587A (ja) | 2007-12-25 | 2007-12-25 | 半導体装置 |
| US12/314,067 US8022472B2 (en) | 2007-12-04 | 2008-12-03 | Semiconductor device and method of manufacturing semiconductor device |
| US13/214,271 US8237221B2 (en) | 2007-12-04 | 2011-08-22 | Semiconductor device and method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007332681A JP2009158587A (ja) | 2007-12-25 | 2007-12-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009158587A true JP2009158587A (ja) | 2009-07-16 |
Family
ID=40962315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007332681A Pending JP2009158587A (ja) | 2007-12-04 | 2007-12-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2009158587A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015162990A1 (ja) * | 2014-04-25 | 2015-10-29 | トヨタ自動車株式会社 | 半導体装置の製造方法及び半導体装置 |
| JP2019057596A (ja) * | 2017-09-20 | 2019-04-11 | 株式会社東芝 | 半導体装置及びその製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06326308A (ja) * | 1992-09-29 | 1994-11-25 | Texas Instr Inc <Ti> | 最小規模化トランジスタの製造方法 |
| JPH07135247A (ja) * | 1993-11-10 | 1995-05-23 | Citizen Watch Co Ltd | 半導体装置の製造方法 |
| JP2001326273A (ja) * | 2000-05-16 | 2001-11-22 | Denso Corp | 半導体装置の製造方法 |
| JP2004063625A (ja) * | 2002-07-26 | 2004-02-26 | Toko Inc | 半導体装置の製造方法 |
-
2007
- 2007-12-25 JP JP2007332681A patent/JP2009158587A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06326308A (ja) * | 1992-09-29 | 1994-11-25 | Texas Instr Inc <Ti> | 最小規模化トランジスタの製造方法 |
| JPH07135247A (ja) * | 1993-11-10 | 1995-05-23 | Citizen Watch Co Ltd | 半導体装置の製造方法 |
| JP2001326273A (ja) * | 2000-05-16 | 2001-11-22 | Denso Corp | 半導体装置の製造方法 |
| JP2004063625A (ja) * | 2002-07-26 | 2004-02-26 | Toko Inc | 半導体装置の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015162990A1 (ja) * | 2014-04-25 | 2015-10-29 | トヨタ自動車株式会社 | 半導体装置の製造方法及び半導体装置 |
| JP2015211113A (ja) * | 2014-04-25 | 2015-11-24 | トヨタ自動車株式会社 | 半導体装置の製造方法及び半導体装置 |
| JP2019057596A (ja) * | 2017-09-20 | 2019-04-11 | 株式会社東芝 | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8022472B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP5767430B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US8129779B2 (en) | Trench gate type VDMOSFET device with thicker gate insulation layer portion for reducing gate to source capacitance | |
| JP5604029B2 (ja) | 半導体装置およびその製造方法 | |
| US10529567B2 (en) | Trench gate power MOSFET and manufacturing method thereof | |
| JP5113347B2 (ja) | 半導体素子の製造方法 | |
| US9379187B2 (en) | Vertically-conducting trench MOSFET | |
| JP2017045776A (ja) | 半導体装置およびその製造方法 | |
| JP5522907B2 (ja) | ＳｉＣ膜の加工方法、半導体装置およびその製造方法 | |
| JP2007059632A (ja) | 半導体素子及びその製造方法 | |
| JP2014212358A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP5385567B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2009224660A (ja) | 半導体装置の製造方法 | |
| JP2009158587A (ja) | 半導体装置 | |
| JP2010147298A (ja) | 半導体装置 | |
| KR100853799B1 (ko) | 트렌치 게이트 반도체 소자 및 그의 제조 방법 | |
| JP2009176953A (ja) | 半導体装置 | |
| US20040152297A1 (en) | Semiconductor device and manufacturing method thereof | |
| JP2009146946A (ja) | 半導体装置およびその製造方法 | |
| JP5279222B2 (ja) | 半導体装置の製造方法 | |
| JP2006332133A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP5390758B2 (ja) | 半導体装置 | |
| JP2009238866A (ja) | 半導体装置の製造方法 | |
| JP2009266961A (ja) | 半導体装置 | |
| JP2009049315A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100630 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130207 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130214 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130606 |