WO2015162990A1 - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置 Download PDF

Info

Publication number
WO2015162990A1
WO2015162990A1 PCT/JP2015/055408 JP2015055408W WO2015162990A1 WO 2015162990 A1 WO2015162990 A1 WO 2015162990A1 JP 2015055408 W JP2015055408 W JP 2015055408W WO 2015162990 A1 WO2015162990 A1 WO 2015162990A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor substrate
region
trench
semiconductor
conductivity type
Prior art date
Application number
PCT/JP2015/055408
Other languages
English (en)
French (fr)
Inventor
大西　徹
大木　周平
知治 池田
モハッマド タスビル ラホマン
Original Assignee
トヨタ自動車株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by トヨタ自動車株式会社 filed Critical トヨタ自動車株式会社
Priority to CN201580020907.7A priority Critical patent/CN106233438B/zh
Priority to US15/300,848 priority patent/US10319831B2/en
Priority to KR1020167032532A priority patent/KR101844708B1/ko
Priority to DE112015001993.6T priority patent/DE112015001993B4/de
Publication of WO2015162990A1 publication Critical patent/WO2015162990A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Definitions

  • the technology disclosed in this specification relates to a semiconductor device manufacturing method and a semiconductor device.
  • Japanese Patent Application Laid-Open No. 2001-1244328 discloses that a first embedded material is disposed on a semiconductor substrate including the inside of a trench, and a second embedded material having higher etching resistance than the first embedded material on the first embedded material. And then etch back the second and first embedded materials.
  • a technique is known in which ions are implanted into a semiconductor substrate after forming a trench filled with a filling material.
  • ions are implanted into a semiconductor substrate after forming a trench filled with a filling material.
  • ion implantation is performed on a semiconductor substrate having a trench, it is difficult to accurately control the ion implantation depth. For this reason, there arises a problem that the impurity concentration in the vicinity of the trench varies among the manufactured semiconductor devices, and the variation in characteristics (that is, the threshold value) increases between the semiconductor devices.
  • a method for manufacturing a semiconductor device disclosed in this specification includes a step of forming a trench on a surface of a semiconductor substrate, a step of forming a gate insulating film covering an inner surface of the trench, and a side surface of the gate insulating film in the trench.
  • a step of depositing one embedded material, a step of depositing a second embedded material having higher etching resistance than the first embedded material on the side surface of the first embedded material in the trench, and a surface side of the semiconductor substrate The first buried material and a part of the second buried material in the trench are removed by etching, and the surface of the second buried material in the trench is positioned shallower than the surface of the first buried material in the trench.
  • the second buried material in the trench has higher etching resistance than the first buried material. Therefore, during etching, the etching rate of the buried material (that is, the second buried material) in the center in the width direction of the trench is slower than that of the buried material that is in contact with the side surface of the trench (that is, the first buried material). Become. As a result, the surface of the second embedded material in the trench is disposed at a position shallower than the surface of the first embedded material in the trench. Thus, when the etching rate of the embedded material is slow at the center in the width direction of the trench, the etching accuracy is improved, and the shapes of the first embedded material and the second embedded material after etching are stabilized. Therefore, the depth of subsequent ion implantation can be accurately controlled. As a result, variation in the impurity concentration in the vicinity of the trench can be suppressed between manufactured semiconductor devices, and variation in characteristics (that is, threshold) can be suppressed between semiconductor devices.
  • a semiconductor device disclosed in this specification includes a semiconductor substrate, a trench formed in the surface of the semiconductor substrate, a gate insulating film covering an inner surface of the trench, and a gate electrode provided inside the gate insulating film. is doing.
  • the surface of the gate electrode is provided at a position deeper than the surface of the semiconductor substrate, and the surface of the first portion of the gate electrode in the center in the width direction of the trench is the surface of the second portion of the gate electrode in contact with the gate insulating film. Is also located in a shallow position.
  • Sectional drawing which shows the semiconductor device of an Example typically.
  • Sectional drawing (1) which shows the manufacturing method of the semiconductor device of an Example typically.
  • Sectional drawing (2) which shows the manufacturing method of the semiconductor device of an Example typically.
  • Sectional drawing (3) which shows the manufacturing method of the semiconductor device of an Example typically.
  • Sectional drawing (4) which shows the manufacturing method of the semiconductor device of an Example typically.
  • Sectional drawing (5) which shows the manufacturing method of the semiconductor device of an Example typically.
  • Sectional drawing (6) which shows the manufacturing method of the semiconductor device of an Example typically.
  • Sectional drawing (7) which shows the manufacturing method of the semiconductor device of an Example typically.
  • Sectional drawing (8) which shows the manufacturing method of the semiconductor device of an Example typically.
  • Sectional drawing (1) which shows the manufacturing method of the conventional semiconductor device typically.
  • Sectional drawing (2) which shows the manufacturing method of the conventional semiconductor device typically.
  • the features of the embodiments described below are listed below. Each of the following features is useful independently.
  • the first embedding material may be polysilicon.
  • the second embedded material may be polysilicon.
  • the first embedding material may contain phosphorus at a higher concentration than the second embedding material.
  • feature 2 In the width direction of the trench, the total thickness in the width direction of the first embedded material located on both sides of the second embedded material may be larger than the thickness in the width direction of the second embedded material. According to this method, it is possible to sufficiently diffuse phosphorus in the first embedded material into the second embedded material by performing the subsequent heat treatment. Therefore, a gate electrode having appropriate conductivity can be formed from the first embedded material and the second embedded material.
  • the semiconductor substrate may be a first conductivity type semiconductor substrate.
  • the step of forming the diffusion layer includes a step of ion-implanting a first conductivity type impurity into the semiconductor substrate from the surface side of the semiconductor substrate to form a first conductivity type surface semiconductor region exposed on the surface of the semiconductor substrate; Ion implantation of a second conductivity type impurity into the semiconductor substrate from the surface side of the substrate to form a second conductivity type top body region at a position deeper than the surface semiconductor region; There may be included a step of ion-implanting one conductivity type impurity to form a first conductivity type barrier region having a first conductivity type impurity concentration increased at a position deeper than the top body region as compared to before ion implantation. .
  • the surface semiconductor region, the top body region, and the barrier region may be formed adjacent to a portion of the gate insulating film formed on the side surface of the trench.
  • the step of forming the diffusion layer is a step of ion-implanting a second conductivity type impurity into the semiconductor substrate from the surface side of the semiconductor substrate to form a second conductivity type bottom body region deeper than the barrier region. May further be included.
  • the bottom body region may be formed adjacent to a portion of the gate insulating film formed on the side surface of the trench.
  • the surface of the second embedded material in the trench is disposed at a position shallower than the surface of the first embedded material in the trench by etching. Is done.
  • a semiconductor device disclosed in this specification includes a first conductivity type surface semiconductor region exposed on a surface of a semiconductor substrate and a second conductivity type top provided at a position deeper than the surface semiconductor region.
  • a mold drift region may be further included.
  • the trench may penetrate the surface semiconductor region, the top body region, and the barrier region, and the lower end may protrude into the drift region.
  • the semiconductor device disclosed in the present specification may further include a bottom body region provided at a position deeper than the barrier region and shallower than the drift region. The trench may further penetrate the bottom body region.
  • the semiconductor device 2 of the present embodiment is an IGBT (abbreviation of Insulated Gate Bipolar Transistor).
  • the semiconductor device 2 has a semiconductor substrate 10 mainly made of Si.
  • An interlayer insulating film 60 and a surface electrode 40 are formed on the surface 10 a of the semiconductor substrate 10, and a back electrode 50 is formed on the back surface of the semiconductor substrate 10.
  • an emitter region 12 In the semiconductor substrate 10, an emitter region 12, a top body region 14, a barrier region 16, a bottom body region 18, a drift region 20, a collector region 22, a trench 30, a gate insulating film 32, and a gate electrode 34 are formed. .
  • the emitter region 12 is an n-type semiconductor region.
  • the emitter region 12 is formed in a range exposed on the surface 10 a of the semiconductor substrate 10.
  • the emitter region 12 is formed in a range in contact with the gate insulating film 32 in the trench 30.
  • the n-type impurity concentration in the emitter region 12 is higher than the n-type impurity concentration in the drift region 20. In the present embodiment, it is 6 ⁇ 10 19 atoms / cm 3 or more and 7 ⁇ 10 19 atoms / cm 3 or less.
  • impurity concentration means the peak concentration of impurities in the region.
  • the emitter region 12 is ohmically connected to the surface electrode 40.
  • the top body region 14 is a p-type semiconductor region.
  • the top body region 14 is provided at a position deeper than the emitter region 12.
  • the junction surface between the emitter region 12 and the top body region 14 is located at a depth of 0.6 ⁇ m from the surface 10 a of the semiconductor substrate 10.
  • the top body region 14 is in contact with the gate insulating film 32 in the trench 30.
  • the concentration of the p-type impurity in the top body region 14 is not less than 1 ⁇ 10 17 atoms / cm 3 and not more than 2 ⁇ 10 17 atoms / cm 3 .
  • a part of the top body region 14 is exposed to the surface 10 a of the semiconductor substrate 10 in a range not shown, and is ohmically connected to the surface electrode 40.
  • the barrier region 16 is an n-type semiconductor region.
  • the barrier region 16 is provided at a position deeper than the top body region 14.
  • Barrier region 16 is separated from emitter region 12 by top body region 14.
  • the bonding surface between the top body region 14 and the barrier region 16 is located at a depth of 1.7 ⁇ m from the surface 10 a of the semiconductor substrate 10.
  • the barrier region 16 is in contact with the gate insulating film 32 in the trench 30.
  • the concentration of the p-type impurity in the barrier region 16 is 1 ⁇ 10 16 atoms / cm 3 or more and 2 ⁇ 10 16 atoms / cm 3 or less.
  • the bottom body region 18 is a p-type semiconductor region.
  • the bottom body region 18 is provided at a position deeper than the barrier region 16.
  • the bottom body region 18 is separated from the top body region 14 by the barrier region 16.
  • the bonding surface between the barrier region 16 and the bottom body region 18 is located at a depth of 2.0 ⁇ m from the surface 10 a of the semiconductor substrate 10.
  • Bottom body region 18 is in contact with gate insulating film 32 in trench 30.
  • the p-type impurity concentration in the bottom body region 18 is 3 ⁇ 10 16 atoms / cm 3 or more and 4 ⁇ 10 16 atoms / cm 3 or less.
  • the drift region 20 is an n-type semiconductor region.
  • the drift region 20 is provided at a position deeper than the bottom body region 18.
  • the drift region 20 is separated from the barrier region 16 by the bottom body region 18.
  • the joint surface between the bottom body region 18 and the drift region 20 is located at a depth of 3.5 ⁇ m from the surface 10 a of the semiconductor substrate 10.
  • the n-type impurity concentration of the drift region 20 is lower than the n-type impurity concentration of the barrier region 18.
  • the n-type impurity concentration of the drift region 20 is 1 ⁇ 10 13 atoms / cm 3 or more and 1 ⁇ 10 14 atoms / cm 3 or less.
  • the collector region 22 is a p-type semiconductor region.
  • the collector region 22 is provided at a position deeper than the drift region 20.
  • the collector region 22 is formed in a range exposed on the back surface of the semiconductor substrate 10.
  • the collector region 22 is ohmically connected to the back electrode 50.
  • the trench 30 is formed on the surface 10 a of the semiconductor substrate 10.
  • the trench 30 is formed to penetrate the emitter region 12, the top body region 14, the barrier region 16, and the bottom body region 18 from the surface 10 a of the semiconductor substrate 10.
  • the lower end portion of the trench 30 protrudes into the drift region 20.
  • a gate electrode 34 covered with a gate insulating film 32 is provided inside the trench 30.
  • a part of the gate insulating film 32 is also formed on the surface 10 a of the semiconductor substrate 10.
  • the gate electrode 34 is an electrode made of polysilicon containing phosphorus.
  • the surface of the gate electrode 34 is provided at a position deeper than the surface 10 a of the semiconductor substrate 10. Further, in the gate electrode 34, the surface of the first portion 34 a at the center in the width direction of the trench 30 is shallower than the surface of the second portion 34 b in contact with the gate insulating film 32 in the gate electrode 34 (that is, It is provided near the surface 10a of the semiconductor substrate 10. That is, the surface of the first portion 34a protrudes above the surface of the second portion 34b.
  • the surface of the second portion 34b is formed at a depth of 400 nm or less from the surface 10a of the semiconductor substrate 10 (that is, a position that is the same as or shallower than 400 nm from the surface 10a of the semiconductor substrate 10).
  • the surface of the gate electrode 34 is covered with an interlayer insulating film 60.
  • the gate electrode 34 is electrically insulated from the surface electrode 40 by the interlayer insulating film 60. However, the gate electrode 34 can be electrically connected to the outside at a position not shown.
  • the manufacturing method of the semiconductor device 2 of a present Example is demonstrated.
  • the trench 30 is formed in the surface 10a of the semiconductor substrate 10 made of n-type Si.
  • the trench 30 is formed by anisotropic etching or the like.
  • a gate insulating film 32 is formed on the inner surface of the trench 30 and the surface 10 a of the semiconductor substrate 10.
  • the gate insulating film 32 is formed by a thermal oxidation method.
  • the first layer 70 made of polysilicon containing phosphorus is formed on the surface of the gate insulating film 32 in the trench 30 and the surface of the gate insulating film 32 on the surface 10 a side of the semiconductor substrate 10.
  • the first layer 70 grows from the side surfaces 32 a and 32 b of the gate insulating film 32 and the bottom surface of the gate insulating film 32.
  • the first layer 70 is formed so that the trench 30 is not completely filled with the first layer 70. That is, the first layer 70 is formed such that a gap 70c is formed between the side surface 70a and the side surface 70b of the first layer 70.
  • the first layer 70 is formed by CVD (Chemical Vapor Deposition).
  • the second layer 80 made of polysilicon not containing phosphorus is formed on the surface of the first layer 70 in the trench 30 and the surface of the first layer 70 on the surface 10 a side of the semiconductor substrate 10.
  • the second layer 80 grows from the side surfaces 70 a and 70 b of the first layer 70 and the bottom surface of the first layer 70.
  • the second layer 80 is formed so that the gap 70 c is completely filled with the second layer 80.
  • the second layer 80 is formed by CVD.
  • the sum of the thicknesses T1 and T2 in the width direction of the first layer 70 located on both sides of the second layer 80 in the width direction of the trench 30 is larger than the thickness T3 in the width direction of the second layer.
  • the first layer 70 and the second layer 80 in the trench 30 are etched.
  • the first layer 70 and the second layer 80 are etched from the surface (upper side).
  • the first layer 70 and the second layer 80 formed on the surface 10a of the semiconductor substrate 10 are removed.
  • a part (upper part) of the first layer 70 and the second layer 80 in the trench 30 is removed.
  • Etching is performed by CDE (Chemical Dry Etching).
  • the first layer 70 is made of polysilicon containing phosphorus
  • the second layer 80 is made of polysilicon not containing phosphorus.
  • Polysilicon that does not contain phosphorus has higher etching resistance than polysilicon that contains phosphorus. Therefore, when etching is performed, the etching rate of the second layer 80 is slower than that of the first layer 70, so that the surface 81 of the second layer 80 is shallower than the surface 71 of the first layer 70 (that is, the semiconductor substrate 10. It is arranged near the surface 10a. That is, the surface 81 protrudes above the surface 71.
  • the entire surface 71 of the first layer 70 and the entire surface 81 of the second layer 80 are positioned below (deeper) than the surface 10 a of the semiconductor substrate 10 by etching.
  • the etching is performed so that the surface 71 of the first layer 70 in contact with the gate insulating film 32 is located at a depth within 400 nm from the surface 10 a of the semiconductor substrate 10.
  • ions are implanted into the semiconductor substrate 10 from the surface 10 a side of the semiconductor substrate 10 to form the emitter region 12, the top body region 14, the barrier region 16, and the bottom body region 18.
  • the portion of the semiconductor substrate 10 where ions are not implanted constitutes the drift region 20.
  • a p-type impurity phosphorus
  • n-type impurities boron
  • a p-type impurity is ion-implanted to form the top body region 14.
  • n-type impurities are ion-implanted to form the emitter region 12.
  • a tilt angle (for example, 7 °) is provided to perform ion implantation. Further, as indicated by arrows 90 and 100, ion implantation is performed twice from different directions. As a result, the regions 12 to 18 can be evenly formed on both sides of the trench 30.
  • an interlayer insulating film 60 is formed on the surface 10 a of the semiconductor substrate 10.
  • the interlayer insulating film 60 is formed by making BPSG (Boron Phosphorus Silicon Glass) volume by CVD.
  • the semiconductor substrate 10 is heat treated. Thereby, phosphorus in the first layer 70 diffuses into the second layer 80. As a result, the phosphorus concentration in the first layer 70 and the second layer 80 is made uniform, and the phosphorus concentration in these layers becomes substantially equal.
  • the first layer 70 and the second layer 80 in the trench 30 constitute a gate electrode 34.
  • a second portion 34 b is formed based on the first layer 70, and a first portion 34 a is formed based on the second layer 80.
  • the surface of the interlayer insulating film 60 is reflowed by the heat treatment, and the regions 12 to 18 formed by ion implantation are activated.
  • the portion of the interlayer insulating film 60 and the gate insulating film 32 to which the surface electrode 40 (see FIG. 1) is connected is removed by etching.
  • the surface electrode 40 is formed on the entire surface 10a of the semiconductor substrate 10 (see FIG. 1).
  • the surface electrode 40 can be formed by sputtering, for example.
  • a collector region 22 is formed on the back surface of the semiconductor substrate 10.
  • the collector region 22 is formed by performing laser annealing after ion implantation of p-type impurities (phosphorus) on the back surface of the semiconductor substrate 10.
  • the back electrode 50 is formed on the entire back surface of the semiconductor substrate 10.
  • the back electrode 50 can be formed by sputtering, for example.
  • the semiconductor device 2 of FIG. 1 is completed by performing the above steps.
  • the electrode layer 102 is formed in the trench 30 as shown in FIG.
  • the trench 30 is completely buried with the electrode layer 102.
  • a portion 104 having a weak coupling force is formed along the center of the trench 30.
  • the electrode layer 102 is etched from above. Then, since the etching proceeds fast in the portion 104 having a weak bonding force, a recess 106 is formed on the surface of the electrode layer 102 as shown in FIG.
  • etching proceeds on the surface of the electrode layer 102 in the depth direction indicated by the arrow 103a and the horizontal direction indicated by the arrow 103b in FIG.
  • the etching rate of the surface 102a of the part of the electrode layer 102 in contact with the gate insulating film 32 is not only in the depth direction indicated by the arrow 103a but also in the arrow 103b. It is also affected by the lateral etching rate shown. For this reason, the etching rate of the surface 102a is not stable, and the position error of the surface 102a after the etching becomes large.
  • ions are implanted into the semiconductor substrate 10 from the surface 10a side of the semiconductor substrate 10 to form the emitter region 12, the top body region 14, the barrier region 16, and the bottom body region 18.
  • the ion implantation depth in the vicinity of the trench 30 varies depending on the position of the surface 102a. As described above, since the error in the position of the surface 102a is large, the error in the ion implantation depth in the vicinity of the trench 30 is also large. For this reason, the conventional method has a problem that the impurity concentration in the vicinity of the trench varies and the characteristic (that is, the threshold value) varies greatly among the manufactured IGBTs.
  • the second layer 80 formed of polysilicon not containing phosphorus has higher etching resistance than the first layer 70 formed of polysilicon containing phosphorus. For this reason, the surface of the second layer 80 protrudes above the surface of the first layer 70 during etching. With such a shape, the etching rate of the surface 71 of the first layer 70 in contact with the gate insulating film 32 is not affected by the lateral etching rate as indicated by the arrow 103b in FIG. Therefore, the etching rate of the surface 71 can be controlled more accurately, and the position of the surface 71 after the etching can be controlled accurately. Therefore, the ion implantation depth at the time of ion implantation can be accurately controlled.
  • etching is performed so that the surface of the first layer 70 in contact with the gate insulating film 32 is located at a depth within 400 nm from the surface 10a of the semiconductor substrate 10 (see FIG. 6). ). If the surface of the first layer 70 in contact with the gate insulating film 32 is at a position deeper than 400 nm from the surface 10a of the semiconductor substrate 10, the ion implantation depth locally increases in the vicinity of the trench 30 during ion implantation. Therefore, the regions 12 to 18 near the trench 30 are greatly distorted in the direction of the back surface of the semiconductor substrate 10 and the characteristics of the semiconductor device 2 are deteriorated.
  • each of the regions 12 to 12 after the etching is compared with the case where the surface of the first layer 70 in contact with the gate insulating film 32 is deeper than 400 nm from the surface 10a of the semiconductor substrate 10.
  • the distortion of each of the regions 12 to 18 in the vicinity of the trench 30 can be reduced.
  • the semiconductor device 2 having good characteristics can be manufactured.
  • the semiconductor device 2 manufactured by the manufacturing method of the present embodiment has the barrier region 16 between the top body region 14 and the bottom body region 18.
  • the surface of the second layer 80 protrudes upward from the surface of the first layer 70 during etching. Therefore, the depth of subsequent ion implantation can be accurately controlled. Therefore, in the vicinity of the trench 30, the top body region 14 and the bottom body region 18 are distorted in the back surface direction of the semiconductor substrate 10, and the barrier region 16 formed between the top body region 14 and the bottom body region disappears. The occurrence of the situation can also be suppressed.
  • the first layer 70 is formed of polysilicon containing phosphorus
  • the second layer 80 is formed of polysilicon not containing phosphorus.
  • the present invention is not limited to this, and both the first layer 70 and the second layer 80 may be formed of polysilicon containing phosphorus. In that case, the phosphorus concentration in the first layer 70 only needs to be higher than the phosphorus concentration in the second layer 80.
  • the semiconductor device 2 is an IGBT, but the semiconductor device 2 can be any semiconductor device as long as it is a trench gate type semiconductor device.
  • the semiconductor device 2 may be a power MOS.
  • the semiconductor substrate 10 is made of Si.
  • the semiconductor substrate 10 may be made of SiC.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

　エッチング後に半導体基板にイオン注入して拡散層を形成することによって半導体装置が製造される場合に、製造される半導体装置間で特性のばらつきが生じることを抑制できる技術を開示する。半導体装置２は、半導体基板１０を有する。半導体基板１０には、エミッタ領域１２、トップボディ領域１４、バリア領域１６、ボトムボディ領域１８、ドリフト領域２０、コレクタ領域２２、トレンチ３０、ゲート絶縁膜３２、及び、ゲート電極３４が形成されている。ゲート電極３４の表面は半導体基板１０の表面より深い位置に設けられている。ゲート電極３４のうち、トレンチ３０の幅方向中央の第１部分３４ａの表面は、ゲート絶縁膜３２に接する第２部分３４ｂの表面よりも浅い位置に設けられている。

Description

半導体装置の製造方法及び半導体装置
　本出願は、２０１４年４月２５日に出願された日本特許出願特願２０１４－０９１４２２の関連出願であり、この日本特許出願に基づく優先権を主張するものであり、この日本特許出願に記載された全ての内容を、本明細書を構成するものとして援用する。
　本明細書で開示する技術は、半導体装置の製造方法と半導体装置に関する。
　特開２００１－１２４４３２８号公報には、トレンチ内を含む半導体基板上に第１埋込材料を配置し、第１埋込材料上に第１埋込材料よりもエッチング耐性の高い第２埋込材料を配置し、その後、第２埋込材料と第１埋込材料とをエッチバックする技術が開示されている。
　埋込材料で埋め込まれたトレンチを形成した後に、半導体基板にイオン注入を行う技術が知られている。トレンチを有する半導体基板にイオン注入を行う際には、イオン注入深さを正確に制御することが難しい。このため、製造される半導体装置間でトレンチ近傍の不純物濃度がばらつき、半導体装置間で特性（即ち、閾値）のばらつきが大きくなるという問題が生じる。
　本明細書で開示する半導体装置の製造方法は、半導体基板の表面にトレンチを形成する工程と、トレンチの内面を覆うゲート絶縁膜を形成する工程と、トレンチ内のゲート絶縁膜の側面に、第１埋込材料を堆積する工程と、トレンチ内の第１埋込材料の側面に、第１埋込材料よりもエッチング耐性が高い第２埋込材料を堆積する工程と、半導体基板の表面側から、トレンチ内の第１埋込材料及び第２埋込材料の一部をエッチングによって除去し、トレンチ内の第２埋込材料の表面をトレンチ内の第１埋込材料の表面よりも浅い位置に配置させる工程と、エッチング後に、半導体基板の表面側から、半導体基板にイオン注入して拡散層を形成する工程を有する。
　上記の方法では、トレンチ内の第２埋込材料は、第１埋込材料よりもエッチング耐性が高い。そのため、エッチングの際に、トレンチの幅方向中央の埋込材料（即ち、第２埋込材料）では、トレンチの側面に接する埋込材料（即ち、第１埋込材料）よりもエッチング速度が遅くなる。その結果、トレンチ内の第２埋込材料の表面が、トレンチ内の第１埋込材料の表面よりも浅い位置に配置される。このように、トレンチの幅方向中央において埋込材料のエッチング速度が遅いと、エッチングの精度が向上し、エッチング後の第１埋込材料及び第２埋込材料の形状が安定する。そのため、その後のイオン注入の深さも正確に制御することができる。その結果、製造される半導体装置間でトレンチ近傍の不純物濃度がばらつきを抑制することができ、半導体装置間で特性（即ち、閾値）のばらつきが生じることを抑制することができる。
　本明細書で開示する半導体装置は、半導体基板と、半導体基板の表面に形成されているトレンチと、トレンチの内面を覆うゲート絶縁膜と、ゲート絶縁膜の内側に設けられているゲート電極を有している。ゲート電極の表面は半導体基板の表面より深い位置に設けられ、ゲート電極のうち、トレンチの幅方向中央の第１部分の表面は、ゲート電極のうち、ゲート絶縁膜に接する第２部分の表面よりも浅い位置に設けられている。
実施例の半導体装置を模式的に示す断面図。 実施例の半導体装置の製造方法を模式的に示す断面図（１）。 実施例の半導体装置の製造方法を模式的に示す断面図（２）。 実施例の半導体装置の製造方法を模式的に示す断面図（３）。 実施例の半導体装置の製造方法を模式的に示す断面図（４）。 実施例の半導体装置の製造方法を模式的に示す断面図（５）。 実施例の半導体装置の製造方法を模式的に示す断面図（６）。 実施例の半導体装置の製造方法を模式的に示す断面図（７）。 実施例の半導体装置の製造方法を模式的に示す断面図（８）。 従来の半導体装置の製造方法を模式的に示す断面図（１）。 従来の半導体装置の製造方法を模式的に示す断面図（２）。
　以下に説明する実施例の特徴について、以下に列記する。なお、以下の各特徴は、何れも、独立して有用なものである。
（特徴１）第１埋込材料がポリシリコンであってもよい。第２埋込材料がポリシリコンであってもよい。第１埋込材料が、第２埋込材料より高濃度にリンを含有していてもよい。
（特徴２）トレンチの幅方向において、第２埋込材料の両側に位置する第１埋込材料の幅方向の厚みの合計が、第２埋込材料の幅方向の厚みより大きくてもよい。この方法によると、その後の熱処理を行うことによって、第１埋込材料内のリンを十分に第２埋込材料内に拡散させることができる。そのため、第１埋込材料及び第２埋込材料から、導電性を適切に備えるゲート電極を形成することができる。
（特徴３）ゲート絶縁膜に接する部分の第１埋込材料の表面が、半導体基板の表面から４００ｎｍ以内の深さに位置するように、エッチングを実施してもよい。この方法によれば、イオン注入深さがトレンチ近傍で局所的に深くなることを防止することができる。
（特徴４）半導体基板は第１導電型の半導体基板であってもよい。拡散層を形成する工程は、半導体基板の表面側から半導体基板に第１導電型不純物をイオン注入して、半導体基板の表面に露出する第１導電型の表面半導体領域を形成する工程と、半導体基板の表面側から半導体基板に第２導電型不純物をイオン注入して、表面半導体領域より深い位置に第２導電型のトップボディ領域を形成する工程と、半導体基板の表面側から半導体基板に第１導電型不純物をイオン注入して、トップボディ領域より深い位置にイオン注入前に比べて第１導電型不純物濃度を増加させた第１導電型のバリア領域を形成する工程を含んでいてもよい。表面半導体領域と、トップボディ領域と、バリア領域は、ゲート絶縁膜のうちトレンチの側面に形成された部分に隣接して形成されてもよい。
（特徴５）拡散層を形成する工程は、半導体基板の表面側から半導体基板に第２導電型不純物をイオン注入して、バリア領域より深い位置に第２導電型のボトムボディ領域を形成する工程をさらに含んでもよい。ボトムボディ領域は、ゲート絶縁膜のうちトレンチの側面に形成された部分に隣接して形成されてもよい。上記の通り、本明細書が開示する製造方法によると、上記の通り、エッチングによって、トレンチ内の第２埋込材料の表面が、トレンチ内の第１埋込材料の表面よりも浅い位置に配置される。そのため、その後のイオン注入の深さも正確に制御することができ、トレンチ近傍において、トップボディ領域とボトムボディ領域とが半導体基板の裏面方向に歪み、トップボディ領域とボトムボディ領域との間に形成されるバリア領域が消失してしまう事態の発生を抑制し得る。
（特徴６）本明細書が開示する半導体装置の第２部分の表面は、半導体基板の表面から４００ｎｍ以内の深さに設けられていてもよい。
（特徴７）本明細書が開示する半導体装置は、半導体基板の表面に露出している第１導電型の表面半導体領域と、表面半導体領域より深い位置に設けられている第２導電型のトップボディ領域と、トップボディ領域より深い位置に設けられている第１導電型のバリア領域と、バリア領域より深い位置に設けられており、バリア領域よりも第１導電型不純物濃度が低い第１導電型のドリフト領域をさらに有していてもよい。トレンチは、表面半導体領域とトップボディ領域とバリア領域を貫通し、下端部がドリフト領域内に突き出していてもよい。
（特徴８）本明細書が開示する半導体装置は、バリア領域より深い位置であって、ドリフト領域よりも浅い位置に設けられているボトムボディ領域をさらに有していてもよい。トレンチは、ボトムボディ領域をさらに貫通していてもよい。
（実施例）
（半導体装置２の構成）
　図１に示すように、本実施例の半導体装置２は、ＩＧＢＴ（Insulated Gate Bipolar Transistorの略）である。半導体装置２は、主にＳｉからなる半導体基板１０を有している。半導体基板１０の表面１０ａには、層間絶縁膜６０及び表面電極４０が形成されており、半導体基板１０の裏面には、裏面電極５０が形成されている。
　半導体基板１０には、エミッタ領域１２、トップボディ領域１４、バリア領域１６、ボトムボディ領域１８、ドリフト領域２０、コレクタ領域２２、トレンチ３０、ゲート絶縁膜３２、及び、ゲート電極３４が形成されている。
　エミッタ領域１２は、ｎ型の半導体領域である。エミッタ領域１２は、半導体基板１０の表面１０ａに露出する範囲に形成されている。エミッタ領域１２は、トレンチ３０内のゲート絶縁膜３２に接する範囲に形成されている。エミッタ領域１２のｎ型不純物の濃度は、ドリフト領域２０のｎ型不純物濃度よりも高い。本実施例では、６×１０１９ａｔｏｍ／ｃｍ３以上７×１０１９ａｔｏｍ／ｃｍ３以下である。ここで、「不純物濃度」の語は、当該領域における不純物のピーク濃度のことを意味する。エミッタ領域１２は、表面電極４０に対してオーミック接続されている。
　トップボディ領域１４は、ｐ型の半導体領域である。トップボディ領域１４は、エミッタ領域１２よりも深い位置に設けられている。エミッタ領域１２とトップボディ領域１４の接合面は、半導体基板１０の表面１０ａから０．６μｍの深さに位置している。トップボディ領域１４は、トレンチ３０内のゲート絶縁膜３２と接している。本実施例では、トップボディ領域１４のｐ型不純物の濃度は、１×１０１７ａｔｏｍ／ｃｍ３以上２×１０１７ａｔｏｍ／ｃｍ３以下である。トップボディ領域１４の一部は、図示しない範囲で半導体基板１０の表面１０ａに露出しており、表面電極４０に対してオーミック接続されている。
　バリア領域１６は、ｎ型の半導体領域である。バリア領域１６は、トップボディ領域１４よりも深い位置に設けられている。バリア領域１６は、トップボディ領域１４によって、エミッタ領域１２から分離されている。トップボディ領域１４とバリア領域１６の接合面は、半導体基板１０の表面１０ａから１．７μｍの深さに位置している。バリア領域１６は、トレンチ３０内のゲート絶縁膜３２と接している。本実施例では、バリア領域１６のｐ型不純物の濃度は、１×１０１６ａｔｏｍ／ｃｍ３以上２×１０１６ａｔｏｍ／ｃｍ３以下である。
　ボトムボディ領域１８は、ｐ型の半導体領域である。ボトムボディ領域１８は、バリア領域１６より深い位置に設けられている。ボトムボディ領域１８は、バリア領域１６によって、トップボディ領域１４から分離されている。バリア領域１６とボトムボディ領域１８の接合面は、半導体基板１０の表面１０ａから２．０μｍの深さに位置している。ボトムボディ領域１８は、トレンチ３０内のゲート絶縁膜３２と接している。本実施例では、ボトムボディ領域１８のｐ型不純物濃度は、３×１０１６ａｔｏｍ／ｃｍ３以上４×１０１６ａｔｏｍ／ｃｍ３以下である。
　ドリフト領域２０は、ｎ型の半導体領域である。ドリフト領域２０は、ボトムボディ領域１８よりも深い位置に設けられている。ドリフト領域２０は、ボトムボディ領域１８によって、バリア領域１６から分離されている。ボトムボディ領域１８とドリフト領域２０の接合面は、半導体基板１０の表面１０ａから３．５μｍの深さに位置している。ドリフト領域２０のｎ型不純物濃度は、バリア領域１８のｎ型不純物濃度よりも低い。本実施例では、ドリフト領域２０のｎ型不純物濃度は、１×１０１３ａｔｏｍｓ／ｃｍ３以上１×１０１４ａｔｏｍｓ／ｃｍ３以下である。
　コレクタ領域２２は、ｐ型の半導体領域である。コレクタ領域２２は、ドリフト領域２０よりも深い位置に設けられている。コレクタ領域２２は、半導体基板１０の裏面に露出する範囲に形成されている。コレクタ領域２２は、裏面電極５０に対してオーミック接続されている。
　トレンチ３０は、半導体基板１０の表面１０ａに形成されている。トレンチ３０は、半導体基板１０の表面１０ａからエミッタ領域１２、トップボディ領域１４、バリア領域１６、及び、ボトムボディ領域１８を貫通して形成されている。トレンチ３０の下端部は、ドリフト領域２０内に突出している。トレンチ３０の内側には、ゲート絶縁膜３２で覆われたゲート電極３４が備えられている。ゲート絶縁膜３２の一部は、半導体基板１０の表面１０ａにも形成されている。
　ゲート電極３４は、リンを含有するポリシリコン製の電極である。ゲート電極３４の表面は、半導体基板１０の表面１０ａより深い位置に設けられている。また、ゲート電極３４のうち、トレンチ３０の幅方向中央の第１部分３４ａの表面は、前記ゲート電極３４のうち、前記ゲート絶縁膜３２に接する第２部分３４ｂの表面よりも浅い位置（即ち、半導体基板１０の表面１０ａ寄り）に設けられている。すなわち、第１部分３４ａの表面は、第２部分３４ｂの表面よりも上側に突出している。また、第２部分３４ｂの表面は、半導体基板１０の表面１０ａから４００ｎｍ以内の深さ（すなわち、半導体基板１０の表面１０ａから４００ｎｍと同じかそれよりも浅い位置）に形成されている。ゲート電極３４の表面は層間絶縁膜６０で覆われている。ゲート電極３４は、層間絶縁膜６０によって表面電極４０から電気的に絶縁されている。ただし、図示しない位置で、ゲート電極３４は外部と電気的に接続可能とされている。
（半導体装置２の製造方法）
　続いて、本実施例の半導体装置２の製造方法を説明する。まず、図２に示すように、ｎ型のＳｉによって構成された半導体基板１０の表面１０ａに、トレンチ３０を形成する。トレンチ３０は、異方性エッチング等によって形成される。
　次いで、図３に示すように、トレンチ３０の内面、及び、半導体基板１０の表面１０ａにゲート絶縁膜３２を形成する。ゲート絶縁膜３２は、熱酸化法によって形成する。
　次いで、図４に示すように、トレンチ３０内のゲート絶縁膜３２の表面、及び、半導体基板１０の表面１０ａ側のゲート絶縁膜３２の表面に、リンを含有するポリシリコンからなる第１層７０を堆積する。トレンチ３０内では、ゲート絶縁膜３２の側面３２ａ、３２ｂとゲート絶縁膜３２の底面から第１層７０が成長する。ここでは、トレンチ３０内が第１層７０で完全には充填されないように第１層７０を形成する。すなわち、第１層７０の側面７０ａと側面７０ｂの間に隙間７０ｃが形成されるように、第１層７０を形成する。第１層７０は、ＣＶＤ（Chemical Vapor Deposition）によって形成される。
　次いで、図５に示すように、トレンチ３０内の第１層７０の表面、及び、半導体基板１０の表面１０ａ側の第１層７０の表面に、リンを含有しないポリシリコンからなる第２層８０を形成する。トレンチ３０内では、第１層７０の側面７０ａ、７０ｂと第１層７０の底面から第２層８０が成長する。ここでは、隙間７０ｃが第２層８０で完全に充填されるように、第２層８０を形成する。第２層８０は、ＣＶＤによって形成される。図５に示すように、トレンチ３０の幅方向において第２層８０の両側に位置する第１層７０の幅方向の厚みＴ１、Ｔ２の合計は、第２層の幅方向の厚みＴ３より大きい。
　次いで、図６に示すように、トレンチ３０内の第１層７０及び第２層８０をエッチングする。ここでは、第１層７０及び第２層８０を、表面（上側）からエッチングする。これによって、半導体基板１０の表面１０ａ上に形成されている第１層７０及び第２層８０を除去する。また、トレンチ３０内の第１層７０及び第２層８０の一部（上部）を除去する。エッチングは、ＣＤＥ（Chemical Dry Etching）によって行う。
　上記の通り、第１層７０は、リンを含有するポリシリコンによって形成されており、第２層８０は、リンを含有しないポリシリコンによって形成されている。リンを含有しないポリシリコンは、リンを含有するポリシリコンに比べてエッチング耐性が高い。そのため、エッチングを実施すると、第２層８０が第１層７０よりもエッチングレートが遅いため、第２層８０の表面８１は第１層７０の表面７１よりも浅い位置（即ち、半導体基板１０の表面１０ａ寄り）に配置されるようになる。すなわち、表面８１が表面７１よりも上側に突出するようになる。また、エッチングによって、第１層７０の表面７１と第２層８０の表面８１の全体が、半導体基板１０の表面１０ａよりも下側（深い位置）に位置するようになる。エッチングは、ゲート絶縁膜３２に接する部分の第１層７０の表面７１が、半導体基板１０の表面１０ａから４００ｎｍ以内の深さに位置するように実施される。
　次いで、図７に示すように、半導体基板１０の表面１０ａ側から、半導体基板１０にイオン注入して、エミッタ領域１２、トップボディ領域１４、バリア領域１６、及び、ボトムボディ領域１８を形成する。また、イオンが注入されなかった部分の半導体基板１０が、ドリフト領域２０を構成する。この工程では、まず、ｐ型不純物（リン）をイオン注入してボトムボディ領域１８を形成する。次に、ｎ型不純物（ボロン）をイオン注入してバリア領域１６を形成する。次に、ｐ型不純物をイオン注入してトップボディ領域１４を形成する。次に、ｎ型不純物をイオン注入してエミッタ領域１２を形成する。
　この工程では、図７の矢印９０、１００に示すように、チルト角（例えば、７°）を設けてイオン注入を行う。また、矢印９０、１００に示すように、異なる方向から２回に分けてイオン注入を行う。これにより、トレンチ３０の両側に各領域１２～１８を均等に形成することができる。
　次いで、図８に示すように、半導体基板１０の表面１０ａに層間絶縁膜６０を形成する。本実施例では、層間絶縁膜６０は、ＢＰＳＧ（Boron Phosphorus Silicon Glass）をＣＶＤで体積させることによって形成される。
　次いで、半導体基板１０を熱処理する。これにより、第１層７０内のリンが第２層８０内に拡散する。これによって、第１層７０と第２層８０でリンの濃度が均一化され、これらの層のリンの濃度が略等しくなる。図９に示すように、トレンチ３０内の第１層７０及び第２層８０は、ゲート電極３４を構成する。第１層７０に基づいて、第２部分３４ｂが形成され、第２層８０に基づいて、第１部分３４ａが形成される。また、熱処理により、層間絶縁膜６０の表面がリフローされるとともに、イオン注入によって形成された各領域１２～１８が活性化される。
　その後、表面電極４０（図１参照）が接続される部分の層間絶縁膜６０及びゲート絶縁膜３２をエッチングによって除去する。次いで、半導体基板１０の表面１０ａ全面に表面電極４０を形成する（図１参照）。表面電極４０は、例えば、スパッタリングによって形成することができる。さらにその後、半導体基板１０の裏面にコレクタ領域２２を形成する。コレクタ領域２２は、半導体基板１０の裏面にｐ型不純物（リン）をイオン注入した後に、レーザーアニールを行うことで形成される。次いで、半導体基板１０の裏面全面に裏面電極５０を形成する。裏面電極５０は、例えば、スパッタリングによって形成することができる。
　以上の各工程を行うことにより、図１の半導体装置２が完成する。
　次に、本実施例の製造方法との比較のために、従来のＩＧＢＴの製造方法について説明する。従来の製造方法では、図３に示すようにゲート絶縁膜３２を形成した後に、図１０に示すように、トレンチ３０内に電極層１０２を形成する。ここでは、電極層１０２でトレンチ３０を完全に埋め込む。このとき、図１０に破線で示すように、トレンチ３０の中心に沿って、結合力が弱い部分１０４が形成される。次に、図１１に示すように、電極層１０２を上側からエッチングする。すると、結合力が弱い部分１０４でエッチングが速く進行するため、図１１に示すように、電極層１０２の表面に凹部１０６が形成される。電極層１０２の表面に凹部１０６が形成されると、電極層１０２の表面では、図１１において矢印１０３ａに示す深さ方向と、矢印１０３ｂに示す横方向とにエッチングが進行する。このように電極層１０２がエッチングされると、ゲート絶縁膜３２と接している部分の電極層１０２の表面１０２ａのエッチング速度が、矢印１０３ａに示す深さ方向のエッチング速度だけでなく、矢印１０３ｂに示す横方向のエッチング速度の影響をも受けるようになる。このため、表面１０２ａのエッチング速度が安定せず、エッチング後の表面１０２ａの位置の誤差が大きくなる。次に、半導体基板１０の表面１０ａ側から、半導体基板１０にイオン注入して、エミッタ領域１２、トップボディ領域１４、バリア領域１６、及び、ボトムボディ領域１８を形成する。トレンチ３０近傍におけるイオン注入深さは、表面１０２ａの位置によって変化する。上記の通り、表面１０２ａの位置の誤差が大きいので、トレンチ３０近傍におけるイオン注入深さの誤差も大きい。このため、従来の方法では、トレンチ近傍の不純物濃度がばらつき、製造されるＩＧＢＴ間で特性（即ち、閾値）のばらつきが大きくなるという問題があった。
　これに対し、本実施例の製造方法では、リンを含有しないポリシリコンによって形成される第２層８０は、リンを含有するポリシリコンによって形成される第１層７０よりもエッチング耐性が高い。そのため、エッチング時に第２層８０の表面が第１層７０の表面よりも上側に突出する形状となる。このような形状であれば、ゲート絶縁膜３２に接する部分の第１層７０の表面７１のエッチング速度は、図１１の矢印１０３ｂに示すような横方向のエッチング速度の影響を受けることがない。したがって、表面７１のエッチング速度をより正確に制御することが可能であり、エッチング後の表面７１の位置を正確に制御することができる。したがって、イオン注入時のイオン注入深さを正確に制御することができる。即ち、エッチング後に形成される各領域１２～１８の形状にばらつきが生じることも防止することができる。従って、エッチング後に半導体基板１０の表面１０ａ側からイオン注入を行って拡散層を形成する場合に、トレンチ近傍の不純物濃度のばらつきを抑制し、製造される半導体装置間で特性（即ち、閾値）のばらつきが生じることを抑制することができる。
　また、本実施例の製造方法では、図５～図８に示すように、トレンチ３０の幅方向において、第２層８０の両側に位置する第１層７０の幅方向の厚みＴ１、Ｔ２の合計は、第２層の幅方向の厚みＴ３より大きい。そのため、その後の熱処理工程（図９参照）において、第１層７０内のリンが十分に第２層８０内に拡散する。そのため、第１層７０及び第２層８０に基づいて導電性を適切に備えるゲート電極３４が形成される。
　また、本実施例の製造方法では、ゲート絶縁膜３２に接する第１層７０の表面が、半導体基板１０の表面１０ａから４００ｎｍ以内の深さに位置するようにエッチングが実施される（図６参照）。仮に、ゲート絶縁膜３２に接する第１層７０の表面が、半導体基板１０の表面１０ａから４００ｎｍより深い位置にあると、イオン注入時にトレンチ３０の近傍で局所的にイオン注入深さが深くなる。このため、トレンチ３０近傍の各領域１２～１８が、半導体基板１０の裏面方向に大きく歪み、半導体装置２の特性が悪化する。この点、本実施例の製造方法によると、ゲート絶縁膜３２に接する第１層７０の表面が、半導体基板１０の表面１０ａから４００ｎｍより深い位置にある場合と比べて、エッチング後に各領域１２～１８を形成する場合に、トレンチ３０近傍における各領域１２～１８の歪みを小さくすることができる。良好な特性を有する半導体装置２を製造することができる。
　また、本実施例の製造方法によって製造される半導体装置２は、トップボディ領域１４とボトムボディ領域１８との間にバリア領域１６を有する。上記の通り、本実施例の製造方法によれば、エッチング時に第２層８０の表面が第１層７０の表面よりも上側に突出する形状となる。そのため、その後のイオン注入の深さも正確に制御することができる。そのため、トレンチ３０近傍において、トップボディ領域１４とボトムボディ領域１８とが半導体基板１０の裏面方向に歪み、トップボディ領域１４とボトムボディ領域との間に形成されるバリア領域１６が消失してしまう事態の発生も抑制することができる。
　以上、本明細書に開示の技術の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。例えば、以下の変形例を採用してもよい。
（変形例１）上記の実施例では、第１層７０を、リンを含有するポリシリコンで形成し、第２層８０を、リンを含有しないポリシリコンで形成している。これに限られず、第１層７０及び第２層８０を、ともに、リンを含有するポリシリコンで形成してもよい。その場合、第１層７０のリンの濃度が、第２層８０のリンの濃度よりも高ければよい。
（変形例２）上記の実施例では、半導体装置２がＩＧＢＴであるが、半導体装置２は、トレンチゲート型の半導体装置であれば、任意の半導体装置とすることができる。例えば、半導体装置２は、パワーＭＯＳであってもよい。
（変形例３）上記の実施例では、半導体基板１０はＳｉによって形成されている。これに限られず、半導体基板１０はＳｉＣによって形成されていてもよい。
　また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
 

Claims (10)

  1. 　半導体基板の表面にトレンチを形成する工程と、
    　前記トレンチの内面を覆うゲート絶縁膜を形成する工程と、
    　前記トレンチ内の前記ゲート絶縁膜の側面に、第１埋込材料を堆積する工程と、
    　前記トレンチ内の前記第１埋込材料の側面に、前記第１埋込材料よりもエッチング耐性が高い第２埋込材料を堆積する工程と、
    　前記半導体基板の表面側から、前記トレンチ内の前記第１埋込材料及び前記第２埋込材料の一部をエッチングによって除去し、前記トレンチ内の前記第２埋込材料の表面を前記トレンチ内の前記第１埋込材料の表面よりも浅い位置に配置させる工程と、
    　エッチング後に、前記半導体基板の表面側から、前記半導体基板にイオン注入して拡散層を形成する工程、
    　を有する半導体装置の製造方法。
  2. 　前記第１埋込材料がポリシリコンであり、
    　前記第２埋込材料がポリシリコンであり、
    　前記第１埋込材料が、前記第２埋込材料より高濃度にリンを含有する、請求項１の製造方法。
  3. 　前記トレンチの幅方向において、前記第２埋込材料の両側に位置する前記第１埋込材料の前記幅方向の厚みの合計が、前記第２埋込材料の前記幅方向の厚みより大きい、請求項１又は２の製造方法。
  4. 　前記ゲート絶縁膜に接する部分の前記第１埋込材料の表面が、前記半導体基板の表面から４００ｎｍ以内の深さに位置するように、前記エッチングを実施する、請求項１から３のいずれか１項の製造方法。
  5. 　前記半導体基板は第１導電型の半導体基板であり、
    　前記拡散層を形成する前記工程は、
    　前記半導体基板の表面側から前記半導体基板に第１導電型不純物をイオン注入して、前記半導体基板の表面に露出する第１導電型の表面半導体領域を形成する工程と、
    　前記半導体基板の表面側から前記半導体基板に第２導電型不純物をイオン注入して、前記表面半導体領域より深い位置に第２導電型のトップボディ領域を形成する工程と、
    　前記半導体基板の表面側から前記半導体基板に第１導電型不純物をイオン注入して、前記トップボディ領域より深い位置にイオン注入前に比べて第１導電型不純物濃度を増加させた第１導電型のバリア領域を形成する工程、
    　を含み、
    　前記表面半導体領域と、前記トップボディ領域と、前記バリア領域は、前記ゲート絶縁膜のうち前記トレンチの側面に形成された部分に隣接して形成される、
    　請求項１から４のいずれか１項の製造方法。
  6. 　前記拡散層を形成する前記工程は、
    　前記半導体基板の表面側から前記半導体基板に第２導電型不純物をイオン注入して、前記バリア領域より深い位置に第２導電型のボトムボディ領域を形成する工程をさらに含み、
    　前記ボトムボディ領域は、前記ゲート絶縁膜のうち前記トレンチの側面に形成された部分に隣接して形成される、
    　請求項５の製造方法。
  7. 　半導体基板と、
    　前記半導体基板の表面に形成されているトレンチと、
    　前記トレンチの内面を覆うゲート絶縁膜と、
    　前記ゲート絶縁膜の内側に設けられているゲート電極、
    　を有しており、
    　前記ゲート電極の表面は前記半導体基板の表面より深い位置に設けられ、前記ゲート電極のうち、前記トレンチの幅方向中央の第１部分の表面は、前記ゲート電極のうち、前記ゲート絶縁膜に接する第２部分の表面よりも浅い位置に設けられている、
    　半導体装置。
  8. 　前記第２部分の表面は、前記半導体基板の表面から４００ｎｍ以内の深さに設けられている、請求項７の半導体装置。
  9. 　前記半導体装置は、
    　前記半導体基板の表面に露出している第１導電型の表面半導体領域と、
    　前記表面半導体領域より深い位置に設けられている第２導電型のトップボディ領域と、
    　前記トップボディ領域より深い位置に設けられている第１導電型のバリア領域と、
    　前記バリア領域より深い位置に設けられており、前記バリア領域よりも第１導電型不純物濃度が低い第１導電型のドリフト領域、
    　をさらに有しており、
    　前記トレンチは、前記表面半導体領域と前記トップボディ領域と前記バリア領域を貫通し、下端部が前記ドリフト領域内に突き出している、
    　請求項７又は８の半導体装置。
  10. 　前記半導体装置は、
    　前記バリア領域より深い位置であって、前記ドリフト領域よりも浅い位置に設けられているボトムボディ領域をさらに有しており、
    　前記トレンチは、前記ボトムボディ領域をさらに貫通している、
    　請求項９の半導体装置。
PCT/JP2015/055408 2014-04-25 2015-02-25 半導体装置の製造方法及び半導体装置 WO2015162990A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201580020907.7A CN106233438B (zh) 2014-04-25 2015-02-25 半导体装置的制造方法以及半导体装置
US15/300,848 US10319831B2 (en) 2014-04-25 2015-02-25 Semiconductor device with a gate electrode positioned in a semiconductor substrate
KR1020167032532A KR101844708B1 (ko) 2014-04-25 2015-02-25 반도체 장치의 제조 방법
DE112015001993.6T DE112015001993B4 (de) 2014-04-25 2015-02-25 Herstellungsverfahren für eine Halbleitervorrichtung und Halbleitervorrichtung

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-091422 2014-04-25
JP2014091422A JP6221922B2 (ja) 2014-04-25 2014-04-25 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
WO2015162990A1 true WO2015162990A1 (ja) 2015-10-29

Family

ID=54332162

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/055408 WO2015162990A1 (ja) 2014-04-25 2015-02-25 半導体装置の製造方法及び半導体装置

Country Status (7)

Country Link
US (1) US10319831B2 (ja)
JP (1) JP6221922B2 (ja)
KR (1) KR101844708B1 (ja)
CN (1) CN106233438B (ja)
DE (1) DE112015001993B4 (ja)
TW (1) TWI570814B (ja)
WO (1) WO2015162990A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6217708B2 (ja) * 2015-07-30 2017-10-25 トヨタ自動車株式会社 半導体装置とその製造方法
TWI567979B (zh) * 2016-06-22 2017-01-21 Sinopower Semiconductor Inc 溝槽式功率半導體元件
CN110504305B (zh) * 2019-08-06 2021-02-05 电子科技大学 一种具有自偏置pmos钳位载流子存储层的SOI-LIGBT器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009158587A (ja) * 2007-12-25 2009-07-16 Rohm Co Ltd 半導体装置
JP2010062258A (ja) * 2008-09-02 2010-03-18 Nec Electronics Corp 半導体装置の製造方法
JP2010103326A (ja) * 2008-10-24 2010-05-06 Toyota Motor Corp Ｉｇｂｔ、及び、ｉｇｂｔの製造方法
WO2010119789A1 (ja) * 2009-04-13 2010-10-21 ローム株式会社 半導体装置および半導体装置の製造方法
JP2012174852A (ja) * 2011-02-21 2012-09-10 Toshiba Corp 半導体装置およびその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100295063B1 (ko) * 1998-06-30 2001-08-07 김덕중 트렌치게이트구조의전력반도체장치및그제조방법
JP2001244328A (ja) 2000-02-29 2001-09-07 Denso Corp 半導体装置の製造方法
US6312993B1 (en) * 2000-02-29 2001-11-06 General Semiconductor, Inc. High speed trench DMOS
US20020155665A1 (en) * 2001-04-24 2002-10-24 International Business Machines Corporation, Formation of notched gate using a multi-layer stack
JP2003324197A (ja) * 2002-04-30 2003-11-14 Rohm Co Ltd 半導体装置およびその製造方法
JP2004063625A (ja) * 2002-07-26 2004-02-26 Toko Inc 半導体装置の製造方法
US7005338B2 (en) 2002-09-19 2006-02-28 Promos Technologies Inc. Nonvolatile memory cell with a floating gate at least partially located in a trench in a semiconductor substrate
JP4723816B2 (ja) 2003-12-24 2011-07-13 株式会社豊田中央研究所 半導体装置
US7423316B2 (en) 2004-05-12 2008-09-09 Kabushiki Kaisha Toyota Chuo Kenkyusho Semiconductor devices
JP4176779B2 (ja) * 2006-03-29 2008-11-05 東京エレクトロン株式会社 基板処理方法，記録媒体及び基板処理装置
CN100576513C (zh) 2007-04-24 2009-12-30 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
US8022472B2 (en) * 2007-12-04 2011-09-20 Rohm Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JP2010056432A (ja) 2008-08-29 2010-03-11 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置およびその製造方法
JP5563760B2 (ja) * 2008-12-19 2014-07-30 ローム株式会社 半導体装置
US8388307B2 (en) * 2009-07-21 2013-03-05 Honeywell International Inc. Turbine nozzle assembly including radially-compliant spring member for gas turbine engine
JP5594276B2 (ja) 2010-12-08 2014-09-24 株式会社デンソー 絶縁ゲート型半導体装置
JP5568036B2 (ja) 2011-03-09 2014-08-06 トヨタ自動車株式会社 Ｉｇｂｔ
US8829609B2 (en) 2011-07-28 2014-09-09 Stmicroelectronics S.R.L. Insulated gate semiconductor device with optimized breakdown voltage, and manufacturing method thereof
JP6231377B2 (ja) 2013-12-25 2017-11-15 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009158587A (ja) * 2007-12-25 2009-07-16 Rohm Co Ltd 半導体装置
JP2010062258A (ja) * 2008-09-02 2010-03-18 Nec Electronics Corp 半導体装置の製造方法
JP2010103326A (ja) * 2008-10-24 2010-05-06 Toyota Motor Corp Ｉｇｂｔ、及び、ｉｇｂｔの製造方法
WO2010119789A1 (ja) * 2009-04-13 2010-10-21 ローム株式会社 半導体装置および半導体装置の製造方法
JP2012174852A (ja) * 2011-02-21 2012-09-10 Toshiba Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP6221922B2 (ja) 2017-11-01
CN106233438A (zh) 2016-12-14
TW201604967A (zh) 2016-02-01
JP2015211113A (ja) 2015-11-24
DE112015001993T5 (de) 2017-01-12
TWI570814B (zh) 2017-02-11
KR101844708B1 (ko) 2018-05-14
KR20160143854A (ko) 2016-12-14
US20170033195A1 (en) 2017-02-02
DE112015001993B4 (de) 2023-11-09
CN106233438B (zh) 2019-05-03
US10319831B2 (en) 2019-06-11

Similar Documents

Publication Publication Date Title
JP5405089B2 (ja) 半導体装置の製造方法
JP6744270B2 (ja) 半導体装置及びその製造方法
CN103151377A (zh) 横向晶体管组件及其制造方法
JP6208612B2 (ja) 絶縁ゲート型半導体装置、及び、絶縁ゲート型半導体装置の製造方法
JP5895947B2 (ja) Ｉｇｂｔの製造方法
JP2013058575A (ja) 半導体装置及びその製造方法
JP5767869B2 (ja) 半導体装置の製造方法
US20180053820A1 (en) Method for manufacturing a semiconductor device
US20160079374A1 (en) Semiconductor device and manufacturing method thereof
US20230139853A1 (en) Method of manufacturing semiconductor device
TW201606857A (zh) 半導體裝置之製造方法
WO2015162990A1 (ja) 半導体装置の製造方法及び半導体装置
US9099435B2 (en) Method of manufacturing semiconductor device
JP6563689B2 (ja) 絶縁ゲート型スイッチング素子の製造方法
JP2012049466A5 (ja)
WO2014128914A1 (ja) 半導体装置
JP2012069933A (ja) トレンチゲート型パワー半導体装置及びその製造方法
KR101194884B1 (ko) 반도체 소자 및 그 형성방법
JP4622905B2 (ja) 絶縁ゲート型半導体装置の製造方法
JP6511034B2 (ja) 炭化珪素半導体装置の製造方法
CN216389378U (zh) 一种沟槽型功率器件
JP2010245256A (ja) 半導体装置およびその製造方法
TWI463666B (zh) 半導體裝置及其製造方法
JP2020057635A (ja) 半導体装置の製造方法
JP2020120047A (ja) トレンチゲート型のスイッチング素子の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15782886

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15300848

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 112015001993

Country of ref document: DE

ENP Entry into the national phase

Ref document number: 20167032532

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 15782886

Country of ref document: EP

Kind code of ref document: A1