JP5405089B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5405089B2
JP5405089B2 JP2008297030A JP2008297030A JP5405089B2 JP 5405089 B2 JP5405089 B2 JP 5405089B2 JP 2008297030 A JP2008297030 A JP 2008297030A JP 2008297030 A JP2008297030 A JP 2008297030A JP 5405089 B2 JP5405089 B2 JP 5405089B2
Authority
JP
Japan
Prior art keywords
region
impurity
manufacturing
implantation
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008297030A
Other languages
English (en)
Other versions
JP2010123798A (ja
Inventor
敦司 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2008297030A priority Critical patent/JP5405089B2/ja
Priority to US12/621,711 priority patent/US8133785B2/en
Publication of JP2010123798A publication Critical patent/JP2010123798A/ja
Priority to US13/358,526 priority patent/US8415740B2/en
Application granted granted Critical
Publication of JP5405089B2 publication Critical patent/JP5405089B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0869—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Description

本発明は、半導体装置とその製造方法に関する。
トレンチゲート型ＭＯＳＦＥＴ構造において、セル間隔を詰めてオン抵抗を低減するため、ストライプ構造のゲートトレンチ内にゲートポリシリコンをオーバーエッチして絶縁層間膜を埋め込み、Ｎ＋ソース層とＰ＋ベース層を交互配置することでトランジスタの大幅なセルシュリンクを実現することができる。
特許文献１には、トレンチ内埋込層間膜構造ＭＯＳＦＥＴが記載されている。以下、従来のゲートトレンチ内絶縁層間膜埋込ＭＯＳＦＥＴの製造工程について図２から図３を用いて説明する。
まずトレンチ形成前に、基板の法線方向からのイオン注入２０１によりＰベース層２０２を形成する(図２(ａ))。続いて、トレンチ２０３を形成し、トレンチ２０３内に、ゲート酸化膜２０４およびポリシリコン２０５を形成する(図２（ｂ）、(ｃ))。その後、ポリシリコン２０５の全面をエッチバックして、埋込ゲート電極となるポリシリコン２０５を形成する(図３(ａ))。続いて、トレンチ２０３内に埋込層間膜２０６を形成する(図３(ｂ))。
さらに、Ｐベース層２０２の上にバックゲート層を形成する予定の領域をフォトレジスト２０７でマスクし、イオン注入２０８を行い、Ｐベース層２０２上部にＮ＋ソース層２０９を形成する(図３(ｃ))。その後、Ｐ＋バックゲート層２１０およびソース電極２１１を形成する(図３(ｄ))。
従来のゲートトレンチ内絶縁層間膜埋込ＭＯＳＦＥＴには、埋込層間膜２０６をトレンチ２０３内へ埋め込むために、ポリシリコン２０５をエッチバックしている。しかし、この際、埋込ゲート電極となるポリシリコン２０５の上端の位置にＮ＋ソース層２０９が届かないような状態、つまりオフセット状態にならないようにＮ＋ソース層２０９を深く形成する必要があった。
次に、従来のゲートトレンチ内絶縁層間膜埋込ＭＯＳＦＥＴでのアヴァランシェ動作について図４を用いて説明する。
Ｐベース層２０２およびＮ＋ソース層２０９は、上述のとおり形成されるので、それぞれの層の厚さはほぼ一定である。そして、エッチバックされたポリシリコン２０５にオフセットにならないように、Ｎ＋ソース層２０９は深く形成されているので、Ｐベース層２０２が浅く平坦に形成されている。
そのため、Ｐベース層厚３０２は薄くなり、Ｐ＋バックゲート層２１０までの電流経路３０１のベース抵抗が上昇し、アヴァランシェ耐量が低下していた。
ここで、アヴァランシェ動作時においてＭＯＳＦＥＴでは、電流経路となるベース抵抗が破壊耐量に大きく影響している。一般的には、Ｎ＋ソース層が浅くＰベース層が深いほどアヴァランシェ電流経路の抵抗を軽減でき、アヴァランシェ耐量が向上すると考えられる。
上述のようなオフセット状態を避け、また、オン抵抗を軽減する場合には、Ｎ＋ソース層を深くする必要がある。しかし、Ｐベース層は相対的に浅くなり、Ｐ＋バックゲート層までのベース抵抗は増大しアヴァランシェ耐量の低下を招くことになる。一方、アヴァランシェ耐量を向上するためにＮ＋ソース層を浅くすると、Ｎ＋ソース層とゲートポリシリコンがオフセット状態となり易くなるばかりでなく、オン抵抗が上昇することになる。
つまり、従来の構造では、オン抵抗の低減とアヴァランシェ耐量の向上がトレードオフの関係になることが問題であった。
現在、上述のようなストライプ状のゲートトレンチＭＯＳＦＥＴとして各種の提案がある（例えば、特許文献２参照）。
米国特許公報第６９１６７１２号 特開２００８−１１２９３６号公報
特許文献１のゲートトレンチ内絶縁層間膜埋込ＭＯＳＦＥＴでは、オン抵抗を低減するために、Ｎ＋ソース層を深く形成すると、アヴァランシェ耐量が低下していた。一方、アヴァランシェ耐量を向上させるために、Ｎ＋ソース層を浅くすると、オン抵抗が増大していた。
本発明によれば、基板内の一対のトレンチに形成された埋込ゲート電極と、
前記一対のトレンチに挟まれた所定の領域に形成されたベース領域と、
前記ベース領域の上部に形成されたソース領域と、
を備える半導体装置の製造方法であって、
前記基板に前記一対のトレンチをストライプ状に形成し、前記トレンチを埋め込むようにポリシリコンを全面に形成する第一のステップと、
前記ポリシリコンの全面をエッチバックして、前記トレンチ内の前記ポリシリコンの上側を除去し、前記トレンチの側壁および前記所定の領域の上面に、露出部を形成するとともに、前記埋込ゲート電極を形成する第二のステップと、
前記基板の法線方向に対して斜め方向に回転注入する方法により、前記露出部から前記所定の領域に、第一の不純物を斜めに注入し、その後、前記第一の不純物が注入された前記所定の領域を加熱して、前記第一の不純物を下方に拡散させて、前記ベース領域を形成する第三のステップと、
前記回転注入する方法により、前記露出部から前記所定の領域に、第二の不純物を斜めに注入して、前記ベース領域の上部に前記ソース領域を形成する第四のステップと、を含む半導体装置の製造方法が提供される。
また、本発明によれば、基板内の一対のトレンチに形成された埋込ゲート電極と、
を備える半導体装置であって、
ストライプ状の前記一対のトレンチに、挟まれた所定の領域に形成されたベース領域と、
前記ベース領域の上部に形成されたソース領域と、
前記一対のトレンチに挟まれた前記所定の領域のうち、チャネル領域に、前記ベース領域と前記ソース領域との第一のＰＮ接合面と、
非チャネル領域に、前記第一のＰＮ接合面より浅く形成された、前記ベース領域と前記ソース領域との第二のＰＮ接合面とを有する第一の領域と、
前記所定の領域に、形成されたベース領域を有する第二の領域と、を備え、
前記一対のトレンチの長手方向に、前記第一の領域と前記第二の領域とが交互に配置されたことを特徴とする半導体装置が提供される。
露出部からストライプ状の一対のトレンチに挟まれた所定の領域に、第二の不純物を斜めに注入して、ベース領域の上部にソース領域を形成するので、チャネル領域では、ベース層を浅く、ソース層を深く形成でき、チャネル領域以外のベース層を深く、ソース層を浅く形成できる。
本発明によれば、オン抵抗を低減させるとともにアヴァランシェ耐量を向上させることができる。
本発明の実施の一形態を図面を参照して以下に説明する。ただし、本実施の形態に関して前述した一従来例と同一の部分は、同一の名称を使用して詳細な説明は省略する。
なお、本実施の形態では図示するように前後左右上下の方向を規定して説明する。しかし、これは構成要素の相対関係を簡単に説明するために便宜的に規定するものである。従って、本発明を実施する製品の製造時や使用時の方向を限定するものではない。
本実施の形態に係る半導体装置の製造方法は、基板内の一対のトレンチに埋込ゲート電極を形成し、一対のトレンチに挟まれた所定の領域に、ベース領域を形成し、ベース領域の上部にソース領域を形成するものである。
この製造方法は、以下のステップを含む。
(ｉ)基板に一対のトレンチをストライプ状に形成し、トレンチを埋め込むようにポリシリコンを全面に形成する第一のステップ。
(ｉｉ)ポリシリコンの全面をエッチバックして、トレンチ内のポリシリコンの上側を除去し、トレンチの側壁および所定の領域の上面に、露出部を形成するとともに、埋込ゲート電極を形成する第二のステップ。
(ｉｉｉ)基板の法線方向に対して斜め方向に回転注入する方法により、露出部から該所定の領域に、第一の不純物を斜めに注入し、その後、第一の不純物が注入された該所定の領域を加熱して、第一の不純物を下方に拡散させて、ベース領域を形成する第三のステップ。
(ｉｉｉｉ)回転注入する方法により、露出部から該所定の領域に、第二の不純物を斜めに注入して、ベース領域の上部にソース領域を形成する第四のステップ。
以下、各ステップについて、本発明の実施の形態の製造工程の断面図(図５、図６)を用いて説明する。
[(ｉ)第一のステップ]
第一のステップでは、基板に一対のトレンチ４０１をストライプ状に形成し、トレンチ４０１を埋め込むようにポリシリコン４０３を全面に形成する(図５(ａ))。
一対のトレンチ４０１は、シリコン基板にストライプ状に形成されたトレンチである。
ストライプ状の一対のトレンチ４０１は、シリコン基板表面方向にほぼ平行に形成される。
ポリシリコン４０３を全面に形成にはＣＶＤ（Chemical Vapor Deposition）、ＰＶＤ（Physical Vapor Deposition）およびＡＬＤ（Atomic Layer Deposition）などを用いて、ポリシリコン４０３を成長させる。これにより、トレンチ４０１内と、一対のトレンチ４０１に挟まれた所定の領域のシリコン基板の表面部分に、ポリシリコン４０３が形成される。
また、シリコン基板の表面と、ポリシリコン４０３の間にゲート絶縁膜４０２を形成することができる。ゲート絶縁膜４０２としては、絶縁耐性が優れていれば特に限定されない。例えば一般的にシリコン酸化膜、シリコン窒化膜が用いられる。
[(ｉｉ)第二のステップ]
第二のステップでは、ポリシリコン４０３の全面をエッチバックして、トレンチ４０１内のポリシリコン４０３の上側を除去し、トレンチ４０１の側壁におよび所定の領域の上面に、露出部４１４を形成するとともに、埋込ゲート電極となるポリシリコン４０３を形成する(図５(ｂ))。
ポリシリコン４０３の全面をエッチバックにより、一対のトレンチ４０１に挟まれた所定の領域の上面部分を露出することができる。さらに、トレンチ４０１内のポリシリコン４０３の上側をオーバーエッチして除去し、トレンチ４０１の側壁部分を露出させる。
このように、ポリシリコン４０３の全面をエッチバックすることで、トレンチ４０１の側壁および一対のトレンチ４０１に挟まれた所定の領域の上面に、露出部４１４を形成することができる。
ここで、露出したシリコン基板の表面は、第一のステップで形成されたシリコン基板上のゲート絶縁膜４０２およびポリシリコン４０３が除去されて、シリコン基板の表層部分が現れている。
後述するように、第三のステップおよび第四のステップでは、この露出部４１４から、シリコン基板内の一対のトレンチ４０１に挟まれた所定の領域に、不純物を斜めに回転注入する。
[(ｉｉｉ)第三のステップ]
第三のステップでは、基板の法線方向に対して斜め方向に回転注入４０４する方法により、露出部４１４から該所定の領域に、第一の不純物を斜めに注入し、その後、第一の不純物が注入された該所定の領域を加熱して、第一の不純物を下方に拡散させて、ベース領域(Ｐベース層４０７)を形成する(図５(ｃ)、図６(ａ))。
まず、図５(ｃ)を用いて、回転注入４０４について説明する。
第三のステップの回転注入４０４において、シリコン基板の法線方向に対して斜め方向に回転注入４０４する方法により、露出部４１４から該所定の領域に、第一の不純物を注入するものである。
露出部４１４の第一の側面と第二の側面の両側面から、斜めに第一の不純物を注入する。
上述したとおり、第二のステップにおいて、シリコン基板上のゲート絶縁膜４０２およびポリシリコン４０３が除去されて、シリコン基板の表層部分が露出している。
ここで、回転注入４０４において、たとえば不純物の注入方向が、埋込ゲート電極となるポリシリコン４０３やゲート絶縁膜４０２を通過する場合には、第一の不純物は、埋込ゲート電極となるポリシリコン４０３やゲート絶縁膜４０２を、ほとんど通過することができない。つまり、このポリシリコン４０３やゲート絶縁膜４０２はマスクとして働くことになる。そのため、上記所定の領域のうち、埋込ゲート電極となるポリシリコン４０３またはゲート絶縁膜４０２の近くのシリコン基板内に、第一の不純物がほとんど注入さない領域が形成される。
反対に、回転注入４０４において、たとえば不純物の注入方向が、埋込ゲート電極となるポリシリコン４０３やゲート絶縁膜４０２をではなく、露出部４１４を通過する場合には、第一の不純物は、上記所定の領域に注入される。
さらに、第三のステップの回転注入４０４の注入エネルギーを、高エネルギーに設定することができる。この回転注入４０４の注入エネルギーを調整することにより、第一の不純物を、露出部４１４から、シリコン基板の表面部分から中央部分まで、斜めに注入することができる。
これにより、一対のトレンチ４０１の両側壁側の露出部４１４から、所定の領域のトレンチ４０１の中央を越えた部分まで、第一の不純物を注入することができるため、第一の不純物が注入された中央部４０５の第一の不純物の濃度を、高くすることができる。
このように、第二のステップで形成した露出部４１４を利用して、イオン注入(回転注入４０４)をセルフアラインプロセスで実施することができる。
そのため、注入角度を調整することで、第一の不純物の濃度が高い中央部４０５が形成されるので、第三のステップの回転注入４０４したときの、Ｐベース層４０６は下向きに凸型になるように、形成される。
ここで、回転注入とは、シリコン基板に対して、複数の方向からイオンを注入する場合などに、注入角度(チルト角度)を設定した上で、シリコン基板の面中心を軸として、シリコン基板を回転させながらイオン注入を行うことをいう。
本実施の形態では、図５(ｃ)に示すように、シリコン基板の面中心を、ある一対のトレンチ４０１に挟まれた所定の領域の中央部分に設定することができる。
また、回転注入には、注入しながら連続的に回転を行うものと、注入時は回軸を停止させ、その後シリコン基板を所定角度回転させて、再び注入を行うことを繰り返すステップ回転注入を含むことができる。
また、第一の不純物はｐ型不純物であり、例えばボロンなどが挙げられる。
第三のステップの回転注入４０４において、一対のトレンチ４０１の間の距離をＤとしたとき、露出部４１４から第一の不純物の濃度分布のピーク域までの平均第一の不純物注入深さのうち、法線方向に対して直角方向のこの注入深さを、１／２Ｄよりも大きくすることができる。
一般的に、イオン注入では、基板表面から所定の深さにピークをもつ不純物の濃度プロファイルが形成される。この基板表面から所定の深さにピークまでの距離を平均不純物注入深さとする。
ここで、本実施形態では、シリコン基板の法線方向に対して斜め方向に回転注入するので、この平均不純物注入深さを、法線方向に対して直角方向と法線方向に対して水平方向に分けて考えるものとする。
このように、露出部４１４から第一の不純物の濃度分布のピーク域までの平均第一の不純物注入深さのうち、法線方向に対して直角方向のこの注入深さを決定する。
そして、一対のトレンチ４０１の間の距離をＤとしたとき、上述の注入深さを１／２Ｄよりも大きくすることで、一対のトレンチ４０１の両側の露出部４１４から所定の領域のトレンチ４０１の中央を越えた部分まで、第一の不純物を注入することができる。これにより、中央部４０５に第一の不純物の濃度分布のピーク域が形成されることになる。
このように、一対のトレンチ４０１の両側の露出部４１４から、所定の領域のトレンチ４０１の中央を越えた部分まで、第一の不純物を注入することができるため、第一の不純物が注入された中央部４０５の第一の不純物の濃度を、高くすることができる。
第一の不純物の濃度が高い中央部４０５が形成されるので、第三のステップの回転注入４０４したときの、Ｐベース層４０６は下向きに凸型になるように、形成される。
上述の注入深さは、トレンチ４０１間の距離をＤに応じて、回転注入の注入エネルギーを調整するなどして、適宜決定することができる。
また、第三のステップの回転注入４０４のエネルギーが、後述する第四のステップの回転注入４０９のエネルギーより、大きくなるように調整することができる。
回転注入４０４のエネルギーを高くすることによって、一対のトレンチ４０１の両側の露出部４１４から、上記所定の領域のより深い部分まで、第一の不純物を注入することができる。そして、中央部４０５の第一の不純物の濃度を、より高くすることができる。
一方、回転注入４０９のエネルギーを、回転注入４０４のエネルギーより低くすることによって、第二の不純物が注入される部分を、上記所定の領域の表層部分に形成することができる。
このように、第一の不純物の濃度が高い中央部４０５が形成されるので、第三のステップの回転注入４０４したときのＰベース層４０６を、下向きに凸型に形成することができる。
ここで、シミュレーション検証して、確認することで、Ｐベース層４０６または後述するＮ＋ソース層４１０の設計、トレンチ間隔寸法等の条件に応じて、回転注入４０４、４０９のドーズ量、回転注入エネルギー、注入角度を、適宜設定することができる。
次に、図６(ａ)を用いて、加熱して第一の不純物を下方に拡散させて、ベース領域(Ｐベース層４０７)を形成することについて説明する。
加熱するとは、第一の不純物が注入された上記所定の領域に、所定の熱を加えることで、注入した第一の不純物を、さらに上記所定の領域内に拡散させることを指す。そして、Ｐベース層４０６の第一の不純物が、熱拡散して、Ｐベース層４０７が形成される。
上述のとおり、回転注入４０４により、Ｐベース層４０６の中央部４０５では、第一の不純物を高濃度にすることができる。そのため、適切な加熱条件ならば、中央部をより深く拡散させ、下向きに凸型の形状に、Ｐベース層４０７を形成させることができる。
このように、加熱により、第一の不純物を、上記所定の領域の上面から下方に向かって、押込拡散させる。この押込拡散により、第一の不純物を拡散させる深さを調整することができる。
ここで、この拡散する深さを、シリコン基板の表面から内部方向の深さとすることができる。
以上のように、押込拡散などにより、Ｐベース層４０７の中央部４０５がシリコン基板の深さ方向に厚く形成させることができる。
その他、Ｐベース層４０７の中央部の厚さは、Ｐベース層４０６の形状(たとえば凸型)、Ｐベース層４０６の中央部４０５の不純物の濃度、および加熱条件(押込条件)などにより調整することができる。
[(ｉｉｉｉ)第四のステップ]
第四のステップでは、回転注入４０９する方法により、露出部４１４から該所定の領域に、第二の不純物を斜めに注入して、ベース領域(Ｐベース層４０７)の上部にソース領域(Ｎ＋ソース層４１０)を形成する(図６(ｂ))。
第三のステップで第一の不純物が、上記所定の領域の表層から内部に向かって拡散すると、上記所定の領域の表層部分には第一の不純物が少なくなる部分ができる。
この部分に第二の不純物を注入することができるので、上述のとおり、Ｐベース層４０６を熱拡散して形成されたＰベース層４０７の上部に、Ｎ＋ソース層４１０を形成することができる。
ここで、回転注入４０９について説明する。
第四のステップの回転注入の注入エネルギーは、低エネルギーに設定することができる。
これにより、回転注入の注入エネルギーを調整することにより、第二の不純物の濃度分布のピーク域を、露出部４１４からシリコン基板表面付近までに分布させることができる。
露出部４１４の第一の側面と第二の側面の両側面から、斜めに第二の不純物を注入する。第二の不純物はｎ型不純物であり、例えばアンチモン、ヒ素、リンなどが挙げられる。
また、第四のステップの回転注入４０９において、一対のトレンチ４０１の間の距離をＤとしたとき、露出部４１４から第二の不純物の濃度分布のピーク域までの平均第二の不純物注入深さのうち、法線方向に対して直角方向のこの注入深さが、１／２Ｄよりも小さくすることができる。
上述のとおり、イオン注入では、基板表面から所定の深さにピークをもつ第二の不純物の濃度プロファイルが形成される。この基板表面から所定の深さにピークまでの距離を平均第二の不純物注入深さとする。ここで、本実施形態では、シリコン基板の法線方向に対して斜め方向に回転注入するので、この平均不純物注入深さを、法線方向に対して直角方向と法線方向に対して水平方向に分けて考えるものとする。
このように、露出部４１４から第二の不純物の濃度分布のピーク域までの平均第二の不純物注入深さのうち、法線方向に対して直角方向のこの注入深さを決定する。
そして、一対のトレンチ４０１の間の距離をＤとしたとき、上述の注入深さを１／２Ｄよりも小さくすることで、一対のトレンチ４０１の両側の露出部４１４から、所定の領域のシリコン基板表面付近に、第二の不純物の濃度分布のピーク域を形成することができる。
これにより、下向きに凹型のＮ＋ソース層４１０を形成することができる。
上述の注入深さは、トレンチ４０１の間の距離をＤに応じて、回転注入の注入エネルギーを調整するなどして、適宜決定することができる。
また、第四のステップの回転注入の注入エネルギーを、上述の第三のステップの回転注入の注入エネルギーより、小さく設定することで、第三のステップの注入深さより短くなるように調整できる。それにより、シリコン基板表面付近に、下向きに凹型のＮ＋ソース層４１０を形成することができる。
さらに、Ｎ＋ソース層４１０を、第三のステップより低い温度で、加熱して、第二の不純物を拡散させることができる。これにより、埋込ゲート電極に対しオフセットとならずに、Ｎ＋ソース層４１０を形成することができる。
このように、加熱により、上記所定の領域の上面から下方に向かって、第二の不純物を押込拡散させることができる。この押込拡散により、第一の不純物を拡散させる深さを調整することができる。ここで、かかる深さを、シリコン基板の表面から内部方向の深さとすることができる。
また、適切な加熱条件ならば、低温で第二の不純物を押込拡散できるので、充分に埋込ゲート電極に対しオフセットとならずに下向きに凹型のＮ＋ソース層４１０を形成することができる。
第三のステップの法線方向に対する斜め方向の角度と、第四のステップの法線方向に対する斜め方向の角度とを、ほぼ同じにして、その他の条件、たとえば回転注入エネルギーを調整することができる。
一方、回転注入エネルギーをほぼ同じにして、第三のステップの法線方向に対する斜め方向の角度は、第四のステップの法線方向に対する斜め方向の角度より、小さくすることもできる。
このように、注入角度を小さくするにしたがって、よりシリコン基板の表層から内部に向かって、不純物を深く注入することができ、一方注入角度を大きくするにしたがって、よりシリコン基板の表層付近に向かって、不純物を浅く注入することができる。
以上のように、第四のステップでは、Ｎ＋ソース層４１０の中央部をシリコン基板の深さ方向に薄く形成することができ、埋込ゲート電極側をシリコン基板の深さ方向に厚く形成することができる。このように、チャネル領域におけるＰベース層４０７の厚さ、すなわちチャネル長を調整できる。
また、Ｎ＋ソース層４１０の埋込ゲート電極側壁側の厚さは、回転注入４０９エネルギー、加熱条件などにより適宜設定することができる。
さらに、埋込絶縁層間膜４１１およびＰ＋バックゲート層４１２を形成するステップについて説明する(図６(ｃ))。
第四のステップ後、埋込ゲート電極の上に、埋込絶縁層間膜４１１を形成することができる。
また、第四のステップにおいて、Ｐベース層４０７の上部のバックゲート層（Ｐ＋バックゲート層４１２）を形成する予定の領域にマスクをした後に、Ｎ＋ソース層４１０を形成し、その後、マスクを除去して、上記予定の領域にＰ＋バックゲート層４１２を形成する。その後、アルミニウムなどにより、ソース電極４１３を形成する。
次に、図７を用いて、本発明の実施の形態のゲートトレンチ内絶縁層間膜埋込ＭＯＳＦＥＴでのアヴァランシェ動作を説明する。
本実施の形態の製造方法により、Ｐベース層は下向きに凸型に深く、Ｎ＋ソース層は下向きに凹型に薄く形成できる。そのため、アヴァランシェ電流経路５０１のＰベース層厚５０２を厚くすることができ、これによりアヴァランシェ耐量向上を図ることができる。
本実施の形態の効果について説明する。
第二のステップで形成した露出部を利用して、イオン注入(回転注入４０４、４０９)をセルフアラインプロセスで実施することができる。この方法により、Ｐベース層、Ｎ＋ソース層を形成することができる。そのため、Ｎ＋ソース層が埋込ゲート電極とオフセットすることがなくなり、拡散、押込工程(加熱工程)の設計を容易にすることができる。
また、チャネル領域ではＮ＋ソース層の厚さを厚く形成できるので、オン抵抗を低減することができる。さらに、チャネル以外のＰベース層は、シリコン基板の法線方向に表層から内部に向かって深く、Ｎ＋ソース層は浅く形成できるので、アヴァランシェ電流経路の抵抗を低減することができる。
よって、チャネル領域では、ベース層を浅く、ソース層を深く形成でき、チャネル領域以外のベース層を深く、ソース層を浅く形成できる。そのため、オン抵抗を低減したまま、アヴァランシェ電流経路のベース抵抗を低減し、アヴァランシェ耐量を向上させることができる。
公知例(特許文献１)では、一対のトレンチに囲まれたＰベース層、Ｎ＋ソース層ともに、チャネル領域（ゲートトレンチ付近の両端の領域）も非チャネル領域（ゲートトレンチから離れた中央の領域）もほぼ同じ深さとしているため、アヴァランシェ耐量は向上されない。これに対し、本発明の実施の形態によれば、一対のトレンチに囲まれたＰベース層およびＮ＋ソース層は、非チャネル領域（ゲートトレンチから離れた中央の領域）ではアヴァランシェ電流経路を作るように、Ｐベース層を下向きに凸型とし、Ｎ＋ソース層を上向きに凹型に薄く形成しているので、アヴァランシェ耐量を向上できる。
ところで、上述した特許文献２の製造方法の場合、第１バックゲート領域１４ａと第２バックゲート領域１４ｂは、層間絶縁膜１６をマスクとして全面にｐ型不純物をイオン注入することにより形成される（図８(Ａ)（Ｂ））。
そのため、層間絶縁膜１６をトレンチの中だけでなく、トレンチの外側に張り出すように形成する必要があった。このような場合、層間絶縁膜１６がトレンチの外側に張り出している分、トレンチゲート間のピッチを狭めることができないという問題があった。
これに対して、本実施形態においては、上述の第二のステップで形成した露出部４１４を利用して、イオン注入(回転注入４０４、４０９)をセルフアラインプロセスで実施することにより、Ｐベース層４０７とＮ＋ソース層４１０とを形成するものである。そのため、埋込絶縁層間膜４１１をマスクとして利用しないので、トレンチ４０１の中に埋込絶縁層間膜４１１を埋め込ことができる。これにより、トレンチゲート間のピッチを狭めることができる。
以下、図１を用いて、本発明の実施の形態のゲートトレンチ内絶縁層間膜埋込ＭＯＳＦＥＴについて説明する。
本発明の実施の形態の半導体装置は、シリコン基板(ｎ−エピ層１０８、ｎ＋＋サブ層１０９)内の一対のトレンチに形成された埋込ゲート電極１０３を備えるものである。
さらに、ストライプ状の一対のトレンチに、挟まれた所定の領域に形成されたベース領域（Ｐベース層１０５）と、Ｐベース層１０５の上部に形成されたソース領域（Ｎ＋ソース層１０６）と、一対のトレンチに挟まれた所定の領域のうち、チャネル領域に、Ｐベース層１０５とＮ＋ソース層１０６との第一のＰＮ接合面と、非チャネル領域に、第一のＰＮ接合面より浅く形成された、Ｐベース層１０５とＮ＋ソース層１０６との第二のＰＮ接合面とを有する第一の領域と、該所定の領域に、形成されたベース領域（Ｐベース層）を有する第二の領域と、を備え、一対のトレンチの長手方向に、第一の領域と第二の領域とが交互に配置されたことを特徴とするものである。ここで、Ｎ＋ソース層１０６が深い領域（ゲートトレンチ付近の両端の領域）をチャネル領域といい、Ｎ＋ソース層１０６が浅い領域（ゲートトレンチから離れた中央の領域）を非チャネル領域というものとする。
本実施の形態の半導体装置は、Ｐベース層１０５とＮ＋ソース層１０６とが接合したＰＮ接合面を有する。このＰＮ接合面のうち、チャネル領域に形成されたものを第一のＰＮ接合面とし、非チャネル領域に形成されたものを第二のＰＮ接合面とする。
図１に示すとおり、第一のＰＮ接合面より基板内方向に浅く第二のＰＮ接合面は形成されている。このため、チャネル部分では、ベース層が浅く、ソース層が深く形成され、チャネル部分以外では、ベース層が深く、ソース層が浅く形成されている。
そのため、オン抵抗を低減したまま、アヴァランシェ電流経路のベース抵抗を低減し、アヴァランシェ耐量を向上させることができる。
また、本実施形態では、ストライプ状の一対のトレンチの長手方向に、第一の領域と第二の領域とが交互に配置されている。第一の領域と第二の領域とが連続して交互に配置されていることが好ましいが、これに限定されない。少なくとも第二の領域が連続し配置しなければよい。
また、第一の領域と第二の領域とのトレンチの長手方向の長さは、上述の回転注入により調整される。このように、第一の領域と第二の領域との配置や回転注入により第一の領域のトレンチの長手方向の長さが決定される。
本実施形態の半導体装置は、第一の領域のトレンチの長手方向の長さの設定により、オン抵抗とアヴァランシェ耐量を調整することができる。
さらに、埋込ゲート電極１０３の上に、埋込絶縁層間膜１０１が形成されている。また、トレンチ内壁部分にゲート絶縁膜１０４が形成され、さらにソース電極１０２、ドレイン電極１１０も形成されている（図１）。
第二の領域において、Ｐベース層の上部にバックゲート層(Ｐ＋バックゲート層１０７)が形成される。なお、ベース領域(Ｐベース層１０５)は、第一の不純物を含み、ソース領域(Ｎ＋ソース層１０６)は、第二の不純物を含むことができる。第一の不純物および第二の不純物については、上述のとおりである。
ところで、上述した特許文献２の半導体装置の場合、図８(Ａ)の断面では、トレンチ７に隣接したチャネル領域４表面に第１ソース領域１５ａが設けられている。さらに図８(Ｂ)の断面では、第２ソース領域１５ｂは、第１ソース領域１５ａと直交する第２方向に延在し、バックゲート領域１４ｂの両側に配置される２つの第１ソース領域１５ａを連結するように設けられている。
そのため、第１ソース領域１５ａと直交する第２方向に延在する第２ソース領域１５ｂを形成する必要があった。このような場合、第１ソース領域１５ａが存在するためにアヴァランシェ電流経路の抵抗を十分に下げることができず、全体としてアヴァランシェ耐量が不充分であるという問題があった。
これに対して、本実施形態においては、ストライプ状の一対のトレンチの長手方向に、アヴァランシェ耐量が必要な第一の領域とアヴァランシェ耐量が必要とされない第二の領域とが交互に配置されている。また上述のとおり、第一の領域は、オン抵抗を低減したまま、アヴァランシェ耐量を向上させることができる。このように、アヴァランシェ耐量が必要な第一の領域に、オン抵抗を低減したまま、アヴァランシェ耐量を向上させる構造が形成されているため、本実施形態の半導体装置は全体として充分なアヴァランシェ耐量を得ることができる。
本発明の実施の形態は、トレンチ形ゲート内に絶縁層間膜を埋め込む構造を有する縦型ＭＯＳＦＥＴのうち、ゲートトレンチ間隔の短いものに対しても適用することができる。
次に本実施の形態の具体化例を説明する。
まず、トレンチにゲート酸化膜を形成後、ポリシリコンを成長させ、該トレンチに埋め込んだ。次に、トレンチに埋め込んだポリシリコンをエッチバックした。
その後、露出したトレンチの側壁および一対のトレンチに挟まれた所定の領域の上面を利用して、セルフアラインで回転注入によるベース注入を行なった。
このときの注入エネルギー深さはトレンチ−トレンチ間隔に対し深く注入した。この場合、トレンチの両側から注入されることで、注入した部分のうち中央が両側からの注入により高濃度化された。
ここで、たとえばベースの回転注入の条件を以下のようにした。
トレンチ-トレンチ間隔：０．５μｍの場合、
不純物：ボロン
加速電圧：１００ｋｅＶ以上、１２０ｋｅＶ以下
ドーズ量：１Ｅ１２／ｃｍ２以上、１Ｅ１３／ｃｍ２以下程度
回転注入の注入角度：４０°以上、５０°以下
上記条件は、シミュレーション検証し確認した。
また、拡散層設計・トレンチ間隔寸法等により適宜変更することができる。
ベース注入後、押込によりベース層を形成した。回転注入によりベース注入した部分のうち中央が高濃度化していた。そこで、適切な押込条件により、中央部をより深く拡散させ、下向きに凸型の形状にＰベース層を形成した。
ここで、たとえば押込条件を以下のようにした。
温度：９５０度以上、１０００度以下
時間：３０分以上、６０分以下程度
上記条件にて、押込で下向きに凸型の形状にＰベース層が形成されることを確認した。
Ｐベース層形成後、Ｎ＋ソース層を形成した。バックゲートとなる予定の部分をフォトレジストによりマスクして、回転注入した。
ここで、たとえばベースの回転注入の条件を以下のようにした。
不純物：ヒ素
加速電圧：３０ｋｅＶ
回転注入の注入角度：４０°以上、５０°以下
ソース注入は低エネルギー注入で、埋込ゲート電極となるポリシリコン及びシリコン面に沿って注入され、ポリシリコンに掛かる深さに下向きに凹型に形成された。
そのため、低温押込(８００度以上、８５０度以下程度)で充分に埋込ゲート電極となるポリシリコンに対しオフセットとならずにＮ＋ソース層が形成できた。
その後、トレンチ埋込絶縁層間膜、Ｐ＋バックゲート層を形成し、アルミニウムなどにより、ソース電極、埋込ゲート電極を形成し、本実施の形態の半導体装置が製造することができた。
チャネル領域では、ベース層を浅く、ソース層を深く形成でき、チャネル領域以外のベース層を深く、ソース層を浅く形成できた。そのため、オン抵抗を低減したまま、アヴァランシェ電流経路のベース抵抗を低減し、アヴァランシェ耐量を向上させることができた。
なお、当然ながら、上述した実施の形態および複数の変形例は、その内容が相反しない範囲で組み合わせることができる。また、上述した実施の形態および変形例では、各部の構造などを具体的に説明したが、その構造などは本願発明を満足する範囲で各種に変更することができる。
本発明の実施の形態のゲートトレンチ内絶縁層間膜埋込ＭＯＳＦＥＴの断面図である。 従来のゲートトレンチ内絶縁層間膜埋込ＭＯＳＦＥＴの製造工程を模式的に示す断面図である。 従来のゲートトレンチ内絶縁層間膜埋込ＭＯＳＦＥＴの製造工程を模式的に示す断面図である。 従来のゲートトレンチ内絶縁層間膜埋込ＭＯＳＦＥＴでのアヴァランシェ動作を示す図である。 本発明の実施の形態のゲートトレンチ内絶縁層間膜埋込ＭＯＳＦＥＴの製造工程を模式的に示す断面図である。 本発明の実施の形態のゲートトレンチ内絶縁層間膜埋込ＭＯＳＦＥＴの製造工程を模式的に示す断面図である。 本発明の実施の形態のゲートトレンチ内絶縁層間膜埋込ＭＯＳＦＥＴでのアヴァランシェ動作を示す図である。 従来のＭＯＳＦＥＴの構造を模式的に示す断面図である。
符号の説明
４ チャネル領域
７ トレンチ
１４ａ バックゲート領域
１４ｂ バックゲート領域
１５ａ ソース領域
１５ｂ ソース領域
１６ 層間絶縁膜
１０１ 埋込絶縁層間膜
１０２ ソース電極
１０３ 埋込ゲート電極
１０４ ゲート絶縁膜
１０５ Ｐベース層
１０６ Ｎ＋ソース層
１０７ Ｐ＋バックゲート層
１０８ ｎ−エピ層
１０９ ｎ＋＋サブ層
１１０ ドレイン電極
２０１ イオン注入
２０２ Ｐベース層
２０３ トレンチ
２０４ ゲート酸化膜
２０５ ポリシリコン
２０６ 埋込層間膜
２０７ フォトレジスト
２０８ イオン注入
２０９ Ｎ＋ソース層
２１０ Ｐ＋バックゲート層
２１１ ソース電極
３０１ 電流経路
３０２ Ｐベース層厚
４０１ トレンチ
４０２ ゲート絶縁膜
４０３ ポリシリコン
４０４ 回転注入
４０５ 中央部
４０６ Ｐベース層
４０７ Ｐベース層
４０８ フォトレジスト
４０９ 回転注入
４１０ Ｎ＋ソース層
４１１ 埋込絶縁層間膜
４１２ Ｐ＋バックゲート層
４１３ ソース電極
４１４ 露出部
５０１ 電流経路
５０２ Ｐベース層厚

Claims (11)

  1. 基板内の一対のトレンチに形成された埋込ゲート電極と、
    前記一対のトレンチに挟まれた所定の領域に形成されたベース領域と、
    前記ベース領域の上部に形成されたソース領域と、
    を備える半導体装置の製造方法であって、
    前記基板に前記一対のトレンチをストライプ状に形成し、前記トレンチを埋め込むようにポリシリコンを全面に形成する第一のステップと、
    前記ポリシリコンの全面をエッチバックして、前記トレンチ内の前記ポリシリコンの上側を除去し、前記トレンチの側壁および前記所定の領域の上面に、露出部を形成するとともに、前記埋込ゲート電極を形成する第二のステップと、
    前記基板の法線方向に対して斜め方向に回転注入する方法により、前記露出部から前記所定の領域に、第一の不純物を斜めに注入し、その後、前記第一の不純物が注入された前記所定の領域を加熱して、前記第一の不純物を下方に拡散させて、前記ベース領域を形成する第三のステップと、
    前記回転注入する方法により、前記露出部から前記所定の領域に、第二の不純物を斜めに注入して、前記ベース領域の上部に前記ソース領域を形成する第四のステップと、を含む半導体装置の製造方法。
  2. 前記第四のステップにおいて、前記ソース領域は、下向きに凹型に形成されることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記第三のステップにおいて、前記ベース領域は、下向きに凸型に形成されることを特徴とする請求項１または２に記載の半導体装置の製造方法。
  4. 前記第三のステップにおいて、前記第一の不純物を斜めに注入したときのベース領域は、下向きに凸型に形成されることを特徴とする請求項１から３のいずれかに記載の半導体装置の製造方法。
  5. 前記第三のステップの回転注入において、前記一対のトレンチの間の距離をＤとしたとき、前記露出部から第一の不純物の濃度分布のピーク域までの平均第一の不純物注入深さのうち、前記法線方向に対して直角方向の前記注入深さが、１／２Ｄよりも大きいことを特徴とする請求項１から４のいずれかに記載の半導体装置の製造方法。
  6. 前記第四のステップの回転注入において、前記一対のトレンチの間の距離をＤとしたとき、前記露出部から第二の不純物の濃度分布のピーク域までの平均第二の不純物注入深さのうち、前記法線方向に対して直角方向の前記注入深さが、１／２Ｄよりも小さいことを特徴とする請求項１から５のいずれかに記載の半導体装置の製造方法。
  7. 前記第三のステップの回転注入の注入エネルギーは、前記第四のステップの回転注入の注入エネルギーより、大きいことを特徴とする請求項１から６のいずれかに記載の半導体装置の製造方法。
  8. 前記第三のステップの法線方向に対する斜め方向の角度は、前記第四のステップの法線方向に対する斜め方向の角度より、小さいことを特徴とする請求項１から７のいずれかに記載の半導体装置の製造方法。
  9. 前記第一の不純物および前記第二の不純物の、一方はｎ型不純物、他方はｐ型不純物であることを特徴とする請求項１から８のいずれかに記載の半導体装置の製造方法。
  10. 前記埋込ゲート電極の上に埋込絶縁層間膜を形成するステップをさらに含むことを特徴とする請求項１から９のいずれかに記載の半導体装置の製造方法。
  11. 前記第四のステップにおいて、前記ベース領域の上部のバックゲート層を形成する予定の領域にマスクをした後に、前記ソース領域を形成し、その後、マスクを除去して、前記予定の領域にバックゲート層を形成するステップをさらに含むことを特徴とする請求項１から１０のいずれかに記載の半導体装置の製造方法。
JP2008297030A 2008-11-20 2008-11-20 半導体装置の製造方法 Expired - Fee Related JP5405089B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008297030A JP5405089B2 (ja) 2008-11-20 2008-11-20 半導体装置の製造方法
US12/621,711 US8133785B2 (en) 2008-11-20 2009-11-19 Semiconductor device and method of manufacturing the same
US13/358,526 US8415740B2 (en) 2008-11-20 2012-01-26 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008297030A JP5405089B2 (ja) 2008-11-20 2008-11-20 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010123798A JP2010123798A (ja) 2010-06-03
JP5405089B2 true JP5405089B2 (ja) 2014-02-05

Family

ID=42171302

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008297030A Expired - Fee Related JP5405089B2 (ja) 2008-11-20 2008-11-20 半導体装置の製造方法

Country Status (2)

Country Link
US (2) US8133785B2 (ja)
JP (1) JP5405089B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5473397B2 (ja) * 2009-05-14 2014-04-16 三菱電機株式会社 半導体装置およびその製造方法
JP5473398B2 (ja) * 2009-05-14 2014-04-16 三菱電機株式会社 半導体装置およびその製造方法
KR101096265B1 (ko) * 2009-12-29 2011-12-22 주식회사 하이닉스반도체 반도체 소자의 매립 게이트 및 그 형성방법
JP5662865B2 (ja) * 2010-05-19 2015-02-04 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5767869B2 (ja) * 2011-06-22 2015-08-26 新電元工業株式会社 半導体装置の製造方法
JP5661583B2 (ja) * 2011-09-21 2015-01-28 株式会社東芝 半導体装置の製造方法
JP6533613B2 (ja) * 2013-08-28 2019-06-19 ローム株式会社 半導体装置
CN105531825B (zh) * 2013-12-16 2019-01-01 富士电机株式会社 半导体装置及半导体装置的制造方法
US10505028B2 (en) * 2015-09-16 2019-12-10 Fuji Electric Co., Ltd. Semiconductor device including a shoulder portion and manufacturing method
JP6844138B2 (ja) * 2015-09-16 2021-03-17 富士電機株式会社 半導体装置および製造方法
JP6889829B2 (ja) * 2017-01-30 2021-06-18 サンケン電気株式会社 半導体装置
JP6967352B2 (ja) * 2017-02-07 2021-11-17 ローム株式会社 半導体装置および半導体装置の製造方法、ならびに、半導体ウエハ構造物
JP6817116B2 (ja) * 2017-03-14 2021-01-20 エイブリック株式会社 半導体装置
US10340372B1 (en) * 2017-12-20 2019-07-02 Semiconductor Components Industries, Llc Transistor device having a pillar structure
JP7056163B2 (ja) * 2018-01-17 2022-04-19 富士電機株式会社 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5532176A (en) * 1992-04-17 1996-07-02 Nippondenso Co., Ltd. Process for fabricating a complementary MIS transistor
US6351009B1 (en) 1999-03-01 2002-02-26 Fairchild Semiconductor Corporation MOS-gated device having a buried gate and process for forming same
US6316806B1 (en) * 1999-03-31 2001-11-13 Fairfield Semiconductor Corporation Trench transistor with a self-aligned source
JP2002110978A (ja) * 2000-10-02 2002-04-12 Toshiba Corp 電力用半導体素子
US7638841B2 (en) * 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP4760023B2 (ja) * 2005-01-24 2011-08-31 株式会社デンソー 半導体装置
JP2008112936A (ja) 2006-10-31 2008-05-15 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置

Also Published As

Publication number Publication date
US8133785B2 (en) 2012-03-13
US8415740B2 (en) 2013-04-09
US20100123191A1 (en) 2010-05-20
JP2010123798A (ja) 2010-06-03
US20120126316A1 (en) 2012-05-24

Similar Documents

Publication Publication Date Title
JP5405089B2 (ja) 半導体装置の製造方法
KR101792918B1 (ko) Finfet 구조체 및 그 제조 방법
US7598143B2 (en) Method for producing an integrated circuit with a trench transistor structure
US7858478B2 (en) Method for producing an integrated circuit including a trench transistor and integrated circuit
JP5551213B2 (ja) 半導体装置の製造方法
CN107887446B (zh) 复合屏蔽自对准的沟槽mosfet器件的制备方法
JP4109565B2 (ja) 半導体装置の製造方法および半導体装置
US20090085111A1 (en) Semiconductor device and method of manufacturing the same
CN103151377A (zh) 横向晶体管组件及其制造方法
JP2008546216A (ja) 電荷平衡電界効果トランジスタ
JP2007012977A (ja) 半導体装置
JP2004504711A (ja) 高速トレンチ二重拡散金属酸化膜半導体
JP2004363263A (ja) 半導体装置およびその製造方法
KR101832334B1 (ko) 반도체소자 및 그 제조방법
US7919375B2 (en) Semiconductor device and method for manufacturing the device
JP2005229066A (ja) 半導体装置及びその製造方法
TW201606857A (zh) 半導體裝置之製造方法
US8492221B2 (en) Method for fabricating power semiconductor device with super junction structure
TW201310653A (zh) 包含金屬氧化物半導體場效應電晶體（ｍｏｓｆｅｔ）裝置的半導體裝置和製造方法
US9099435B2 (en) Method of manufacturing semiconductor device
JP2006295134A (ja) 半導体装置およびその製造方法
US7372088B2 (en) Vertical gate semiconductor device and method for fabricating the same
JP2007294759A (ja) 半導体装置およびその製造方法
JP4992211B2 (ja) 半導体素子の製造方法
JP6221922B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130716

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130718

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131022

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131030

R150 Certificate of patent or registration of utility model

Ref document number: 5405089

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees