KR100474591B1 - 트렌치 분리 구조를 가지는 디램 셀 트랜지스터의 제조 방법 - Google Patents
트렌치 분리 구조를 가지는 디램 셀 트랜지스터의 제조 방법 Download PDFInfo
- Publication number
- KR100474591B1 KR100474591B1 KR10-2002-0022120A KR20020022120A KR100474591B1 KR 100474591 B1 KR100474591 B1 KR 100474591B1 KR 20020022120 A KR20020022120 A KR 20020022120A KR 100474591 B1 KR100474591 B1 KR 100474591B1
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- forming
- electrode
- field oxide
- oxide film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 15
- 238000002955 isolation Methods 0.000 title abstract description 4
- 238000004519 manufacturing process Methods 0.000 claims abstract description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 20
- 229920005591 polysilicon Polymers 0.000 claims description 20
- 150000004767 nitrides Chemical class 0.000 claims description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 16
- 238000000151 deposition Methods 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 8
- 125000006850 spacer group Chemical group 0.000 claims description 7
- 230000004888 barrier function Effects 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 2
- 238000005036 potential barrier Methods 0.000 abstract description 8
- 229910052796 boron Inorganic materials 0.000 abstract description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 4
- 238000000926 separation method Methods 0.000 abstract description 3
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000002542 deteriorative effect Effects 0.000 abstract 1
- 210000004185 liver Anatomy 0.000 abstract 1
- 238000009826 distribution Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000005204 segregation Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/763—Polycrystalline semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
Abstract
본 발명은 트렌치 분리 구조를 가지는 디램 셀 트랜지스터의 제조 방법에 관한 것으로서, 필드 산화막에 의한 붕소 분리 효과에 의하여 채널 도핑 농도가 채널 중심 쪽보다 필드 산화막 모서리 쪽에서 더 낮아짐으로써 필드 산화막 모서리 쪽에서 접합 영역과 채널간의 전위장벽이 낮아져 유효 채널 길이가 작아지고 펀치-스루 특성이 저하되는 것을 방지하기 위한 것이다. 본 발명의 디램 셀 트랜지스터 제조 방법에 따르면, 필드 산화막 내부에 웰과 동일한 도전형을 가지는 전극 구조가 형성된다. 따라서, 웰에 인가된 역바이어스가 필드 산화막 내부의 전극에도 동시에 인가되어 필드 산화막 모서리 쪽의 전위가 높아지고 접합 영역과 채널간의 전위 장벽이 증가하여 펀치-스루 특성이 개선된다.
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 보다 구체적으로는 트렌치 분리 구조를 가지는 디램 셀 트랜지스터(DRAM cell transistor)의 제조 방법에 관한 것이다.
열적으로 성장한 실리콘 산화막은 실리콘 내에 주입된 붕소(boron) 이온들을 흡수하는 작용을 한다. 이러한 현상은 붕소 분리 효과(boron segregation effect)로 알려져 있다. 따라서, 얕은 트렌치 분리(Shallow Trench Isolation; STI) 구조를 가지는 일반적인 모스(MOS) 트랜지스터에서는 트렌치에 형성되는 필드 산화막에 의한 붕소 분리 효과에 의하여 필드 산화막에 근접할수록 채널 도핑 농도가 낮아져 유효 채널(effective channel) 길이가 작아지고 펀치-스루(punch-through) 특성이 저하된다.
이하, 도 1 내지 도 4를 참조하여 종래기술에 따른 디램 셀 트랜지스터와 그 문제점을 설명한다. 도 1은 종래기술에 따른 디램 셀 트랜지스터의 개략적인 구조를 나타내는 평면도이다. 도 2는 도 1의 Ⅱ-Ⅱ선을 따라 절단한 단면도로서, 실리콘 기판의 채널 도핑 농도 분포를 나타낸다. 도 3은 깊이에 따른 채널 도핑 농도를 나타내는 그래프로서, Pc와 Pe는 각각 도 2의 Ⅲc선과 Ⅲe선을 기준으로 하여 깊이에 따른 채널 도핑 농도를 나타낸다. 또한, 도 4는 도 1의 Ⅳc-Ⅳc선 및 Ⅳe-Ⅳe선을 따라 절단한 단면도로서, Jc와 Je는 각각 도 1의 Ⅳc-Ⅳc선과 Ⅳe-Ⅳe선을 따라 절단한 단면에서 접합 영역의 측면 프로파일을 비교하여 나타낸다.
잘 알려진 바와 같이, 각각의 디램 셀 트랜지스터들을 전기적으로 분리하기 위하여 실리콘 기판(10)의 소정 영역에는 트렌치 형태의 필드 산화막(14)이 형성된다. 필드 산화막(14)에 의하여 한정되는 실리콘 기판(10)의 셀 액티브 영역에는 문턱전압을 조절하기 위하여 채널 이온주입이 이루어지며, 게이트 산화막(18)과 게이트 라인(16)과 소스/드레인 접합 영역(12)이 각각 순차적으로 형성된다.
앞서 설명한 바와 같이, 채널 이온주입에 의한 도핑 농도는 필드 산화막(14)에 의한 붕소 분리 효과에 의하여 필드 산화막(14)에 근접할수록 낮아지게 된다. 즉, 도 2와 도 3에 도시된 바와 같이, 채널 중심 쪽보다 필드 산화막 모서리 쪽에서 채널 도핑 농도가 낮아지게 된다(A 부분). 따라서, 도 4에 도시된 바와 같이, 필드 산화막 모서리 쪽에서 접합 영역(12)과 채널간의 전위장벽이 낮아져 유효 채널 길이가 작아지고 펀치-스루 특성이 저하된다.
따라서, 본 발명은 이러한 종래기술에서의 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 필드 산화막 모서리 쪽의 전위를 높여 접합 영역과 채널간의 전위 장벽을 증가시키고 펀치-스루 특성을 개선할 수 있는 디램 셀 트랜지스터를 제조하기 위한 것이다.
이러한 목적을 달성하기 위하여, 본 발명에 따른 디램 셀 트랜지스터의 제조 방법은 웰이 구비된 실리콘 기판을 제공하는 단계; 기판의 소정 영역에 트렌치를 형성하는 단계; 트렌치 결과물에 라이너질화막 및 스페이서 산화막을 차례로 형성하는 단계; 스페이서 산화막을 전면 식각하여 상기 트렌치 내에 측벽을 형성하는 단계; 측벽을 식각장벽으로 라이너질화막을 식각하여 상기 트렌치 바닥을 노출시키는 단계; 노출된 트렌치의 바닥에 상기 웰과 동일한 도전형의 제 1전극을 형성하는 단계; 측벽을 제거하는 단계; 트렌치 내부의 제 1전극 상에 제 2전극을 형성하는 단계; 트렌치의 제 2전극 상에 필드 산화막을 형성하여 상기 트렌치 구조를 평탄화하는 단계; 및 필드 산화막을 포함한 전체 구조 상에 게이트 산화막과 게이트 라인을 형성하고 소스/드레인 접합 영역을 형성하는 단계를 포함하는 것을 특징으로 한다. 상기 트렌치의 형성 단계는 상기 실리콘 기판의 표면에 패드 산화막과 패드 질화막을 순차적으로 증착하는 단계와, 상기 패드 질화막과 상기 패드 산화막과 상기 실리콘 기판을 선택적으로 식각하는 단계를 포함한다.상기 라이너 질화막의 증착 단계 전에, 트렌치 측벽 산화를 실시하는 단계를 더 포함한다.상기 제 1 및 제 2전극은 폴리실리콘층으로 이루어진다.상기 제 1및 제 2전극의 형성 단계는 트렌치 결과물 전면에 도핑된 제1 폴리실리콘층을 증착하는 단계와, 상기 트렌치 하단에 일부만 남도록 상기 제1 폴리실리콘층과 상기 측벽 산화막을 제거하여 제1 전극을 형성하는 단계와, 결과물 전면에 도핑된 제2 폴리실리콘층을 증착하는 단계와, 상기 트렌치 하단의 상기 제1 전극 위에 일부만 남도록 상기 제2 폴리실리콘층을 제거하여 제2 전극을 형성하는 단계를 포함한다.본 발명에 따르면, 트렌치 형태의 필드 산화막 내부에 웰(well)과 동일한 도전형을 가지는 전극(electrode) 구조가 형성된 디램 셀 트랜지스터의 제조 방법을 제공한다. 따라서, 웰에 인가된 음의 역바이어스(negative back bias)가 필드 산화막 내부의 전극에도 동시에 인가되어 필드 산화막 모서리 쪽의 전위가 높아지고 접합 영역과 채널간의 전위 장벽이 증가하여 펀치-스루 특성이 개선된다.
이하, 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다. 첨부 도면에서 일부 구성요소들은 도면의 명확한 이해를 돕기 위해 다소 과장되거나 개략적으로 도시되었으며 실제의 크기를 전적으로 반영하는 것은 아니다.
도 5a 내지 도 5j는 본 발명의 실시예에 따른 디램 셀 트랜지스터의 제조 방법을 나타내는 공정 단면도로서, 도 1의 V-V선을 따라 절단한 단면을 기준으로 도시한 것이다.
먼저, 도 5a에 도시된 바와 같이, 실리콘 기판(20)의 표면에 패드 산화막(21)과 패드 질화막(22)을 순차적으로 증착한 후 선택적으로 식각하여 실리콘 기판(20)의 소정 영역에 트렌치(23)를 형성한다.
계속해서 트렌치 측벽 산화를 실시한 후, 도 5b에 도시된 바와 같이, 노출된 전체 표면을 따라 라이너 질화막(24)을 증착한다. 라이너 질화막(24)은 추후 필드 산화막 내부에 전극을 형성하기 위해 폴리실리콘 에치-백(polysilicon etch-back) 공정을 진행할 때 식각 장벽으로 사용하기 위한 것이다.
이어서, 도 5c에 도시된 바와 같이, 트렌치(23) 내에 측벽 산화막을 형성하기 위하여 라이너 질화막(24)의 표면에 스페이서 산화막(25)을 증착한다.
이어서, 도 5d에 도시된 바와 같이, 스페이서 산화막을 전면 식각하여 트렌치(23) 내에 측벽 산화막(25a)을 형성한 후, 측벽 산화막(25a)을 식각 장벽으로 이용하여 트렌치(23) 바닥의 라이너 질화막(24)을 제거한다. 따라서, 트렌치(23) 바닥에는 실리콘 기판(20)이 드러난다.
이어서, 도 5e에 도시된 바와 같이, 제1 전극을 형성하기 위하여 결과물 전면에 도핑된 제1 폴리실리콘층(26)을 증착한다. 이 때 증착되는 제1 폴리실리콘층(26)은 웰과 동일한 도전형의 불순물로 도핑되어 있다.
이어서, 도 5f에 도시된 바와 같이, 트렌치(23) 하단에 일부만 남도록 제1 폴리실리콘층을 에치-백하여 제1 전극(26a)을 형성한다. 이 때, 라이너 질화막(24)이 식각 장벽으로 이용되며, 측벽 산화막(25a)도 제1 폴리실리콘층과 함께 제거된다.
이어서, 도 5g에 도시된 바와 같이, 제2 전극을 형성하기 위하여 결과물 전면에 도핑된 제2 폴리실리콘층(27)을 증착한다. 이 때 증착되는 제2 폴리실리콘층(27)은 제1 전극(26a)과 동일한 도전형의 불순물로 도핑되어 있다.
이어서, 도 5h에 도시된 바와 같이, 트렌치(23) 하단에 일부만 남도록 제2 폴리실리콘층을 에치-백하여 제2 전극(27a)을 형성한다. 이 때, 라이너 질화막(24)이 식각 장벽으로 이용된다.
이어서, 도 5i에 도시된 바와 같이 트렌치(23)를 채우도록 결과물 전면에 산화막(28)을 증착한 후, 화학적 기계적 연마(CMP) 공정을 통하여 도 5j에 도시된 바와 같이 트렌치(23) 내부에 필드 산화막(28a)을 형성한다. 이후, 일반적인 디램 공정을 거쳐 게이트 산화막(29)과 게이트 라인(30)을 형성하고 소스/드레인 접합 영역(도시되지 않음)을 형성하여 디램 셀 트랜지스터를 완성한다.
이상과 같은 방법에 의하여 제조된 디램 셀 트랜지스터의 동작 원리는 다음과 같다. 도 6은 본 발명의 실시예에 따른 디램 셀 트랜지스터의 작용을 설명하기 위한 단면도이다. 도 6을 참조하면, 트렌치(23) 내부에 형성된 폴리실리콘 전극(26a, 27a)은 디램 셀의 웰에 걸리는 역바이어스와 동일한 전압이 인가된다. 그러면 셀 트랜지스터 동작시 액티브 영역의 표면 쪽에 채널이 형성되어 전자들이 모이게 되고, 펀치-스루 현상이 발생하기 쉬운 필드 산화막(28a) 모서리 쪽에는 정공(hole)들이 끌리게 된다. 따라서, 필드 산화막(28a) 모서리 쪽의 전위가 올라가게 되어 소스 접합 영역과 채널간의 전위 장벽이 증가하여 펀치-스루 특성이 개선되게 된다.
한편, 제1 전극(26a)과 제2 전극(27a)을 분리하여 형성하는 이유는 제1 전극(26a)을 작게 만들어서 필드 산화막(28a) 바닥 쪽의 전위를 가능한 줄이고 펀치-스루에 취약한 부분만 효과적으로 전위 장벽을 올려주기 위해서이다. 또한, 전극(26a, 27a)은 필드 산화막(28a) 바닥으로부터 500~1500Å의 깊이까지 형성하는 것이 바람직하다.
이상 설명한 바에 의하여 알 수 있듯이, 본 발명에 따른 디램 셀 트랜지스터는 웰과 동일한 도전형으로 필드 산화막 내부에 형성된 전극 구조를 포함하기 때문에, 웰에 인가된 역바이어스가 필드 산화막 내부의 전극에도 동시에 인가되어 필드 산화막 모서리 쪽의 전위가 높아지고 접합 영역과 채널간의 전위 장벽이 증가하여 펀치-스루 특성이 개선되는 효과가 있다.
본 명세서와 도면에는 본 발명의 바람직한 실시예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다.
도 1은 종래기술에 따른 디램 셀 트랜지스터의 개략적인 구조를 나타내는 평면도이다.
도 2는 도 1의 Ⅱ-Ⅱ선을 따라 절단한 단면도로서, 실리콘 기판의 채널 도핑 농도 분포를 나타낸다.
도 3은 깊이에 따른 채널 도핑 농도를 나타내는 그래프로서, Pc와 Pe는 각각 도 2의 Ⅲc선과 Ⅲe선을 기준으로 하여 깊이에 따른 채널 도핑 농도를 나타낸다.
도 4는 도 1의 Ⅳc-Ⅳc선 및 Ⅳe-Ⅳe선을 따라 절단한 단면도로서, Jc와 Je는 각각 도 1의 Ⅳc-Ⅳc선과 Ⅳe-Ⅳe선을 따라 절단한 단면에서 접합 영역의 측면 프로파일을 비교하여 나타낸다.
도 5a 내지 도 5j는 본 발명의 실시예에 따른 디램 셀 트랜지스터의 제조 방법을 나타내는 공정 단면도로서, 도 1의 V-V선을 따라 절단한 단면을 기준으로 도시한 것이다.
도 6은 본 발명의 실시예에 따른 디램 셀 트랜지스터의 작용을 설명하기 위한 단면도이다.
<도면 부호의 설명>
10, 20: 실리콘 기판(silicon substrate)
12: 소스/드레인 접합 영역(source/drain junction region)
14, 28, 28a: 필드 산화막(field oxide layer)
16, 30: 게이트 라인(gate line)
18, 29: 게이트 산화막(gate oxide layer)
21: 패드 산화막(pad oxide layer)
22: 패드 질화막(pad nitride layer)
23: 트렌치(trench)
24: 라이너 질화막(liner nitride layer)
25, 25a: 스페이서 산화막(spacer oxide layer)
26, 26a, 27, 27a: 도핑된 폴리실리콘층(doped polysilicon layer)
Claims (10)
- 웰이 구비된 실리콘 기판을 제공하는 단계;상기 기판의 소정 영역에 트렌치를 형성하는 단계;상기 트렌치 결과물에 라이너질화막 및 스페이서 산화막을 차례로 형성하는 단계;상기 스페이서 산화막을 전면 식각하여 상기 트렌치 내에 측벽을 형성하는 단계;상기 측벽을 식각장벽으로 라이너질화막을 식각하여 상기 트렌치 바닥을 노출시키는 단계;상기 노출된 트렌치의 바닥에 상기 웰과 동일한 도전형의 제 1전극을 형성하는 단계;상기 측벽을 제거하는 단계;상기 트렌치 내부의 제 1전극 상에 제 2전극을 형성하는 단계;상기 트렌치의 제 2전극 상에 필드 산화막을 형성하여 상기 트렌치 구조를 평탄화하는 단계; 및상기 필드 산화막을 포함한 전체 구조 상에 게이트 산화막과 게이트 라인을 형성하고 소스/드레인 접합 영역을 형성하는 단계를 포함하는 디램 셀 트랜지스터의 제조 방법.
- 제1항에 있어서, 상기 트렌치의 형성 단계는 상기 실리콘 기판의 표면에 패드 산화막과 패드 질화막을 순차적으로 증착하는 단계와, 상기 패드 질화막과 상기 패드 산화막과 상기 실리콘 기판을 선택적으로 식각하는 단계를 포함하는 것을 특징으로 하는 디램 셀 트랜지스터의 제조 방법.
- 삭제
- 제 1항에 있어서, 상기 라이너 질화막의 증착 단계 전에, 트렌치 측벽 산화를 실시하는 단계를 더 포함하는 것을 특징으로 하는 디램 셀 트랜지스터의 제조 방법.
- 삭제
- 삭제
- 삭제
- 삭제
- 제 1항에 있어서, 상기 제 1 및 제 2전극은 폴리실리콘층으로 이루어지는 것을 특징으로 하는 디램 셀 트랜지스터의 제조 방법.
- 제 1항에 있어서, 상기 제 1및 제 2전극의 형성 단계는 트렌치 결과물 전면에 도핑된 제1 폴리실리콘층을 증착하는 단계와, 상기 트렌치 하단에 일부만 남도록 상기 제1 폴리실리콘층과 상기 측벽 산화막을 제거하여 제1 전극을 형성하는 단계와, 결과물 전면에 도핑된 제2 폴리실리콘층을 증착하는 단계와, 상기 트렌치 하단의 상기 제1 전극 위에 일부만 남도록 상기 제2 폴리실리콘층을 제거하여 제2 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 디램 셀 트랜지스터의 제조 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0022120A KR100474591B1 (ko) | 2002-04-23 | 2002-04-23 | 트렌치 분리 구조를 가지는 디램 셀 트랜지스터의 제조 방법 |
| US10/330,617 US6693018B2 (en) | 2002-04-23 | 2002-12-27 | Method for fabricating DRAM cell transistor having trench isolation structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0022120A KR100474591B1 (ko) | 2002-04-23 | 2002-04-23 | 트렌치 분리 구조를 가지는 디램 셀 트랜지스터의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030083444A KR20030083444A (ko) | 2003-10-30 |
| KR100474591B1 true KR100474591B1 (ko) | 2005-03-08 |
Family
ID=29208765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0022120A KR100474591B1 (ko) | 2002-04-23 | 2002-04-23 | 트렌치 분리 구조를 가지는 디램 셀 트랜지스터의 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6693018B2 (ko) |
| KR (1) | KR100474591B1 (ko) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10233208A1 (de) * | 2002-07-22 | 2004-03-04 | Infineon Technologies Ag | Halbleiterbauelement mit Grabenisolierung sowie zugehöriges Herstellungsverfahren |
| KR100591016B1 (ko) * | 2003-12-30 | 2006-06-22 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조방법 |
| US6979627B2 (en) * | 2004-04-30 | 2005-12-27 | Freescale Semiconductor, Inc. | Isolation trench |
| KR100549579B1 (ko) * | 2004-06-14 | 2006-02-08 | 주식회사 하이닉스반도체 | 셀 트랜지스터의 제조 방법 |
| US7279770B2 (en) * | 2004-08-26 | 2007-10-09 | Micron Technology, Inc. | Isolation techniques for reducing dark current in CMOS image sensors |
| KR100745067B1 (ko) * | 2005-05-18 | 2007-08-01 | 주식회사 하이닉스반도체 | 반도체 소자의 트렌치 소자분리막 및 그 형성방법 |
| KR100643468B1 (ko) * | 2005-12-01 | 2006-11-10 | 동부일렉트로닉스 주식회사 | 절연막 스페이서가 형성된 비휘발성 메모리 소자 및 그제조 방법 |
| US7811935B2 (en) * | 2006-03-07 | 2010-10-12 | Micron Technology, Inc. | Isolation regions and their formation |
| US7491622B2 (en) * | 2006-04-24 | 2009-02-17 | Freescale Semiconductor, Inc. | Process of forming an electronic device including a layer formed using an inductively coupled plasma |
| US20070249127A1 (en) * | 2006-04-24 | 2007-10-25 | Freescale Semiconductor, Inc. | Electronic device including a semiconductor layer and a sidewall spacer and a process of forming the same |
| US7670895B2 (en) | 2006-04-24 | 2010-03-02 | Freescale Semiconductor, Inc | Process of forming an electronic device including a semiconductor layer and another layer adjacent to an opening within the semiconductor layer |
| US7875758B2 (en) | 2007-01-08 | 2011-01-25 | L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes George Claude | Systems and methods for the separation of propylene and propane |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63185041A (ja) * | 1987-01-27 | 1988-07-30 | Mitsubishi Electric Corp | 半導体装置 |
| JPH05259270A (ja) * | 1992-01-17 | 1993-10-08 | Mitsubishi Electric Corp | 素子分離のための半導体装置およびその製造方法 |
| US5859466A (en) * | 1995-06-07 | 1999-01-12 | Nippon Steel Semiconductor Corporation | Semiconductor device having a field-shield device isolation structure and method for making thereof |
| JP2001148418A (ja) * | 1999-11-19 | 2001-05-29 | Mitsubishi Electric Corp | 半導体装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR920004368B1 (ko) * | 1989-09-04 | 1992-06-04 | 재단법인 한국전자통신연구소 | 분리병합형 홈의 구조를 갖는 d램셀과 그 제조방법 |
| JPH10256394A (ja) | 1997-03-12 | 1998-09-25 | Internatl Business Mach Corp <Ibm> | 半導体構造体およびデバイス |
| TW388877B (en) | 1997-04-23 | 2000-05-01 | Toshiba Corp | Semiconductor device and its manufacturing process |
| US6103592A (en) | 1997-05-01 | 2000-08-15 | International Business Machines Corp. | Manufacturing self-aligned polysilicon fet devices isolated with maskless shallow trench isolation and gate conductor fill technology with active devices and dummy doped regions formed in mesas |
| US6080638A (en) | 1999-02-05 | 2000-06-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Formation of thin spacer at corner of shallow trench isolation (STI) |
-
2002
- 2002-04-23 KR KR10-2002-0022120A patent/KR100474591B1/ko not_active IP Right Cessation
- 2002-12-27 US US10/330,617 patent/US6693018B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63185041A (ja) * | 1987-01-27 | 1988-07-30 | Mitsubishi Electric Corp | 半導体装置 |
| JPH05259270A (ja) * | 1992-01-17 | 1993-10-08 | Mitsubishi Electric Corp | 素子分離のための半導体装置およびその製造方法 |
| US5859466A (en) * | 1995-06-07 | 1999-01-12 | Nippon Steel Semiconductor Corporation | Semiconductor device having a field-shield device isolation structure and method for making thereof |
| JP2001148418A (ja) * | 1999-11-19 | 2001-05-29 | Mitsubishi Electric Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6693018B2 (en) | 2004-02-17 |
| US20030199136A1 (en) | 2003-10-23 |
| KR20030083444A (ko) | 2003-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100437856B1 (ko) | 모스 트랜지스터 및 이를 포함하는 반도체 장치의 형성방법. | |
| US9978860B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| KR100282452B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| US7973344B2 (en) | Double gate JFET with reduced area consumption and fabrication method therefor | |
| US20110121386A1 (en) | Trench MOSFET with trenched floating gates as termination | |
| KR20060120488A (ko) | 트렌치 구조들을 가진 반도체 장치 및 이의 제조방법 | |
| KR100403525B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US8067799B2 (en) | Semiconductor device having recess channel structure and method for manufacturing the same | |
| CN112825327A (zh) | 半导体结构及其形成方法 | |
| KR100474591B1 (ko) | 트렌치 분리 구조를 가지는 디램 셀 트랜지스터의 제조 방법 | |
| US6887760B2 (en) | Fabrication process of a trench gate power MOS transistor with scaled channel | |
| KR20030023718A (ko) | 종형 전력 트랜지스터 트렌치 게이트 반도체 디바이스제조 방법 | |
| US20050164458A1 (en) | Lightly doped drain MOS transistor | |
| KR20040059957A (ko) | Ｍｏｓ트랜지스터 제조방법 | |
| KR20050018187A (ko) | 리세스된 게이트를 갖는 모스 트렌지스터 및 그의 제조방법 | |
| US6977203B2 (en) | Method of forming narrow trenches in semiconductor substrates | |
| US8264017B2 (en) | Junction field effect transistor having a double gate structure | |
| JP3189817B2 (ja) | 半導体装置の製造方法 | |
| KR101097469B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR101803978B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100626908B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR100833594B1 (ko) | 모스펫 소자 및 그 제조방법 | |
| KR100876833B1 (ko) | 반도체 소자 및 그의 형성 방법 | |
| KR100636934B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100528447B1 (ko) | 리프레시 특성을 개선시킨 반도체소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120126 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |