CN109786377A - 功率晶体管及其制造方法 - Google Patents
功率晶体管及其制造方法 Download PDFInfo
- Publication number
- CN109786377A CN109786377A CN201810087614.6A CN201810087614A CN109786377A CN 109786377 A CN109786377 A CN 109786377A CN 201810087614 A CN201810087614 A CN 201810087614A CN 109786377 A CN109786377 A CN 109786377A
- Authority
- CN
- China
- Prior art keywords
- layer
- insulating layer
- groove
- conductor layer
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000004020 conductor Substances 0.000 claims abstract description 121
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 238000009413 insulation Methods 0.000 claims description 28
- 238000000034 method Methods 0.000 description 47
- 239000000463 material Substances 0.000 description 15
- 230000003071 parasitic effect Effects 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000003701 mechanical milling Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明提供一种功率晶体管及其制造方法，所述晶体管包括衬底、外延层、第一至第三导体层以及第一至第三绝缘层。衬底具有有源区以及终端区。外延层配置于衬底上，且外延层中具有分别位于有源区以及终端区的第一沟槽以及第二沟槽。第一导体层配置在所述第一沟槽中。第二导体层配置在所述第二沟槽中。第三导体层配置于第一沟槽中且位于第一导体层上。第一绝缘层配置于第一导体层与外延层之间。第二绝缘层配置于第二导体层与外延层之间。第三绝缘层配置于第一导体层与第三导体层之间。此外，第一导体层的顶面低于第二导体层的顶面。
Description
技术领域
本发明涉及一种晶体管及其制造方法，尤其涉及一种功率晶体管及其制造方法。
背景技术
功率开关晶体管在电源管理领域已广泛使用，理想的功率开关必须具有低寄生电容(parasitic capacitance)的特性，以确保功率开关晶体管的反应速度以提供良好的功率转换效率。
在现有的功率开关晶体管结构中，沟槽电极结构包含在上部的栅电极(gate)与在下部的源电极(source)。在栅电极底面的两侧具有齿状凸出，会缩短栅极与漏极(drain)之间的距离，导致栅极与漏极间的寄生电容(Qgd)增加，进而影响功率开关晶体管的切换速度。现有工艺可通过控制源电极的蚀刻高度以消除栅电极底面两侧的齿状凸出结构，但源电极的蚀刻很难精确控制，导致工艺成本增加且质量不稳定。
因此，如何不增加工艺成本，且能稳定制造低栅极-漏极间寄生电容的功率开关晶体管，为业界亟欲改善的问题。
发明内容
本发明提供一种功率晶体管及其制造方法，可利用现有的工艺提供质量稳定的低寄生电容的功率晶体管。
本发明提供一种功率晶体管，其包括衬底、外延层、第一至第三导体层以及第一至第三绝缘层。衬底具有有源区以及终端区。外延层配置于衬底上，且外延层中具有分別位于有源区以及终端区的第一沟槽以及第二沟槽。第一导体层配置于第一沟槽中。第二导体层配置于第二沟槽中。第三导体层配置于第一沟槽中且位于第一导体层上。第一绝缘层配置于第一导体层与外延层之间。第二绝缘层配置于第二导体层与外延层之间。第三绝缘层配置于第一导体层与第三导体层之间。此外，第一导体层的頂面低于第二导体层的頂面。
在本发明的一实施例中，上述第三绝缘层的宽度同于第一导体层的宽度。
在本发明的一实施例中，上述第三绝缘层与第一绝缘层接触。
在本发明的一实施例中，上述功率晶体管还包括绝缘部，其配置于第三绝缘层与第三导体层之间。
在本发明的一实施例中，上述绝缘部的致密度小于第三绝缘层的致密度。
在本发明的一实施例中，上述第三导体层的宽度大于第一导体层的宽度。
本发明提供一种功率晶体管，其包括衬底、外延层、第一电极、第二电极、第一绝缘层以及栅间绝缘层。外延层配置于衬底上，外延层中具有第一沟槽。第一电极配置于第一沟槽中。第二电极配置于第一沟槽中且位于第一电极上。第一绝缘层配置于第一电极与外延层之间。栅间绝缘层配置于第一电极与第二电极之间且与第一绝缘层接触。此外，第一绝缘层的致密度实质上相同于栅间绝缘层的致密度。
在本发明的一实施例中，上述第一绝缘层的顶面实质上齐平于栅间绝缘层的顶面。
本发明又提供一种功率晶体管的制造方法，其包括以下操作。提供衬底，所述衬底具有有源区以及终端区。在有源区以及终端区的衬底上形成外延层。分别于有源区以及终端区的外延层中形成第一沟槽以及第二沟槽。在第一沟槽的表面上形成第一绝缘层以及于第二沟槽的表面上形成第二绝缘层。在第一沟槽中的第一绝缘层上形成第一导体层以及于第二沟槽中的第二绝缘层上形成第二导体层，第一导体层的顶面低于第二导体层的顶面。在第一导体层上形成第三绝缘层以及在第二导体层上形成第四绝缘层。在第三绝缘层上形成绝缘部。移除至少部分所述绝缘部以及部分所述第一绝缘层，以在有源区的外延层中形成开口。在开口中形成第三导体层。
基于上述，本发明的制造方法简单、工艺裕度宽，且可利用现有的工艺轻易地制作出低栅极-漏极间寄生电容的功率晶体管。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A至1I为依据本发明一实施例所示出的一种功率晶体管的制造方法的剖面示意图；
图2为依据本发明另一实施例所示出的一种功率晶体管的剖面示意图。
附图标号说明
1、2：功率晶体管；
10：有源区；
20：终端区；
100：衬底；
102：外延层；
104：第一沟槽；
106：第二沟槽；
108a、108a'、108c：第一绝缘层；
108b、108b’：第二绝缘层；
110a、110a’：第一导体层；
110b：第二导体层；
115、117：光致抗蚀剂层；
116a：第三绝缘层；
116b：第四绝缘层；
118：绝缘层；
118a、118b：绝缘部；
119：开口；
120：介电层；
122：第三导体层；
124：主体层；
126：掺杂区；
128：介电层；
130：第一接触栓；
132：第二接触栓。
具体实施方式
图1A至1I为依据本发明一实施例所示出的一种功率晶体管的制造方法的剖面示意图。
请参照图1A，提供衬底100。在一实施例中，衬底100为具有第一导电型的半导体衬底，例如是N型重掺杂的硅衬底。此外，衬底100具有有源区10以及终端区20。
接着，在有源区10以及终端区20的衬底100上形成外延层102。在一实施例中，外延层102为具有第一导电型的外延层，例如是N型轻掺杂的外延层，且其形成方法包括进行选择性外延生长(selective epitaxy growth，SEG)工艺。
然后，分别在有源区10以及终端区20的外延层102中形成第一沟槽104以及第二沟槽106。在一实施例中，形成第一沟槽104以及第二沟槽106的方法包括在衬底100上形成掩模层；以掩模层为掩模，进行蚀刻工艺；以及移除掩模层。
请参照图1B，在第一沟槽104的表面上顺应性地形成第一绝缘层108a以及在第二沟槽106的表面上顺应性形成第二绝缘层108b。在一实施例中，第一绝缘层108a以及第二绝缘层108b的材料包括氧化硅，且其形成方法包括进行热氧化法或化学气相沉积工艺。
接着，请同时参照图1B至图1D，在第一沟槽104中的第一绝缘层108a上形成第一导体层110a’以及在第二沟槽106中的第二绝缘层108b上形成第二导体层110b，第一导体层110a’的顶面低于第二导体层110b的顶面。
在一实施例中，形成第一导体层110a’以及第二导体层110b的方法包括以下操作。首先，如图1B所示，在外延层102上形成导体材料层110，所述导体材料层110填满第一沟槽104以及第二沟槽106。导体材料层110的材料包括掺杂多晶硅，且其形成方法包括进行化学气相沉积工艺。
然后，如图1C所示，对导体材料层110进行回蚀刻工艺，以在第一沟槽104中形成第一导体层110a以及在第二沟槽106中形成第二导体层110b。在一实施例中，第一导体层110a的顶面与第二导体层110b的顶面大致上齐平。在一实施例中，第一导体层110a、第二导体层110b的顶面低于第一绝缘层108a、第二绝缘层108b的顶面。
之后，如图1D所示，在终端区20的外延层102上形成光致抗蚀剂层115。在一实施例中，光致抗蚀剂层115覆盖整个终端区20。接下来，以光致抗蚀剂层115为掩模，移除有源区10的部分第一导体层110a，使得剩余的第一导体层110a形成第一导体层110a’，且第一导体层110a’的顶面低于第二导体层110b的顶面。继之，移除光致抗蚀剂层115。
请参照图1E，在第一导体层110a’上形成第三绝缘层116a以及在第二导体层110b上形成第四绝缘层116b。在一实施例中，第三绝缘层116a以及第四绝缘层116b的材料包括氧化硅，且其形成方法包括进行热氧化法。在一实施例中，第三绝缘层116a的顶面低于第四绝缘层116b的顶面。更具体地说，第三绝缘层116a未填满第一沟槽104，而第四绝缘层116b填满第二沟槽106。
接着，请同时参照图1E以及图1F，在第三绝缘层116a上形成绝缘部118a。在一实施例中，形成绝缘部118a的方法包括以下操作。首先，如图1E所示，进行化学气相沉积工艺，以在有源区10以及终端区20的衬底100上形成绝缘层118。
然后，如图1F所示，对绝缘层118进行回蚀刻工艺。在一实施例中，所述回蚀刻工艺移除掉终端区20的全部绝缘层118以及有源区10的部分绝缘层118，使得有源区10中剩余的绝缘层118形成绝缘部118a。在一实施例中，绝缘部118a填满第一沟槽104。在一实施例中，所述回蚀刻工艺也会同时移除掉有源区10的部分第一绝缘层108a以及终端区20的部分第二绝缘层108b，使得剩余的第一绝缘层108a形成第一绝缘层108a’，且剩余的第二绝缘层108b形成第二绝缘层108b’。在一实施例中，第一绝缘层108a’的位于第一沟槽104外的水平部分的厚度小于第一绝缘层108a’的位于第一沟槽104内的碗状部分的厚度。类似地，第二绝缘层108b’的位于第二沟槽106外的水平部分的厚度小于第二绝缘层108b’的位于第二沟槽106内的碗状部分的厚度。
请参照图1G，移除至少部分绝缘部118a以及部分第一绝缘层108a’，以在有源区10的外延层102中形成开口119。
在一实施例中，如图1G所示，在终端区20的外延层102上形成光致抗蚀剂层117。在一实施例中，光致抗蚀剂层117覆盖整个终端区20。之后，以光致抗蚀剂层117为掩模，进行回蚀刻工艺，以移除有源区10的全部绝缘部118a以及部分第一绝缘层108a’，进而在有源区10的外延层102中形成开口119，且剩余的第一绝缘层108a’形成第一绝缘层108c。更具体地说，所述回蚀刻工艺进行至完全移除绝缘部118a为止。在一实施例中，开口119的底部裸露出第三绝缘层116a、第一绝缘层108c的顶面，开口119的侧壁裸露出外延层102。继之，移除光致抗蚀剂层117。
请参照图1H，在开口119中形成介电层120以及第三导体层122。在一实施例中，介电层120形成于第三导体层122与外延层102之间。在一实施例中，介电层120的材料包括氧化硅，且其形成方法包括进行热氧化法。
接着，在外延层102上形成导体材料层，所述导体材料层填满开口119。导体材料层的材料包括掺杂多晶硅，且其形成方法包括进行化学气相沉积工艺。然后，对导体材料层进行回蚀刻工艺或化学机械研磨工艺，以在开口119中形成第三导体层122。
之后，在有源区10以及终端区20的外延层102中形成主体层124。在一实施例中，主体层124为具有第二导电型的主体层，例如是P型主体层，且其形成方法包括进行离子植入工艺。
继之，在主体层124中形成掺杂区126。在一实施例中，掺杂区126为具有第一导电型的掺杂区122，例如是N型重掺杂区，且其形成方法包括进行离子植入工艺。
然后，在有源区10以及终端区20的外延层102上形成介电层128。在一实施例中，介电层128的材料包括氧化硅、硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)、氟硅玻璃(FSG)或未掺杂硅玻璃(USG)，且其形成方法包括进行化学气相沉积工艺。
接着，形成第一接触栓130以及第二接触栓132，第一接触栓130与掺杂区126电性连接，且第二接触栓132与第二导体层110b电性连接。在一实施例中，在有源区10中形成贯穿介电层128及掺杂区126的一开口，且于终端区20中形成贯穿介电层128及第四绝缘层116b的另一开口。形成上述开口的方法包括进行微影蚀刻工艺。后，在上述开口中填入导体层以构成第一接触栓130以及第二接触栓132。导体层的材料包括金属，例如铝，且其形成方法包括进行化学气相沉积工艺。至此，完成本发明的功率晶体管1的制作。
在上述实施例中，图1G的回蚀刻工艺进行至完全移除有源区10的绝缘部118a为止，但仅仅作为说明用，并不用以限定本发明。在另一实施例中，图1G的回蚀刻工艺并未完全移除掉有源区10的绝缘部118a，而是留下部分绝缘部118a。更具体地说，剩余的绝缘部118a形成绝缘部118b，且绝缘部118b的顶表面与第一绝缘层108c顶表面大致上齐平，如图2所示。之后，进行如图1H与图1I的操作，完成本发明的功率晶体管2的制作。
在以上的实施例中，是以第一导电型为N型，第二导电型为P型为例来说明，但本发明并不以此为限。本领域技术人员应了解，第一导电型也可以为P型，而第二导电型为N型。
以下，将参照图1I与图2来说明本发明的功率晶体管的结构。请参照图1I以及图2，功率晶体管1/2包括衬底100、外延层102、第一导体层110a’、第二导体层110b、第三导体层122、第一绝缘层108c、第二绝缘层108b’以及第三绝缘层116a。
衬底100具有有源区10以及终端区20。外延层102配置于衬底100上，且外延层102中具有分别位于有源区10以及终端区20的第一沟槽104以及第二沟槽106。第一导体层110a’配置于第一沟槽104中。第二导体层110b配置于第二沟槽106中。第三导体层122配置于第一沟槽104中且位于第一导体层110a’上。第一绝缘层108c配置于第一导体层110a’与外延层102之间。第二绝缘层108b’配置于第二导体层110b与外延层102之间。第三绝缘层116a配置于第一导体层110a’与第三导体层122之间。此外，第一导体层110a’的顶面低于第二导体层110b的顶面。在一实施例中，第三导体层122的宽度大于第一导体层110a’的宽度。
在一实施例中，第三绝缘层116a的宽度同于第一导体层110a’的宽度。在一实施例中，第三绝缘层116a与第一绝缘层108c接触。在一实施例中，第三绝缘层116a的顶面与第一绝缘层108c的顶面大致上齐平，如图1I所示。在另一实施例中，第三绝缘层116a的顶面低于第一绝缘层108c的顶面，如图2所示。
在一实施例中，第三导体层122与第三绝缘层116a接触，如图1I所示。在另一实施例中，第三导体层122未与第三绝缘层116a接触，如图2所示。更具体地说，功率晶体管2还包括绝缘部118b，其配置于第三绝缘层116a与第三导体层122之间。在一实施例中，绝缘部118b的致密度小于第三绝缘层116a的致密度。更具体地说，绝缘部118b是由化学气相沉积法所形成，结构较松散，空气含量较高；而第三绝缘层116a是由热氧化法所形成，结构较紧密，空气含量较低。
在一实施例中，功率晶体管1/2还包括介电层120、主体层124以及掺杂区126。介电层120配置于第三导体层122与外延层102之间。主体层124配置于有源区10以及终端区20的外延层102中，且环绕第一沟槽104以及第二沟槽106。在一实施例中，主体层124的底面低于第三绝缘层116a的顶面。掺杂区126配置于有源区10以及终端区20的主体层124中，且环绕第一沟槽104以及第二沟槽106的上部。
在一实施例中，功率晶体管1/2还包括介电层128、第一接触栓130以及第二接触栓132。介电层128配置于有源区10以及终端区20的外延层102上。第一接触栓130穿过介电层128并与掺杂区126电性连接。第二接触栓132穿过介电层128并与第二导体层110b电性连接。
在本发明的功率晶体管1/2中，第三导体层122作为栅极，介电层120作为栅介电层，第一导体层110a’作为遮蔽电极，衬底100作为漏极，且掺杂区126作为源极。
在一实施例中，第三绝缘层116a以及部分第一绝缘层108c共同作为栅极(例如，第三导体层122)与遮蔽栅极(例如，第一导体层110a’)之间的栅间绝缘层，如图1I所示。
在另一实施例中，绝缘部118b、第三绝缘层116a以及部分第一绝缘层108c共同作为栅极(例如，第三导体层122)与遮蔽栅极(例如，第一导体层110a’)之间的栅间绝缘层，如图2所示。
本发明另提供一种功率晶体管1，其包括衬底100、外延层102、第一电极(例如，第一导体层110a’)、第二电极(例如，第三导体层122)、第一绝缘层108c以及栅间绝缘层(例如，第三绝缘层116a)。
外延层102配置于衬底100上，所述外延层102中具有第一沟槽104。第一电极(例如，第一导体层110a’)配置于第一沟槽104中。第二电极(例如，第三导体层122)配置于第一沟槽104中且位于第一电极上。第一绝缘层108c配置于第一电极与外延层102之间。栅间绝缘层(例如，第三绝缘层116a)配置于第一电极与第二电极之间且与第一绝缘层108c接触。此外，第一绝缘层108c的致密度实质上相同于栅间绝缘层的致密度。在一实施例中，第一绝缘层108c与栅间绝缘层(例如，第三绝缘层116a)均是由热氧化法所形成，故具有大致相同的致密度与空气含量。
在一实施例中，第一沟槽104具有实质上垂直的侧壁。在另一实施例中，第一沟槽104具有倾斜的侧壁。本发明的第一沟槽104的侧壁大致上平整，不会有现有沟槽侧壁的凹凸不平现象。在一实施例中，第一绝缘层108c的顶面实质上齐平于栅间绝缘层(例如，第三绝缘层116a)的顶面。
特别要说明的是，现有栅极的底面边角常会向下凹陷而导致该处的栅间绝缘层的厚度变薄，进而增加栅极-漏极间寄生电容(Qgd)而造成元件效能下降。然而，本发明的结构不会有此问题。更具体地说，依照本发明的方法所形成的栅间绝缘层具有大致平坦的顶面，故后续形成于其上的栅极(例如，第三导体层122)也具有大致平坦的底面，而无现有栅极的底面边角向下凹陷的现象。因此，本发明的栅间绝缘层可有效拉开栅极与漏极的距离，减少栅极-漏极间寄生电容(Qgd)，进而大幅提升元件的效能。
基于上述，本发明的制造方法简单、工艺裕度宽，且可利用现有的工艺轻易地制作出低栅极-漏极间寄生电容的功率晶体管，有效提升产品竞争力。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定者为准。
Claims (9)
1.一种功率晶体管，其特征在于，包括：
衬底，具有有源区以及终端区；
外延层，配置在所述衬底上，所述外延层中具有分别位在所述有源区以及所述终端区的第一沟槽以及第二沟槽；
第一导体层，配置在所述第一沟槽中；
第二导体层，配置在所述第二沟槽中；
第三导体层，配置在所述第一沟槽中且位在所述第一导体层上；
第一绝缘层，配置在所述第一导体层与所述外延层之间；
第二绝缘层，配置在所述第二导体层与所述外延层之间；以及
第三绝缘层，配置在所述第一导体层与所述第三导体层之间，
其中所述第一导体层的顶面低于所述第二导体层的顶面。
2.根据权利要求1所述的功率晶体管，其特征在于，所述第三绝缘层的宽度同于所述第一导体层的宽度。
3.根据权利要求1所述的功率晶体管，其特征在于，所述第三绝缘层与所述第一绝缘层接触。
4.根据权利要求1所述的功率晶体管，其特征在于，还包括绝缘部，其配置在所述第三绝缘层与所述第三导体层之间。
5.根据权利要求4所述的功率晶体管，其特征在于，所述绝缘部的致密度小于所述第三绝缘层的致密度。
6.根据权利要求1所述的功率晶体管，其特征在于，所述第三导体层的宽度大于所述第一导体层的宽度。
7.一种功率晶体管，其特征在于，包括：
衬底；
外延层，配置在所述衬底上，所述外延层中具有第一沟槽；
第一电极，配置在所述第一沟槽中；
第二电极，配置在所述第一沟槽中且位在所述第一电极上；
第一绝缘层，配置在所述第一电极与所述外延层之间；以及
栅间绝缘层，配置在所述第一电极与所述第二电极之间且与所述第一绝缘层接触，
其中所述第一绝缘层的致密度实质上相同于所述栅间绝缘层的致密度。
8.根据权利要求7所述的功率晶体管，其特征在于，所述第一绝缘层的顶面实质上齐平于所述栅间绝缘层的顶面。
9.一种功率晶体管的制造方法，其特征在于，包括：
提供衬底，所述衬底具有有源区以及终端区；
在所述有源区以及所述终端区的所述衬底上形成外延层；
分别在所述有源区以及所述终端区的所述外延层中形成第一沟槽以及第二沟槽；
在所述第一沟槽的表面上形成第一绝缘层以及在所述第二沟槽的表面上形成第二绝缘层；
在所述第一沟槽中的所述第一绝缘层上形成第一导体层以及在所述第二沟槽中的所述第二绝缘层上形成第二导体层，其中所述第一导体层的顶面低于所述第二导体层的顶面；
在所述第一导体层上形成第三绝缘层以及在所述第二导体层上形成第四绝缘层；
在所述第三绝缘层上形成绝缘部；
移除至少部分所述绝缘部以及部分所述第一绝缘层，以在所述有源区的所述外延层中形成开口；以及
在所述开口中形成第三导体层。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW106139383A TWI737855B (zh) | 2017-11-15 | 2017-11-15 | 功率電晶體及其製造方法 |
| TW106139383 | 2017-11-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109786377A true CN109786377A (zh) | 2019-05-21 |
| CN109786377B CN109786377B (zh) | 2023-05-16 |
Family
ID=66495972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810087614.6A Active CN109786377B (zh) | 2017-11-15 | 2018-01-30 | 功率晶体管及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN109786377B (zh) |
| TW (1) | TWI737855B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070099368A1 (en) * | 2005-11-03 | 2007-05-03 | Ahn Ho K | Field effect transistor and method for manufacturing the same |
| JP2007251194A (ja) * | 2007-05-14 | 2007-09-27 | Toshiba Corp | 半導体装置およびその製造方法 |
| US20080199997A1 (en) * | 2003-05-20 | 2008-08-21 | Grebs Thomas E | Methods of Forming Inter-poly Dielectric (IPD) Layers in Power Semiconductor Devices |
| CN101847657A (zh) * | 2009-03-23 | 2010-09-29 | 尼克森微电子股份有限公司 | 功率金氧半导体场效晶体管及其制造方法 |
| JP2012109580A (ja) * | 2003-12-30 | 2012-06-07 | Fairchild Semiconductor Corp | パワー半導体デバイスおよびその製造方法 |
| US20160190264A1 (en) * | 2014-12-31 | 2016-06-30 | Super Group Semiconductor Co., Ltd. | Trench power mosfet and manufacturing method thereof |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI615889B (zh) * | 2016-05-18 | 2018-02-21 | 杰力科技股份有限公司 | 功率金氧半導體場效電晶體的製造方法 |
| TWI577010B (zh) * | 2016-05-18 | 2017-04-01 | 杰力科技股份有限公司 | 功率金氧半導體場效電晶體 |
-
2017
- 2017-11-15 TW TW106139383A patent/TWI737855B/zh active
-
2018
- 2018-01-30 CN CN201810087614.6A patent/CN109786377B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080199997A1 (en) * | 2003-05-20 | 2008-08-21 | Grebs Thomas E | Methods of Forming Inter-poly Dielectric (IPD) Layers in Power Semiconductor Devices |
| JP2012109580A (ja) * | 2003-12-30 | 2012-06-07 | Fairchild Semiconductor Corp | パワー半導体デバイスおよびその製造方法 |
| US20070099368A1 (en) * | 2005-11-03 | 2007-05-03 | Ahn Ho K | Field effect transistor and method for manufacturing the same |
| JP2007251194A (ja) * | 2007-05-14 | 2007-09-27 | Toshiba Corp | 半導体装置およびその製造方法 |
| CN101847657A (zh) * | 2009-03-23 | 2010-09-29 | 尼克森微电子股份有限公司 | 功率金氧半导体场效晶体管及其制造方法 |
| US20160190264A1 (en) * | 2014-12-31 | 2016-06-30 | Super Group Semiconductor Co., Ltd. | Trench power mosfet and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201924049A (zh) | 2019-06-16 |
| CN109786377B (zh) | 2023-05-16 |
| TWI737855B (zh) | 2021-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI446416B (zh) | 具有單遮罩預定閘極溝槽和接點溝槽的高密度溝槽金氧半場效電晶體 | |
| CN103545216B (zh) | 沟槽式栅极金氧半场效晶体管的制造方法 | |
| US20110121386A1 (en) | Trench MOSFET with trenched floating gates as termination | |
| JP2007528598A (ja) | トレンチ・ゲート・トランジスタ及びその製造 | |
| CN112864018B (zh) | 沟槽型场效应晶体管结构及其制备方法 | |
| TWI405270B (zh) | 低閘極電荷的溝槽式功率半導體之製造方法及其結構 | |
| CN111276394B (zh) | 一种分离栅mosfet的制作方法 | |
| US20080211015A1 (en) | Method of manufacturing a semiconductor power device | |
| TW201503366A (zh) | 溝渠式功率半導體元件及其製作方法 | |
| CN108649072B (zh) | 一种低导通电阻的沟槽mosfet器件及其制造方法 | |
| US20070063272A1 (en) | Semiconductor power device with insulated gate formed in a trench, and manufacturing process thereof | |
| US20100127324A1 (en) | Trench MOSFET with terrace gate and self-aligned source trench contact | |
| US20240047573A1 (en) | Transistor device having a field plate | |
| CN111415868B (zh) | 一种分离栅mosfet的制作方法 | |
| CN109887840A (zh) | 沟槽式栅极金氧半场效晶体管的制造方法 | |
| CN113889523A (zh) | 基于立体栅场板结构的半导体器件及其制作方法 | |
| KR20110018510A (ko) | 반도체 소자 및 그 제조 방법 | |
| CN109786377A (zh) | 功率晶体管及其制造方法 | |
| US20110084332A1 (en) | Trench termination structure | |
| CN114023811A (zh) | 屏蔽栅沟槽型mosfet器件及其制作方法 | |
| CN109887999A (zh) | 沟槽式栅极金氧半场效晶体管及其制造方法 | |
| TWI775695B (zh) | 溝槽式電晶體及其製造方法 | |
| CN110875396B (zh) | 沟槽式栅极金氧半场效晶体管及其制造方法 | |
| CN107658341B (zh) | 一种沟槽型功率mosfet及其制备方法 | |
| CN107731933A (zh) | 一种沟槽终端肖特基器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20190730 Address after: Taiwan Hsinchu County China jhubei City, Taiwan 5 yuan a Street No. 9 Building 1 Applicant after: Upi Semiconductor Corp. Address before: 6/F, 9 Taiyuan First Street, Zhubei City, Hsinchu County, Taiwan, China Applicant before: UBIQ Semiconductor Corp. |
|
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |