CN101847657A - 功率金氧半导体场效晶体管及其制造方法 - Google Patents
功率金氧半导体场效晶体管及其制造方法 Download PDFInfo
- Publication number
- CN101847657A CN101847657A CN200910127787A CN200910127787A CN101847657A CN 101847657 A CN101847657 A CN 101847657A CN 200910127787 A CN200910127787 A CN 200910127787A CN 200910127787 A CN200910127787 A CN 200910127787A CN 101847657 A CN101847657 A CN 101847657A
- Authority
- CN
- China
- Prior art keywords
- ditches
- irrigation canals
- insulating barrier
- oxide
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种功率金氧半导体场效晶体管,其包括具有第一导电型的基底、具有第一导电型的外延层、具有第二导电型的本体层、第一绝缘层、第二绝缘层、第一导体层及具有第一导电型的二源极区。外延层配置在基底上。本体层配置在外延层中。本体层具有第一沟渠,外延层具有第二沟渠并配置于第一沟渠的部分底部下方,且第二沟渠的宽度小于第一沟渠的宽度。第一绝缘层至少配置于第二沟渠中。第一导体层配置于第一沟渠中。第二绝缘层至少配置于第一沟渠的侧壁与第一导体层之间。源极区分别配置于第一沟渠的两侧的本体层中。
Description
技术领域
本发明是有关于一种半导体元件及其制造方法,且特别是有关于一种功率金氧半导体场效晶体管(power metal-oxide-semiconductor field effect transistor;power MOSFET)及其制造方法。
背景技术
功率金氧半导体场效晶体管被广泛地应用在切换(switch)元件上,例如是电源供应器、整流器或低压马达控制器等等。一般而言,功率金氧半导体场效晶体管多采取垂直结构的设计,以提升元件密度。其利用晶片的背面作为漏极,而在晶片的正面制作多个晶体管的源极与闸极。由于多个晶体管的漏极是并联在一起的,因此其所耐受的电流大小可以相当大。
功率金氧半导体场效晶体管的工作损失可分成切换损失(switching loss)及导通损失(conducting loss)两大类,其中,因输入电容Ciss所造成的切换损失会因操作频率的提高而增加。输入电容Ciss包括闸极对源极的电容Cgs以与闸极对漏极的电容Cgd。降低闸极对漏极的电容Cgd就可以有效地降低切换损失,同时有助于在未钳位电感性开关(unclamped inductive load switching;UIS)的情况下提升雪崩能量(avalanche energy)。
因此,如何制作出具有低的闸极对漏极的电容Cgd的功率金氧半导体场效晶体管,已成为业者亟为重视的议题之一。
发明内容
本发明提出一种功率金氧半导体场效晶体管,具有低的闸极对漏极的电容Cgd,可以有效地降低切换损失,同时在未钳位电感性开关的情况下提升雪崩能量。
本发明另提出一种功率金氧半导体场效晶体管的制造方法,利用双沟渠及自对准制程,可以增加闸极下方的绝缘层的厚度,降低闸极对漏极的电容Cgd。
本发明提出一种功率金氧半导体场效晶体管,其包括具有第一导电型的基底、具有第一导电型的外延层、具有第二导电型的本体层、第一绝缘层、第二绝缘层、第一导体层及具有第一导电型的二源极区。外延层配置在基底上。本体层配置在外延层中。本体层具有第一沟渠,外延层具有第二沟渠,配置于第一沟渠的部分底部下方,且第二沟渠的宽度小于第一沟渠的宽度。第一绝缘层至少配置于第二沟渠中。第一导体层配置于第一沟渠中。第二绝缘层至少配置于第一沟渠的侧壁与第一导体层之间。源极区分别配置于第一沟渠的两侧的本体层中。
在本发明的一实施例中,上述的功率金氧半导体场效晶体管更包括具有第一导电型的二重掺杂区,配置于第一沟渠底部以及第二沟渠的两侧的具有第一导电型的外延层中。
在本发明的一实施例中,上述的第二沟渠的侧壁与第一沟渠的底部的夹角大于或约等于90度。
在本发明的一实施例中,上述的第一导电型为N型,第二导电型为P型;或第一导电型为P型,第二导电型为N型。
在本发明的一实施例中,上述的第一沟渠的宽度为第二沟渠的宽度的2~3倍。
在本发明的一实施例中,上述的第一沟渠的深度大于0.8微米(um),第二沟渠的深度大于0.15um。
在本发明的一实施例中,上述的功率金氧半导体场效晶体管更包括介电层及第二导体层。介电层配置第一导体层及源极区上。第二导体层配置于介电层上,至少与一个源极区电性耦接。
在本发明的一实施例中,上述的部分第二绝缘层配置于第一导体层与外延层之间。
在本发明的一实施例中,上述的第一沟渠更延伸至本体层下方的外延层中。
本发明另提出一种功率金氧半导体场效晶体管的制造方法。首先,在具有第一导电型的基底上形成具有第一导电型的外延层。接着,在外延层中形成第一沟渠。然后,在第一沟渠的部分底部形成第二沟渠,其中第二沟渠的宽度小于第一沟渠的宽度。之后,形成第一绝缘层以至少填满第二沟渠。继之,至少在第一沟渠的侧壁上形成第二绝缘层。接着,在第一沟渠中形成第一导体层。然后,在第一沟渠周围的外延层中形成具有第二导电型的本体层。之后,在第一沟渠的两侧的本体层中形成具有第一导电型的二源极区。
在本发明的一实施例中,在形成第一沟渠的步骤之后以及形成第二沟渠的步骤之前,上述的功率金氧半导体场效晶体管的制造方法更包括在第一沟渠的底部形成具有第一导电型的重掺杂区。此外,上述的第二沟渠贯穿重掺杂区。
在本发明的一实施例中,在形成第二沟渠的步骤之后以及形成第二绝缘层的步骤之前,上述的功率金氧半导体场效晶体管的制造方法更包括在第二沟渠的两侧形成具有第一导电型的二重掺杂区。
在本发明的一实施例中,上述的第二沟渠的侧壁与第一沟渠的底部的夹角大于或约等于90度。
在本发明的一实施例中,上述的形成第二沟渠的方法包括以下步骤。首先,在第一沟渠的侧壁上形成间隙壁。接着,以间隙壁为罩幕,移除部分外延层,以在第一沟渠的部分底部形成第二沟渠。
在本发明的一实施例中,上述的形成第二沟渠的步骤之后,更包括移除间隙壁。
在本发明的一实施例中,上述的形成该间隙壁的方法包括在基底上顺应性地形成间隙壁材料层,然后进行非等向性蚀刻制程,以移除部分的间隙壁材料层。
在本发明的一实施例中,上述的形成第一绝缘层的方法包括以下步骤。首先,在基底上形成绝缘材料层,且绝缘材料层填满第一沟渠及第二沟渠。接着,进行回蚀刻制程,移除部分的绝缘材料层,以形成第一绝缘层。然后,移除间隙壁。此外,形成绝缘材料层的方法包括进行化学气相沉积制程或旋涂制程。
在本发明的一实施例中,上述的形成第一绝缘层的方法包括以下步骤。首先,在基底上形成绝缘材料层,且绝缘材料层填满第一沟渠及第二沟渠。接着,进行回蚀刻制程,移除间隙壁及部分的绝缘材料层,以形成第一绝缘层。此外,形成绝缘材料层的方法包括进行化学气相沉积制程或旋涂制程。
在本发明的一实施例中,上述的形成第一绝缘层的方法包括以下步骤。首先,在基底上形成绝缘材料层,且绝缘材料层填满第一沟渠及第二沟渠。接着,进行回蚀刻制程,移除部分的绝缘材料层,以形成第一绝缘层。此外,形成绝缘材料层的方法包括进行化学气相沉积制程或旋涂制程。
在本发明的一实施例中,上述的第一绝缘层以及第二绝缘层是以进行热氧化法同时形成的。
在本发明的一实施例中,上述的第一导电型为N型,第二导电型为P型;或第一导电型为P型,第二导电型为N型。
在本发明的一实施例中,上述的第一沟渠的宽度为第二沟渠的宽度的2~3倍。
在本发明的一实施例中,上述的第一沟渠的深度大于0.8微米(um),第二沟渠的深度大于0.15um。
在本发明的一实施例中,在形成源极区的步骤之后,上述的功率金氧半导体场效晶体管的制造方法更包括在第一导体层及源极区上形成介电层,以及在介电层上形成第二导体层,第二导体层至少与一个源极区电性耦接。
基于上述,由于本发明的功率金氧半导体场效晶体管在第一沟渠的底部具有向基底方向延伸的第二沟渠,因此位于第一沟渠中的第一导体层(即此功率金氧半导体场效晶体管的闸极)至第二沟渠底部之间的绝缘层厚度增加,可以有效地降低闸极对漏极的电容Cgd,进而降低切换损失。本发明的功率金氧半导体场效晶体管还可以在未钳位电感性开关的情况下提升雪崩能量。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合所附图式作详细说明如下。
附图说明
图1为依据本发明一实施例所绘示的一种功率金氧半导体场效晶体管的剖面示意图。
图1A至1D为依据本发明的实施例1所绘示的一种功率金氧半导体场效晶体管的制造方法的剖面示意图。
图2A至2D为依据本发明的实施例2所绘示的一种功率金氧半导体场效晶体管的制造方法的剖面示意图。
图3A至3C为依据本发明的实施例3所绘示的一种功率金氧半导体场效晶体管的制造方法的剖面示意图。
图4A至4B为依据本发明的实施例4所绘示的一种功率金氧半导体场效晶体管的制造方法的剖面示意图。
主要元件符号说明
100、200、300、400:功率金氧半导体场效晶体管
102:基底
103、107:沟渠
104:外延层
105:图案化罩幕层
106:本体层
108、110、113:绝缘层
109、111:间隙壁
112、120:导体层
114、116:源极区
118:介电层
122、123、124:重掺杂区
126、128、132:绝缘材料层
130:N型离子
具体实施方式
图1为依据本发明一实施例所绘示的一种功率金氧半导体场效晶体管的剖面示意图。
请参照图1,本发明的功率金氧半导体场效晶体管100包括具有第一导电型的基底102、具有第一导电型的外延层(epitaxial layer)104、具有第二导电型的本体层(body layer)106、绝缘层108、绝缘层110、导体层112、具有第一导电型的源极区114与116、介电层118、导体层120以及具有第一导电型的重掺杂区122与124。基底102例如是具有N型重掺杂(N+)的硅基底。此具有N型重掺杂的硅基底作为功率金氧半导体场效晶体管100的漏极。外延层104配置于基底102上。外延层104例如是具有N型轻掺杂(N-)的外延层。本体层106配置在外延层104中。本体层106例如是P型本体层。N+表示具有较高浓度的N型杂质;N-表示具有较低浓度的N型杂质。
本体层106中具有沟渠107。沟渠107的底部必须延伸到本体层106下方的具有第一导电型的外延层104中。外延层104中具有沟渠103,其配置于沟渠107的部分底部下方,且沟渠103的宽度小于沟渠107的宽度。举例来说,沟渠107的宽度例如是沟渠103的宽度的2~3倍左右,沟渠107的深度例如是大于0.8um左右,沟渠103的深度例如是大于0.15um左右。沟渠103的侧壁与沟渠107的底部的夹角θ可以大于或等于90度。图1为沟渠103的侧壁与沟渠107的底部的夹角θ大于90度的示意图,但本发明并不以此为限。
另外,绝缘层108至少配置于沟渠103中。绝缘层108的材料例如是氧化硅、氮化硅或介电常数为4以上的高介电常数材料。导体层112配置于沟渠107中。导体层112是作为此功率金氧半导体场效晶体管100的闸极。导体层112的材料例如是掺杂多晶硅,此外,也可以在掺杂多晶硅上制作金属硅化物以降低闸极电阻。绝缘层110至少配置于沟渠107的侧壁与导体层112之间,其中部份的绝缘层110也可以配置于导体层112与位于沟渠107底部的外延层104之间。绝缘层110的材料例如是氧化硅、氮化硅或介电常数为4以上的高介电常数材料。在一实施例中,绝缘层108及绝缘层110的材料相同。在另一实施例中,绝缘层108及绝缘层110的材料相异。源极区114与116分别配置于沟渠107的两侧的本体层106中。源极区114与116例如是具有N型重掺杂的掺杂区。介电层118配置在导体层112以及源极区114与116上。介电层118的材料例如是氧化硅、硼磷硅玻璃(borophosphosilicate glass;BPSG)、磷硅玻璃(phosphosilicate glass;PSG)、氟硅玻璃(fluorosilicate glass;FSG)或未掺杂的硅玻璃(undoped silicon glass;USG)。导体层120配置于介电层118上。导体层120至少与源极区114、116之一电性耦接。在本实施例中,导体层120同时与源极区114与116电性耦接。导体层120的材料例如是铝。在本实施例中,重掺杂区122与124配置于沟渠107底部以及沟渠103两侧的外延层104中。不过,在另一实施例中,由于热扩散的效果,重掺杂区122与124的范围会扩张至沟渠107的侧壁下缘。重掺杂区122与124例如是具有N型重掺杂的掺杂区。
由于本发明的功率金氧半导体场效晶体管100在沟渠107的底部具有向基底102方向延伸的沟渠103,使得位于沟渠107中的导体层112至沟渠103底部之间的绝缘层108厚度增加,因此可以有效地降低闸极对漏极的电容Cgd,进而降低切换损失,并在本未钳位电感性开关的情况下提升雪崩能量。
其次,重掺杂区122与124的存在可以改变本体层106深度分布。如图1所示,本体层106在邻近于沟渠107处,会因为重掺杂区122与124的存在,而限制其向下扩散的深度,因而可以避免本体层106覆盖第一沟渠107的底部而导致晶体管失效。在此同时,如图1所示,本体层106远离沟渠107处的深度可以大幅增加,而有助于防止雪崩电流贯穿外延层104与导体层112间的绝缘层。
以下,将列举多个实施例说明本发明的功率金氧半导体场效晶体管的制造方法。
实施例1
图1A至1D为依据本发明的实施例1所绘示的一种功率金氧半导体场效晶体管的制造方法的剖面示意图。
首先,请参照图1A,在作为漏极的具有第一导电型的基底102上依序形成具有第一导电型的外延层104及图案化罩幕层105。基底102例如是具有N型重掺杂的硅基底。外延层104例如是具有N型轻掺杂的外延层,且其形成方法包括进行選擇性外延生長(selective epitaxy growth;SEG)制程。图案化罩幕层105例如是由氧化硅层与氮化硅层所组成的堆叠层,且其形成方法包括进行化学气相沉积制程。接着,以图案化罩幕层105为罩幕,进行蚀刻制程,以在外延层104中形成沟渠107。沟渠107的深度例如是约大于0.8um。然后,进行离子植入制程,植入离子130于外延层104中,以在外延层104中形成具有第一导电型的重掺杂区123。此离子植入制程与前述蚀刻制程同样是以图案化罩幕层105为罩幕,因此,为一种自对准制程(self-aligned process),可以使得重掺杂区123准确地形成在沟渠107的底部。重掺杂区123例如是具有N型重掺杂的掺杂区。N型杂质例如是磷或是砷。
之后,请参照图1B,先在基底102上共形地或称顺应性地(conformally)形成间隙壁材料层(未绘示),再进行非等向性蚀刻制程,以移除部分的间隙壁材料层,在沟渠107的侧壁上形成间隙壁109。间隙壁材料层的材料例如是氮化硅,且其形成方法包括进行化学气相沉积制程。然后,以间隙壁109为罩幕,移除部分外延层104,以在沟渠107的部分底部形成沟渠103。在此步骤中,沟渠103是以间隙壁109为罩幕,直接形成于沟渠107底部的中央处,亦为一种自对准制程。此步骤同时利用沟渠103将重掺杂区123分隔开为重掺杂区122与124。沟渠103的宽度例如是沟渠107的宽度的1/2~1/3,深度例如是约大于0.15um。沟渠103的侧壁与沟渠107的底部的夹角θ可以大于或约等于90度。特别要注意的是,在制作沟渠103的步骤中,同时去除位于沟渠107正下方的部份重掺杂区123,因此,有助于避免操作过程中崩溃电流集中在沟渠103的下方。继之,在基底102上形成绝缘材料层126,且绝缘材料层126填满沟渠103及沟渠107。绝缘材料层126的材料例如是氧化硅、氮化硅或介电常数为4以上的高介电常数材料,且其形成方法包括进行化学气相沉积制程或是旋涂制程。
接着,请参照图1C,进行回蚀刻制程,移除部分的绝缘材料层126,以形成绝缘层108。绝缘层108至少填满沟渠103。之后,移除图案化罩幕层105及间隙壁109。然后,至少于沟渠107的侧壁上形成绝缘层110。绝缘层110的材料例如是氧化硅、氮化硅或介电常数为4以上的高介电常数材料。在本实施例中,绝缘层110是以化学气相沉积法形成于沟渠107的侧壁及底面上。在此步骤中,高温会使得重掺杂区122与124向其周围扩散而覆盖部分沟渠107的侧壁。
接着,请参照图1D,在沟渠107中形成导体层112。导体层112的材料例如是掺杂多晶硅,此外,亦可在掺杂多晶硅上制作金属硅化物以降低闸极电阻,且其形成方法包括进行化学气相沉积制程。然后,在沟渠107周缘的外延层104中形成具有第二导电型的本体层106,使沟渠107位于本体层106中。本体层106例如是P型本体层,且其形成方法包括进行离子植入制程与后续的驱入(drive-in)制程。特别要说明的是,由于N+掺杂区122与124配置于沟渠103的两侧的外延层104中,可使P型本体层106自对准于沟渠107的侧壁下缘,并可以防止P型本体层106扩散至覆盖沟渠107的底部而导致功率金氧半导体场效晶体管失效。也因此,P型本体层106的深度可以尽量增加,而无需顾虑沟渠107的底部被P型本体层106覆盖。
之后,请继续参照图1D,在沟渠107的两侧的本体层106中形成具有第一导电型的源极区114与116。源极区114与116例如是具有N型重掺杂的掺杂区,且其形成方法包括进行离子植入制程。继之,在导体层112以及源极区114与116上形成介电层118。介电层118的材料例如是氧化硅、硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)、氟硅玻璃(FSG)或未掺杂的硅玻璃(USG),且其形成方法包括进行化学气相沉积制程。接着,在介电层118上形成导体层120,以电性耦接源极区114与116。导体层120的材料例如是铝,且其形成方法包括进行化学气相沉积制程。至此,完成实施例1的功率金氧半导体场效晶体管100的制造。
实施例2
图2A至2D为依据本发明实施例2所绘示的一种功率金氧半导体场效晶体管的制造方法的剖面示意图。实施例2与实施例1的差异在于实施例1是先进行离子植入制程植入离子130于沟渠107底部,再形成沟渠103,而实施例2是先形成沟渠103再进行离子植入制程。以下,将说明实施例2与实施例1的不同处,相同处则不再赘述。
首先,请参照图2A,在基底102上依序形成具有第一导电型的外延层104及图案化罩幕层105。接着,以图案化罩幕层105为罩幕,进行蚀刻制程,以于外延层104中形成沟渠107。接着,先在基底102上顺应性地形成间隙壁材料层(未绘示),再进行非等向性蚀刻制程,以移除部分的间隙壁材料层,在沟渠107的侧壁上形成间隙壁111。间隙壁材料层的材料例如是氧化硅,且其形成方法包括进行化学气相沉积制程。
然后,请参照图2B,以间隙壁111为罩幕,移除部分外延层104,以在沟渠107的部分底部形成沟渠103。在此步骤中,沟渠103会自对准于沟渠107的中央处。之后,在基底102上形成绝缘材料层132,且绝缘材料层132填满沟渠103及沟渠107。绝缘材料层132的材料例如是氧化硅、氧化硅、氮化硅或介电常数为4以上的高介电常数材料,且其形成方法包括进行化学气相沉积制程或是旋涂制程。
继之,请参照图2C,进行回蚀刻制程,移除间隙壁111及部分的绝缘材料层132,以形成绝缘层108。绝缘层108至少填满沟渠103。接着,进行离子植入制程,植入离子130于沟渠107的底部,以在沟渠107的底部及沟渠103的两侧形成重掺杂区122及124。值得注意的是,因为绝缘层108已经填满沟渠103,因此,离子130不会植入沟渠103的底部。
然后,请参照图2D,在沟渠107的侧壁及底部上形成绝缘层110。绝缘层110的材料例如是氧化硅,且其形成方法包括进行化学气相沉积制程。在此步骤中,高温会使得重掺杂区122与124向其周围扩散。之后,依照图1D步骤,完成实施例2的功率金氧半导体场效晶体管200的制作。
实施例3
图3A至3C为依据本发明的实施例3所绘示的一种功率金氧半导体场效晶体管的制造方法的剖面示意图。实施例3与实施例1的差异在于形成绝缘层108及绝缘层110的方法不同。以下,将说明实施例3与实施例1的不同处,相同处则不再赘述。
首先,提供如图1A的中间结构。接着,请参照图3A,先在基底102上顺应性地形成间隙壁材料层(未绘示),再进行非等向性蚀刻制程,以移除部分的间隙壁材料层,在沟渠107的侧壁上形成间隙壁111。间隙壁材料层的材料例如是氧化硅,且其形成方法包括进行化学气相沉积制程。然后,以间隙壁111为罩幕,移除部分外延层104,以在沟渠107的部分底部形成沟渠103。沟渠103的形成方法为自对准制程,并同时将重掺杂区123分隔开为重掺杂区122与124。
之后,请参照图3B,移除图案化罩幕层105及间隙壁111。继之,在基底102上形成绝缘材料层128,且绝缘材料层128填满沟渠103及沟渠107。绝缘材料层128的材料例如是氧化硅、氧化硅、氮化硅或介电常数为4以上的高介电常数材料,且其形成方法包括进行化学气相沉积制程或是旋涂制程。
接着,请参照图3C,进行回蚀刻制程,移除部分的绝缘材料层128,以形成绝缘层108。绝缘层108至少填满沟渠103。在此实施例中,绝缘层108填满沟渠103及沟渠107的底部。之后,在沟渠107的侧壁上形成绝缘层110。绝缘层110的材料例如是氧化硅,且其形成方法包括进行热氧化法。在此步骤中,高温会使得掺杂区122与124向其周围扩散。之后,依照图1D步骤,完成实施例3的功率金氧半导体场效晶体管300的制作。
实施例4
图4A至4B为依据本发明的实施例4所绘示的一种功率金氧半导体场效晶体管的制造方法的剖面示意图。实施例4与实施例3的差异在于形成绝缘层108及绝缘层110的方法不同。以下,将说明实施例4与实施例3的不同处,相同处则不再赘述。
首先,提供如图3A的中间结构。接着,请参照图4A,移除图案化罩幕层105及间隙壁111。然后,进行热氧化法,以形成绝缘层113填满沟渠103及覆盖沟渠107的侧壁及底部。换句话说,实施例4的绝缘层113可用以取代实施例1、2及3的绝缘层108及绝缘层110。如此一来,并不需要两个步骤完成绝缘层108及绝缘层110,仅需单一步骤进行热氧化法就可以同时完成之,可简化制程,提升竞争力。在此步骤中,由于绝缘层113在重掺杂区的生长速度高于绝缘层113在轻掺杂区的生长速度,因此绝缘层113在沟渠103的侧壁的生长速度会因配置在沟渠103的两侧的重掺杂区122与124而高于绝缘层113在沟渠107的侧壁及底部的生长速度。同时,适度控制沟渠103的宽度大小,可确保绝缘层113完全填满沟渠103。此外,透过蚀刻的控制,可以使得所形成的沟渠103的侧壁与沟渠107的底部的夹角θ大于90度,以避免绝缘层113成长过程在其内部产生孔洞。另外,在此步骤中,高温会使得重掺杂区122与124向其周围扩散。
之后,依照图3C步骤,完成实施例4的功率金氧半导体场效晶体管400,如图4B所示。
在以上的实施例中,是以第一导电型为N型,第二导电型为P型为例来说明之,但本发明并不以此为限。熟知此技艺者应了解,第一导电型也可以为P型,而第二导电型为N型。
综上所述,本发明的功率金氧半导体场效晶体管100藉由沟渠103的形成,可以使得沟渠103之中的绝缘层厚度大于沟渠107侧壁的绝缘层,因此配置在沟渠107中的导体层112至沟渠103底部之间的距离增加,可以有效地降低闸极对漏极的电容Cgd,进而降低切换损失。另外,位于沟渠103的两侧的N+掺杂区122与124可以防止P型本体层106扩散至覆盖沟渠103的底部而导致功率金氧半导体场效晶体管失效,有助于增加P型本体层106的深度,防止雪崩电流聚集于沟渠107的下方,因而可以提升雪崩能量。此外,本发明的功率金氧半导体场效晶体管的制造方法相当简单,不需增加额外的光罩,利用自对准制程即可完成沟渠103及N+掺杂区122与124的制作,大幅节省成本,提升竞争力。
虽然本发明已以实施例揭露如上,然其并非用以限定本发明,任何所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作些许之更动与润饰,故本发明的保护范围当视后附的权利要求书所界定者为准。
Claims (12)
1.一种功率金氧半导体场效晶体管,其特征在于,包括:
具有一第一导电型的一基底;
具有该第一导电型的一外延层,配置在该基底上;
具有一第二导电型的一本体层,配置在该外延层中,其中该本体层中具有一第一沟渠,该外延层中具有一第二沟渠,该第二沟渠配置于该第一沟渠的部分底部下方,且该第二沟渠的宽度小于该第一沟渠的宽度;
一第一绝缘层,至少配置于该第二沟渠中;
一第一导体层,配置于该第一沟渠中;
一第二绝缘层,至少配置于该第一沟渠的侧壁与该第一导体层之间;以及
具有该第一导电型的二源极区,配置于该第一沟渠的两侧的该本体层中。
2.如权利要求1所述的功率金氧半导体场效晶体管,其特征在于,更包括具有该第一导电型的二重掺杂区,配置于该第一沟渠底部以及该第二沟渠的两侧的该外延层中。
3.如权利要求1所述的功率金氧半导体场效晶体管,其特征在于,部分该第二绝缘层配置于该第一导体层下方与该外延层之间。
4.一种功率金氧半导体场效晶体管的制造方法,其特征在于,包括:
于具有一第一导电型的一基底上形成具有该第一导电型的一外延层;
于该外延层中形成一第一沟渠;
于该第一沟渠的部分底部形成一第二沟渠,其中该第二沟渠的宽度小于该第一沟渠的宽度;
形成一第一绝缘层以至少填满该第二沟渠;
至少于该第一沟渠的侧壁上形成一第二绝缘层;
于该第一沟渠中形成一第一导体层;
于该第一沟渠周围的该外延层中形成具有一第二导电型的一本体层;以及
于该第一沟渠的两侧的该本体层中形成具有该第一导电型的二源极区。
5.如权利要求4所述的功率金氧半导体场效晶体管的制造方法,其特征在于,在形成该第一沟渠的步骤之后以及形成该第二沟渠的步骤之前,更包括于该第一沟渠的底部形成具有该第一导电型的一重掺杂区,並且该第二沟渠系贯穿该重掺杂区。
6.如权利要求4所述的功率金氧半导体场效晶体管的制造方法,其特征在于,在形成该第二沟渠的步骤之后以及形成该第二绝缘层的步骤之前,更包括于该第二沟渠的两侧形成具有该第一导电型的二重掺杂区。
7.如权利要求4所述的功率金氧半导体场效晶体管的制造方法,其特征在于,形成该第二沟渠的方法包括:
在该第一沟渠的侧壁上形成一间隙壁;以及
以该间隙壁为罩幕,移除部分该外延层,以在该第一沟渠的部分底部形成该第二沟渠。
8.如权利要求7所述的功率金氧半导体场效晶体管的制造方法,其特征在于,形成该间隙壁的步骤包括:
在该基底上顺应性地形成一间隙壁材料层;以及
进行非等向性蚀刻制程,以移除部分的该间隙壁材料层。
9.如权利要求7所述的功率金氧半导体场效晶体管的制造方法,其特征在于,形成该第一绝缘层的方法包括:
在该基底上形成一绝缘材料层,且该绝缘材料层填满该第一沟渠及该第二沟渠;
进行回蚀刻制程,移除部分的该绝缘材料层,以形成该第一绝缘层;以及
移除该间隙壁。
10.如权利要求7所述的功率金氧半导体场效晶体管的制造方法,其特征在于,形成该第一绝缘层的方法包括:
在该基底上形成一绝缘材料层,且该绝缘材料层填满该第一沟渠及该第二沟渠;以及
进行回蚀刻制程,移除该间隙壁及部分的该绝缘材料层,以形成该第一绝缘层。
11.如权利要求7所述的功率金氧半导体场效晶体管的制造方法,其特征在于,形成该第一绝缘层的方法包括:
移除该间隙壁;
在该基底上形成一绝缘材料层,且该绝缘材料层填满该第一沟渠及该第二沟渠;以及
进行回蚀刻制程,移除部分的该绝缘材料层,以形成该第一绝缘层。
12.如权利要求4所述的功率金氧半导体场效晶体管的制造方法,其特征在于,该第一绝缘层以及该第二绝缘层是以进行热氧化法同时形成之。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200910127787A CN101847657A (zh) | 2009-03-23 | 2009-03-23 | 功率金氧半导体场效晶体管及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200910127787A CN101847657A (zh) | 2009-03-23 | 2009-03-23 | 功率金氧半导体场效晶体管及其制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101847657A true CN101847657A (zh) | 2010-09-29 |
Family
ID=42772189
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200910127787A Pending CN101847657A (zh) | 2009-03-23 | 2009-03-23 | 功率金氧半导体场效晶体管及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101847657A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109786377A (zh) * | 2017-11-15 | 2019-05-21 | 力祥半导体股份有限公司 | 功率晶体管及其制造方法 |
-
2009
- 2009-03-23 CN CN200910127787A patent/CN101847657A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109786377A (zh) * | 2017-11-15 | 2019-05-21 | 力祥半导体股份有限公司 | 功率晶体管及其制造方法 |
CN109786377B (zh) * | 2017-11-15 | 2023-05-16 | 力智电子股份有限公司 | 功率晶体管及其制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102723277B (zh) | 具有厚底部屏蔽氧化物的沟槽双扩散金属氧化物半导体器件的制备 | |
US8940606B2 (en) | Method for fabricating trench type power transistor device | |
US8120100B2 (en) | Overlapping trench gate semiconductor device | |
US7816720B1 (en) | Trench MOSFET structure having improved avalanche capability using three masks process | |
US9536972B2 (en) | Trench power MOSFET and manufacturing method thereof | |
CN109659351B (zh) | 绝缘栅双极晶体管 | |
US8445958B2 (en) | Power semiconductor device with trench bottom polysilicon and fabrication method thereof | |
US8222108B2 (en) | Method of making a trench MOSFET having improved avalanche capability using three masks process | |
US20140159144A1 (en) | Trench gate mosfet and method of forming the same | |
CN104517856A (zh) | 具有横向fet单元和场板的半导体器件及其制造方法 | |
CN108400166B (zh) | 在端子降低表面电场区域中具有端子沟槽的功率晶体管 | |
TWI514577B (zh) | 半導體元件及其製造方法 | |
TWI488309B (zh) | 溝渠式閘極金氧半場效電晶體及其製造方法 | |
CN104412365A (zh) | 具有减小宽度的下沉区 | |
CN112820645B (zh) | 一种功率半导体器件及其制备方法 | |
US8455946B2 (en) | Lateral stack-type super junction power semiconductor device | |
CN112951914B (zh) | 深沟槽mosfet终端结构及其制备方法 | |
CN111883515A (zh) | 沟槽栅器件及其制作方法 | |
CN101847657A (zh) | 功率金氧半导体场效晶体管及其制造方法 | |
CN114530504A (zh) | 一种高阈值SiC MOSFET器件及其制造方法 | |
TWI435447B (zh) | 功率金氧半導體場效電晶體及其製造方法 | |
TWI497608B (zh) | Gold - oxygen Half - efficiency Electro - crystal Structure and Process Method | |
US9214531B2 (en) | Trenched power MOSFET with enhanced breakdown voltage and fabrication method thereof | |
CN213816161U (zh) | 一种具有沟槽型栅极的半导体器件 | |
CN112838007B (zh) | 一种沟槽栅功率器件及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20100929 |