CN109887999A - 沟槽式栅极金氧半场效晶体管及其制造方法 - Google Patents
沟槽式栅极金氧半场效晶体管及其制造方法 Download PDFInfo
- Publication number
- CN109887999A CN109887999A CN201810160754.1A CN201810160754A CN109887999A CN 109887999 A CN109887999 A CN 109887999A CN 201810160754 A CN201810160754 A CN 201810160754A CN 109887999 A CN109887999 A CN 109887999A
- Authority
- CN
- China
- Prior art keywords
- layer
- insulating layer
- conductor
- insulation division
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000004020 conductor Substances 0.000 claims abstract description 96
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000009413 insulation Methods 0.000 claims description 80
- 238000000034 method Methods 0.000 claims description 80
- 239000000463 material Substances 0.000 claims description 54
- 239000012774 insulation material Substances 0.000 claims description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 18
- 230000015572 biosynthetic process Effects 0.000 description 17
- 238000005229 chemical vapour deposition Methods 0.000 description 16
- 230000003647 oxidation Effects 0.000 description 11
- 238000007254 oxidation reaction Methods 0.000 description 11
- 230000003071 parasitic effect Effects 0.000 description 9
- 239000000377 silicon dioxide Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000000126 substance Substances 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000003701 mechanical milling Methods 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种沟槽式栅极金氧半场效晶体管及其制造方法，沟槽式栅极金氧半场效晶体管包括衬底、外延层、第一导体层、第一绝缘层、第二导体层以及第二绝缘层。外延层配置于衬底上且具有至少一沟槽。第一导体层配置于沟槽的下部。第一绝缘层配置于第一导体层与外延层之间。第二导体层配置于沟槽的上部。第二绝缘层配置于第二导体层与第一导体层之间且具有顶面及底面，顶面的宽度大于所述底面的宽度。
Description
技术领域
本发明涉及一种晶体管及其制造方法，尤其涉及一种沟槽式栅极金氧半场效晶体管及其制造方法。
背景技术
功率开关晶体管在电源管理领域已广泛使用，理想的功率开关必须具有低寄生电容(Parasitic capacitance)的特性，以确保功率开关晶体管的反应速度以提供良好的功率转换效率。
在现有的功率开关晶体管结构中，沟槽电极结构包含在上部的栅电极(gate)与在下部的源电极(source)。在栅电极底面的两侧具有齿状凸出，会缩短栅极与漏极(drain)之间的距离，导致栅极与漏极间的寄生电容(Qgd)增加，进而影响功率开关晶体管的切换速度。现有工艺可通过控制源电极的蚀刻高度以消除栅电极底面两侧的齿状凸出结构，但源电极的蚀刻很难精确控制，导致工艺成本增加且品质不稳定。
因此，如何不增加工艺成本，且能稳定制造低栅极-漏极间寄生电容的功率开关晶体管，为业界亟欲改善的问题。
发明内容
本发明提供一种沟槽式栅极金氧半场效晶体管及其制造方法，可利用现有的工艺提供品质稳定的低寄生电容的沟槽式栅极金氧半场效晶体管。
本发明提供一种沟槽式栅极金氧半场效晶体管，其包括衬底、外延层、第一导体层、第一绝缘层、第二导体层以及第二绝缘层。外延层配置于衬底上且具有至少一沟槽。第一导体层配置于沟槽的下部。第一绝缘层配置于第一导体层与外延层之间。第二导体层配置于沟槽的上部。第二绝缘层配置于第二导体层与第一导体层之间且具有顶面及底面，所述顶面的宽度大于所述底面的宽度。
在本发明的一实施例中，所述第二绝缘层的顶面实质上平坦。
在本发明的一实施例中，所述第二绝缘层的剖面为T型。
在本发明的一实施例中，所述第二绝缘层包括下绝缘部以及上绝缘部，且下绝缘部位于第一导体层与上绝缘部之间。
在本发明的一实施例中，所述下绝缘部的致密度大于上绝缘部的致密度。
在本发明的一实施例中，所述下绝缘部与上绝缘部之间的介面不高于第一绝缘层的顶面。
在本发明的一实施例中，所述第二绝缘层的致密度小于第一绝缘层的致密度。
本发明提供一种沟槽式栅极金氧半场效晶体管的制造方法，包括以下步骤。于衬底上形成外延层。于外延层中形成至少一沟槽。于沟槽的下部形成第一绝缘层以及第一导体层，第一绝缘层位于第一导体层与外延层之间。于第一导体层上形成第二绝缘层，第二绝缘层具有顶面及底面，所述顶面的宽度大于所述底面的宽度。于沟槽的上部形成第二导体层。
在本发明的一实施例中，于所述沟槽的下部形成第一绝缘层以及第一导体层的方法包括以下步骤。于沟槽的表面上形成第一绝缘材料层。于第一绝缘材料层上形成第一导体材料层，第一导体材料层填满沟槽。使第一绝缘材料层的上部的厚度变薄，以形成环绕第一导体材料层的第一开口。移除部分第一导体材料层，以形成第二开口，第二开口的底面低于第一开口的底面。
在本发明的一实施例中，于所述第一导体层上形成第二绝缘层的方法包括：形成下绝缘部与上绝缘部，下绝缘部与上绝缘部之间的介面不高于第一绝缘层的顶面。
基于所述，本发明的制造方法简单、工艺裕度宽，且可利用现有的工艺轻易地制作出低栅极-漏极间寄生电容的沟槽式栅极金氧半场效晶体管。
为让本发明的所述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A至1I为依据本发明一实施例所显示的一种沟槽式栅极金氧半场效晶体管的制造方法的剖面示意图；
图2为依据本发明另一实施例所显示的一种沟槽式栅极金氧半场效晶体管的剖面示意图；
图3A至3I为依据本发明又一实施例所显示的一种沟槽式栅极金氧半场效晶体管的制造方法的剖面示意图；
图4为依据本发明再一实施例所显示的一种沟槽式栅极金氧半场效晶体管的剖面示意图。
具体实施方式
图1A至1I为依据本发明一实施例所显示的一种沟槽式栅极金氧半场效晶体管的制造方法的剖面示意图。
请参照图1A，于衬底102上形成外延层104。在一实施例中，衬底102为具有第一导电型的半导体衬底，例如是N型重掺杂的硅衬底。在一实施例中，外延层104为具有第一导电型的外延层，例如是N型轻掺杂的外延层，且其形成方法包括进行选择性外延生长(selective epitaxy growth，SEG)工艺。
接着，于外延层104中形成至少一沟槽106。在一实施例中，于外延层104上形成掩模层。接着，以掩模层为掩模进行蚀刻工艺，以移除部分外延层104。然后，移除掩模层。
请参照图1B，于沟槽106的表面上形成第一绝缘材料层108。在一实施例中，第一绝缘材料层108的材料包括氧化硅，且其形成方法包括进行热氧化工艺或化学气相沉积工艺。
请参照图1C，于第一绝缘材料层108上形成第一导体材料层110，且第一导体材料层110填满沟槽106。第一导体材料层110的材料包括掺杂多晶硅。在一实施例中，第一导体材料层110的形成方法包括先进行化学气相沉积(CVD)工艺以形成填满沟槽106的导体材料，再进行化学机械研磨(CMP)工艺或回蚀刻工艺以移除沟槽106外的导体材料。
请参照图1D，使第一绝缘材料层108的上部的厚度变薄，以形成环绕第一导体材料层110的第一开口107。更具体地说，第一开口107裸露出第一导体材料层110的上部。在一实施例中，第一绝缘材料层108经薄化步骤后形成第一绝缘层108a、108b，第一绝缘层108a的厚度较厚，而第一绝缘层108b的厚度较薄，且第一绝缘层108b位于第一绝缘层108a上方。在一实施例中，所述薄化步骤包括进行回蚀刻工艺。
请参照图1E，移除部分第一导体材料层110，以形成第二开口109，第二开口109的底面低于第一开口107的底面。在一实施例中，第二开口109与第一开口107彼此相连。在一实施例中，第一导体材料层110经移除步骤后形成第一导体层110a。在一实施例中，移除部分第一导体材料层110的方法包括进行湿蚀刻工艺。
基于所述，于形成沟槽106的步骤之后，进行图1B至图1E的步骤，以于沟槽106的下部形成第一绝缘层108a以及第一导体层110a，第一绝缘层108a位于第一导体层110a与外延层104之间。
请参照图1F，于第一导体层110a上形成下绝缘部112。在一实施例中，下绝缘部112的材料包括氧化硅，且其形成方法包括进行热氧化工艺。在一实施例中，下绝缘部112的顶面低于第一绝缘层108a的顶面。
接着，请同时参照图1F以及图1G，于下绝缘部112上形成上绝缘部114a。在一实施例中，于外延层104上形成绝缘材料层114，且绝缘材料层114填满第一开口107以及第二开口109，如图1F所示。在一实施例中，绝缘材料层114的材料包括氧化硅，且其形成方法包括进行化学气相沉积工艺。
然后，如图1G所示，移除部分绝缘材料层114以形成上绝缘部114a。在一实施例中，移除部分绝缘材料层114的方法包括进行回蚀刻工艺。在一实施例中，所述移除步骤也会移除掉部分第一绝缘层108b，以裸露出部分外延层104。在一实施例中，上绝缘部114a未与外延层104接触。更具体地说，上绝缘部114a与外延层104之间配置有部分第一绝缘层108a、108b。在一实施例中，下绝缘部112与上绝缘部114a之间的介面不高于(例如，低于)第一绝缘层108a的顶面。
在一实施例中，下绝缘部112与上绝缘部114a构成第二绝缘层115，第二绝缘层115具有顶面TS及底面BS，顶面TS的宽度大于底面BS的宽度。在一实施例中，第二绝缘层115的剖面为T型。更具体地说，下绝缘部112的剖面为水平I型，上绝缘部114a的剖面为T型。在一实施例中，第二绝缘层115的顶面TS实质上平坦。
接着，请参照图1H，于沟槽106的上部形成第三氧化层116以及第二导体层118。在一实施例中，第三氧化层116形成于第二导体层118与外延层104之间。在一实施例中，第三氧化层116的材料包括氧化硅，且其形成方法包括进行热氧化法。
然后，于外延层104上形成导体材料，且导体材料填满沟槽106。在一实施例中，导体材料包括掺杂多晶硅，且其形成方法包括进行化学气相沉积工艺。之后，进行化学机械研磨工艺或回蚀刻工艺，以移除沟槽106外的导体材料。
请参照图1I，于外延层104中形成主体层120。在一实施例中，主体层120为具有第二导电型的主体层，例如是P型主体层，且其形成方法包括进行离子植入工艺。
然后，于主体层120中形成掺杂区122。在一实施例中，掺杂区122为具有第一导电型的掺杂区122，例如是N型重掺杂区，且其形成方法包括进行离子植入工艺。
接着，于外延层104上形成介电层124。在一实施例中，介电层124的材料包括氧化硅、硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)、氟硅玻璃(FSG)或未掺杂硅玻璃(USG)，且其形成方法包括进行化学气相沉积工艺。
继之，形成接触栓126，且接触栓126与掺杂区122电性连接。在一实施例中，形成贯穿介电层124及掺杂区122的至少二开口。形成所述开口的方法包括进行光刻蚀刻工艺。之后，于所述开口中填入导体层以构成接触栓126。导体层的材料包括金属，例如铝，且其形成方法包括进行化学气相沉积工艺。至此，完成本发明的沟槽式栅极金氧半场效晶体管10的制作。
在一实施例中，也可以省略图1F的形成下绝缘部112的步骤，以形成如图2的沟槽式栅极金氧半场效晶体管11。在一实施例中，第一导体层108a与第二导体层118之间的第二绝缘层(即上绝缘部114a)具有顶面TS及底面BS，顶面TS的宽度大于底面BS的宽度。在一实施例中，第二绝缘层(即上绝缘部114a)的剖面为T型，且第二绝缘层的顶面TS实质上平坦。
图3A至3I为依据本发明又一实施例所显示的一种沟槽式栅极金氧半场效晶体管的制造方法的剖面示意图。
请参照图3A，于衬底202上形成外延层204。在一实施例中，衬底202为具有第一导电型的半导体衬底，例如是N型重掺杂的硅衬底。在一实施例中，外延层204为具有第一导电型的外延层，例如是N型轻掺杂的外延层，且其形成方法包括进行选择性外延生长(SEG)工艺。
接着，于外延层204中形成至少一沟槽206。在一实施例中，于外延层204上形成掩模层。接着，以掩模层为掩模进行蚀刻工艺，以移除部分外延层204。然后，移除掩模层。
请参照图3B，于沟槽206的表面上形成第一绝缘材料层208。在一实施例中，第一绝缘材料层208的材料包括氧化硅，且其形成方法包括进行热氧化工艺或化学气相沉积工艺。
请参照图3C，于第一绝缘材料层208上形成第一导体材料层210，且第一导体材料层210填满沟槽206。第一导体材料层210的材料包括掺杂多晶硅。在一实施例中，第一导体材料层210的形成方法包括先进行化学气相沉积工艺以形成填满沟槽206的导体材料，再进行化学机械研磨工艺或回蚀刻工艺以移除沟槽206外的导体材料。
请参照图3D，移除部分第一导体材料层210，以形成第一开口207。在一实施例中，第一导体材料层210经移除步骤后形成第一导体层210a。在一实施例中，移除部分第一导体材料层210的方法包括进行湿蚀刻工艺。
请参照图3E，移除部分第一绝缘材料层208，以形成第二开口209，第一开口207的底面低于第二开口209的底面。更具体地说，第二开口209裸露出部分外延层204。在一实施例中，第二开口109与第一开口107彼此相连。在一实施例中，第一绝缘材料层208经移除步骤后形成第一绝缘层208a，且第一绝缘层208a的顶面高于第一导体层210a的顶面。在一实施例中，移除部分第一绝缘材料层208的方法包括进行回蚀刻工艺。
请参照图3F，于第一导体层210a上形成下绝缘部212。在一实施例中，下绝缘部112的材料包括氧化硅，且其形成方法包括进行热氧化工艺。在一实施例中，下绝缘部212的顶面低于第一绝缘层208a的顶面。
接着，请同时参照图3F以及图3G，于下绝缘部212上形成上绝缘部214a。在一实施例中，于外延层204上形成绝缘材料层214，且绝缘材料层214填满第一开口207以及第二开口209，如图3F所示。在一实施例中，绝缘材料层214的材料包括氧化硅，且其形成方法包括进行化学气相沉积工艺。
然后，如图3G所示，移除部分绝缘材料层214以形成上绝缘部214a。在一实施例中，移除部分绝缘材料层214的方法包括进行回蚀刻工艺。在一实施例中，上绝缘部214a与外延层204实体接触。在一实施例中，下绝缘部212与上绝缘部214a之间的介面不高于(例如，低于)第一绝缘层208a的顶面。
在一实施例中，下绝缘部212与上绝缘部214a构成第二绝缘层215，第二绝缘层215具有顶面TS及底面BS，顶面TS的宽度大于底面BS的宽度。在一实施例中，第二绝缘层215的剖面为T型。更具体地说，下绝缘部212的剖面为水平I型，上绝缘部214a的剖面为T型。在一实施例中，第二绝缘层215的顶面TS实质上平坦。
请参照图3H，于沟槽206的上部形成第三氧化层216以及第二导体层218。在一实施例中，第三氧化层216形成于第二导体层218与外延层204之间。在一实施例中，第三氧化层216的材料包括氧化硅，且其形成方法包括进行热氧化法。
然后，于外延层204上形成导体材料，且导体材料填满沟槽206。在一实施例中，导体材料包括掺杂多晶硅，且其形成方法包括进行化学气相沉积工艺。之后，进行化学机械研磨工艺或回蚀刻工艺，以移除沟槽206外的导体材料。
请参照图3I，于外延层204中形成主体层220。在一实施例中，主体层220为具有第二导电型的主体层，例如是P型主体层，且其形成方法包括进行离子植入工艺。
然后，于主体层220中形成掺杂区222。在一实施例中，掺杂区222为具有第一导电型的掺杂区222，例如是N型重掺杂区，且其形成方法包括进行离子植入工艺。
接着，于外延层204上形成介电层224。在一实施例中，介电层224的材料包括氧化硅、硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)、氟硅玻璃(FSG)或未掺杂硅玻璃(USG)，且其形成方法包括进行化学气相沉积工艺。
继之，形成接触栓226，且接触栓226与掺杂区222电性连接。在一实施例中，形成贯穿介电层224及掺杂区222的至少二开口。形成所述开口的方法包括进行光刻蚀刻工艺。之后，于所述开口中填入导体层以构成接触栓226。导体层的材料包括金属，例如铝，且其形成方法包括进行化学气相沉积工艺。至此，完成本发明的沟槽式栅极金氧半场效晶体管20的制作。
在一实施例中，也可以省略图3F的形成下绝缘部212的步骤，以形成如图4的沟槽式栅极金氧半场效晶体管21。在一实施例中，第一导体层208a与第二导体层218之间的第二绝缘层(即上绝缘部214a)具有顶面TS及底面BS，顶面TS的宽度大于底面BS的宽度。在一实施例中，第二绝缘层(即上绝缘部214a)的剖面为T型，且第二绝缘层的顶面TS实质上平坦。
在以上的实施例中，是以第一导电型为N型，第二导电型为P型为例来说明，但本发明并不以此为限。本领域技术人员应了解，第一导电型也可以为P型，而第二导电型为N型。
以下，将参照图1I、图2、图3I以及图4来说明本发明的沟槽式栅极金氧半场效晶体管的结构。在一实施例中，沟槽式栅极金氧半场效晶体管10/11/20/21包括衬底102/202、外延层104/204、第一导体层110a/210a、第一绝缘层108a/208a、第二导体层118/218以及第二绝缘层。外延层104/204配置于衬底102/202上且具有至少一沟槽106/206。第一导体层110a/210a配置于沟槽106/206的下部。第一绝缘层108a/208a配置于第一导体层110a/210a与外延层104/204之间。第二导体层118/218配置于沟槽106/206的上部。第二绝缘层配置于第二导体层118/218与第一导体层110a/210a之间且具有顶面TS及底面BS，所述顶面TS的宽度大于底面BS的宽度。在一实施例中，第二绝缘层的所述顶面TS实质上平坦。在一实施例中，第二绝缘层的剖面为T型。
在一实施例中，如图1I以及图3I所示，第二绝缘层115/215包括下绝缘部112/212以及上绝缘部114a/214a，且下绝缘部112/212位于第一导体层110a/210a与上绝缘部114a/214a之间。在一实施例中，下绝缘部112/212的致密度大于上绝缘部114a/214a的致密度。更具体地说，下绝缘部112/212是由热氧化法所形成，结构较紧密，空气含量较低；而上绝缘部114a/214a是由化学气相沉积法所形成，结构较松散，空气含量较高。在一实施例中，下绝缘部112/212与上绝缘部114a/214a之间的介面不高于(例如，低于)第一绝缘层108a/208a的顶面。
在另一实施例中，如图2以及图4所示，第二绝缘层由上绝缘部114a/214a所构成。在一实施例中，第二绝缘层(例如，上绝缘部114a/214a)的致密度小于第一绝缘层108a/208a的致密度。更具体地说，第一绝缘层108a/208a是由热氧化法所形成，结构较紧密，空气含量较低；而上绝缘部114a/214a是由化学气相沉积法所形成，结构较松散，空气含量较高。
在另一实施例中，如图1I以及图2所示，沟槽式栅极金氧半场效晶体管10/11更包括侧绝缘部(例如，第一绝缘层108b)，所述侧绝缘部位于第二绝缘层115或上绝缘部114a与外延层104之间。在一实施例中，所述侧绝缘部的致密度大于第二绝缘层115的平均致密度或上绝缘部114a的致密度。更具体地说，所述侧绝缘部是由热氧化法所形成，结构较紧密，空气含量较低；而大部分第二绝缘层115或整个上绝缘部114a是由化学气相沉积法所形成，结构较松散，空气含量较高。
沟槽式栅极金氧半场效晶体管10/11/20/21更包括第三氧化层116/216、主体层120/220以及掺杂区122/222。第三氧化层116/216配置于第二导体层118/218与外延层104/204之间。主体层120/220配置于外延层104/204中，且环绕沟槽106/206。在一实施例中，主体层120/220的底面低于上绝缘部114a/214a的顶面。掺杂区122/222配置于主体层120/220中，且环绕沟槽106/206的上部。
沟槽式栅极金氧半场效晶体管10/11/20/21更包括介电层124/224以及接触栓126/226。介电层124/224配置于外延层104/204上。接触栓126/226穿过介电层124/224并与掺杂区122/222电性连接。
在本发明的沟槽式栅极金氧半场效晶体管10/11/20/21中，第二导体层118/218作为栅极，第三氧化层116/216作为栅介电层，第一导体层108a/208a作为遮蔽电极或源电极，衬底102/202作为漏极，且掺杂区122/222作为源极。在一实施例中，第二绝缘层115/215作为栅极与遮蔽栅极之间的栅间绝缘层，如图1I以及图3I所示。在另一实施例中，上绝缘部114a/214a作为栅极与遮蔽栅极之间的栅间绝缘层，如图2以及图4所示。
特别要说明的是，现有栅极的底面边角常会向下凹陷而导致该处的栅间绝缘层的厚度变薄，进而增加栅极-漏极间寄生电容(Qgd)造成元件效能下降。然而，依照本发明的方法所形成的栅间绝缘层(例如，第二绝缘层115/215或上绝缘部114a/214a)具有大致平坦的顶面，故后续形成于其上的栅极(例如，第二导体层118/218)也具有大致平坦的底面，而无现有栅极的底面边角向下凹陷的现象。因此，本发明的栅间绝缘层可有效拉开栅极与漏极的距离，减少栅极-漏极间寄生电容(Qgd)，进而大幅提升元件的效能。
基于所述，本发明的制造方法简单、工艺裕度宽，且可利用现有的工艺轻易地制作出低栅极-漏极间寄生电容的沟槽式栅极金氧半场效晶体管，有效提升产品竞争力。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定的为准。
Claims (10)
1.一种沟槽式栅极金氧半场效晶体管，其特征在于，包括：
衬底；
外延层，配置于所述衬底上且具有至少一沟槽；
第一导体层，配置于所述沟槽的下部；
第一绝缘层，配置于所述第一导体层与所述外延层之间；
第二导体层，配置于所述沟槽的上部；以及
第二绝缘层，配置于所述第二导体层与所述第一导体层之间，且具有顶面及底面，其中所述顶面的宽度大于所述底面的宽度。
2.根据权利要求1所述的沟槽式栅极金氧半场效晶体管，其特征在于，所述第二绝缘层的所述顶面实质上平坦。
3.根据权利要求1所述的沟槽式栅极金氧半场效晶体管，其特征在于，所述第二绝缘层的剖面为T型。
4.根据权利要求1所述的沟槽式栅极金氧半场效晶体管，其特征在于，所述第二绝缘层包括下绝缘部以及上绝缘部，所述下绝缘部位于所述第一导体层与所述上绝缘部之间。
5.根据权利要求4所述的沟槽式栅极金氧半场效晶体管，其特征在于，所述下绝缘部的致密度大于所述上绝缘部的致密度。
6.根据权利要求4所述的沟槽式栅极金氧半场效晶体管，其特征在于，所述下绝缘部与所述上绝缘部之间的介面不高于所述第一绝缘层的顶面。
7.根据权利要求1所述的沟槽式栅极金氧半场效晶体管，其特征在于，所述第二绝缘层的致密度小于所述第一绝缘层的致密度。
8.一种沟槽式栅极金氧半场效晶体管的制造方法，其特征在于，包括：
衬底上形成外延层；
所述外延层中形成至少一沟槽；
所述沟槽的下部形成第一绝缘层以及第一导体层，其中所述第一绝缘层位于所述第一导体层与所述外延层之间；
所述第一导体层上形成第二绝缘层，所述第二绝缘层具有顶面及底面，其中所述顶面的宽度大于所述底面的宽度；以及
所述沟槽的上部形成第二导体层。
9.根据权利要求8所述的沟槽式栅极金氧半场效晶体管的制造方法，其特征在于，所述沟槽的下部形成所述第一绝缘层以及所述第一导体层的方法包括：
所述沟槽的表面上形成第一绝缘材料层；
所述第一绝缘材料层上形成第一导体材料层，所述第一导体材料层填满所述沟槽；
使所述第一绝缘材料层的上部的厚度变薄，以形成环绕所述第一导体材料层的第一开口；以及
移除部分所述第一导体材料层，以形成第二开口，其中所述第二开口的底面低于所述第一开口的底面。
10.根据权利要求8所述的沟槽式栅极金氧半场效晶体管的制造方法，其特征在于，所述第一导体层上形成所述第二绝缘层的方法包括：形成下绝缘部与上绝缘部，其中所述下绝缘部与所述上绝缘部之间的介面不高于所述第一绝缘层的顶面。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW106142751 | 2017-12-06 | ||
| TW106142751A TW201926470A (zh) | 2017-12-06 | 2017-12-06 | 溝槽式閘極金氧半場效電晶體 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109887999A true CN109887999A (zh) | 2019-06-14 |
Family
ID=66924799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810160754.1A Pending CN109887999A (zh) | 2017-12-06 | 2018-02-27 | 沟槽式栅极金氧半场效晶体管及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN109887999A (zh) |
| TW (1) | TW201926470A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040173844A1 (en) * | 2003-03-05 | 2004-09-09 | Advanced Analogic Technologies, Inc. Advanced Analogic Technologies (Hongkong) Limited | Trench power MOSFET with planarized gate bus |
| CN101238581A (zh) * | 2005-08-09 | 2008-08-06 | 飞兆半导体公司 | 在屏蔽的栅极场效应晶体管中形成多晶硅层间电介质的结构和方法 |
| CN101536163A (zh) * | 2005-06-10 | 2009-09-16 | 飞兆半导体公司 | 电荷平衡场效应晶体管 |
| CN101567320A (zh) * | 2009-06-04 | 2009-10-28 | 上海宏力半导体制造有限公司 | 功率mos晶体管的制造方法 |
| CN102420241A (zh) * | 2003-12-30 | 2012-04-18 | 飞兆半导体公司 | 半导体器件和在半导体器件外边缘处的终端结构 |
-
2017
- 2017-12-06 TW TW106142751A patent/TW201926470A/zh unknown
-
2018
- 2018-02-27 CN CN201810160754.1A patent/CN109887999A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040173844A1 (en) * | 2003-03-05 | 2004-09-09 | Advanced Analogic Technologies, Inc. Advanced Analogic Technologies (Hongkong) Limited | Trench power MOSFET with planarized gate bus |
| CN102420241A (zh) * | 2003-12-30 | 2012-04-18 | 飞兆半导体公司 | 半导体器件和在半导体器件外边缘处的终端结构 |
| CN101536163A (zh) * | 2005-06-10 | 2009-09-16 | 飞兆半导体公司 | 电荷平衡场效应晶体管 |
| CN101238581A (zh) * | 2005-08-09 | 2008-08-06 | 飞兆半导体公司 | 在屏蔽的栅极场效应晶体管中形成多晶硅层间电介质的结构和方法 |
| CN101567320A (zh) * | 2009-06-04 | 2009-10-28 | 上海宏力半导体制造有限公司 | 功率mos晶体管的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201926470A (zh) | 2019-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI593108B (zh) | 帶有保護遮罩氧化物的分裂柵溝槽功率金屬氧化物半導體場效應電晶體 | |
| US20100015770A1 (en) | Double gate manufactured with locos techniques | |
| US20130153995A1 (en) | Semiconductor device and method for manufacturing the same | |
| CN103545216B (zh) | 沟槽式栅极金氧半场效晶体管的制造方法 | |
| CN111276394B (zh) | 一种分离栅mosfet的制作方法 | |
| TW201528386A (zh) | 使用氧化物填充溝槽之雙氧化物溝槽閘極功率mosfet | |
| TW201503366A (zh) | 溝渠式功率半導體元件及其製作方法 | |
| US20220328658A1 (en) | Trench field effect transistor structure and manufacturing method thereof | |
| US6620669B2 (en) | Manufacture of trench-gate semiconductor devices | |
| US20220246745A1 (en) | Silicon Carbide Devices, Semiconductor Devices and Methods for Forming Silicon Carbide Devices and Semiconductor Devices | |
| US7977192B2 (en) | Fabrication method of trenched metal-oxide-semiconductor device | |
| US6756644B2 (en) | Ultra low QGD power MOSFET | |
| CN109887840A (zh) | 沟槽式栅极金氧半场效晶体管的制造方法 | |
| CN113889523A (zh) | 基于立体栅场板结构的半导体器件及其制作方法 | |
| US20220367710A1 (en) | Sic super junction trench mosfet | |
| CN109887999A (zh) | 沟槽式栅极金氧半场效晶体管及其制造方法 | |
| WO2022205727A1 (zh) | 分离栅结构的半导体器件及其制造方法 | |
| US20130049108A1 (en) | Quasi-Vertical Power MOSFET and Methods of Forming the Same | |
| CN115241283A (zh) | 集成的平面-沟道栅极功率mosfet | |
| CN106298946A (zh) | 一种降低低压Trench DMOS导通电阻的制造方法 | |
| US20140124853A1 (en) | Semiconductor device with reduced miller capacitance and fabrication method thereof | |
| CN109786377A (zh) | 功率晶体管及其制造方法 | |
| WO2023138153A1 (zh) | 半导体器件及其制作方法、电子设备 | |
| CN114093950B (zh) | 一种阶梯型sti辅助式场板的ldmos器件及其制造方法 | |
| CN110190123A (zh) | 沟槽式栅极金氧半场效晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20190724 Address after: Taiwan Hsinchu County China jhubei City, Taiwan 5 yuan a Street No. 9 Building 1 Applicant after: Upi Semiconductor Corp. Address before: 6, No. 5, Taiyuan street, No. 5, Taiyuan street, bamboo North City, county Applicant before: UBIQ Semiconductor Corp. |
|
| TA01 | Transfer of patent application right | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190614 |
|
| RJ01 | Rejection of invention patent application after publication |