CN1175795A - 用于集成电路的非击穿触发静电放电保护电路及其方法 - Google Patents
用于集成电路的非击穿触发静电放电保护电路及其方法 Download PDFInfo
- Publication number
- CN1175795A CN1175795A CN97116860A CN97116860A CN1175795A CN 1175795 A CN1175795 A CN 1175795A CN 97116860 A CN97116860 A CN 97116860A CN 97116860 A CN97116860 A CN 97116860A CN 1175795 A CN1175795 A CN 1175795A
- Authority
- CN
- China
- Prior art keywords
- scr
- pad
- circuit
- voltage
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 17
- 230000001960 triggered effect Effects 0.000 title abstract description 4
- 230000000694 effects Effects 0.000 claims abstract description 49
- 230000001052 transient effect Effects 0.000 claims abstract description 15
- 230000003068 static effect Effects 0.000 claims description 11
- 230000001681 protective effect Effects 0.000 claims description 4
- 230000008878 coupling Effects 0.000 claims description 3
- 238000010168 coupling process Methods 0.000 claims description 3
- 238000005859 coupling reaction Methods 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 5
- 239000002184 metal Substances 0.000 description 10
- 230000003647 oxidation Effects 0.000 description 9
- 238000007254 oxidation reaction Methods 0.000 description 9
- 238000012545 processing Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 230000007246 mechanism Effects 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 102220013118 rs397516477 Human genes 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000005284 basis set Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000037361 pathway Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 102220123496 rs557896607 Human genes 0.000 description 1
- 102220038387 rs587780404 Human genes 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Elimination Of Static Electricity (AREA)
- Bipolar Integrated Circuits (AREA)
- Protection Of Static Devices (AREA)
Abstract
一种非击穿触发静电放电(ESD)保护电路(11),其包括分压器和SCR(22)。分压器包括电容(17)和电阻(18)。分压器连接于集成电路的焊盘上,并触发电压,以便在ESD作用施加于焊盘上时启动SCR(22)。可使用最坏情况的ESD瞬态电压来计算SCR(22)的触发电压。触发电压可以在使集成电路出现损坏的电压以下进行选择。可将SCR(22)设计成具有接通时间常数,其可防止正常信号电平触发SCR(22)。
Description
本发明总的涉及用于集成电路的高压保护电路，具体地，涉及集成电路的静电放电(ESD)保护。
集成电路典型地是由许多电路组成的较大系统中的一个元件。集成电路之间的互连可以采取许多形式。例如，可将集成电路放置在封装中，其中导线可连接在集成电路金属焊盘与封装引线之间。封装引线典型地可连接到集成电路板上或集成电路插座上。高密度互连方式是将焊球放置在集成电路的每个金属焊盘上。集成电路通过焊接而连接到另一集成电路的相应金属焊盘上。在某种情况下，集成电路的金属焊盘是集成电路外的电路与集成电路内的电路之间的接口线路。
不可避免地，集成电路在晶片加工之后，在测试、封装过程中，和其放置在系统中时要进行处理。对集成电路的任何处理都要将器件暴露于静电放电中。集成电路的可靠性和过早的损坏都是由于静电放电(ESD)的结果。ESD作用会产生及其高的电压，而损坏集成电路的器件。
焊盘或连接点是集成电路内部线路的通路。施加于焊盘上的静电放电(ESD)作用会将典型地超过一千伏的电压耦合到与焊盘连接的电路上。与焊盘所连接的典型地第一电路或是输入电路或是输出电路。通常，如果集成电路不受到ESD线路的保护的话，ESD作用会损坏输入/输出(I/O)电路。ESD作用在其进入集成电路的入口处是不加选择的。ESD作用会耦合到集成电路的任何I/O电路上或集成电路的I/O电路之间。
通常，在靠近集成电路的焊盘区域上包含有ESD保护电路。ESD保护电路会在有害电压或电流损坏集成电路中的电路之前消除ESD作用。ESD保护电路的问题是，保护机构在整个操作条件下不可靠。在I/O电路中器件的击穿机构(由于ESD作用)和使ESD保护电路能够起保护作用的时候两者是ESD电路发展中考虑的重点。
在ESD保护电路中另一个设计因素是在焊盘附近占有的面积。由于在今天的集成电路加工中是高密度的，所以更多的集成电路是受到焊盘的限制。高密度ESD保护电路将会帮助减小模片的面积并增加焊盘的密度。
如果提供ESD保护电路的话，将会获得极大的益处，其会是容易制造的，并且可对作用于集成电路上的更多的ESD作用提供保护。
图1是根据本发明耦合到焊盘上的静电放电(ESD)保护电路的示意图；和
图2是人体型ESD作用的曲线。
通常，集成电路的输入/输出(I/O)电路连接于焊盘上。焊盘是大的导电区域，其可用作探测卡(测试)、导线连接、或焊球的物理连接点。集成电路可以具有用于外部互连的成百上千个金属焊盘。
集成电路的问题是，对其的处理贯穿于制造和装配加工的整个过程。施加于集成电路任何焊盘上的静电放电都可能会产生实质性的损坏或影响可靠性。如果静电放电(ESD)作用出现在测试之后的话，问题将一直存在而不被发现。因此，制造者可能会使用其作为系统的一部分，造成系统的不工作或在该范围不可靠。这种情况在今天的制造环境下是绝对不能允许的。
众所周知，ESD作用会通过金属焊盘进入，并且典型地会损坏输入/输出电路中的器件。当ESD作用通过I/O电路而不衰减时，损坏还会出现在晶片的内部。输入/输出(I/O)电路典型地沿集成电路的周边而位于焊盘的附近，用以接收和发送信号。为了防止集成电路的损坏，可将ESD保护电路放置在每个焊盘附近，用以在集成电路的线路受到损坏之前传感和抑制静电放电。
可将ESD作用定义为耦合于集成电路的静电放电。ESD作用可分为两种方式，其一，ESD作用可出现在集成电路的任何两个焊盘之间，其二，ESD作用可出现在集成电路与任何其他物体之间。
通过在I/O电路上的ESD线路所提供的保护典型地可使用MIL-STD 883C或DOD-STD 1686A来进行测量。ESD试验机提供了特定电压和电流波形的ESD作用。ESD试验机可在集成电路的任何两个焊盘(或焊盘组)之间提供ESD作用。由此，ESD保护电路必须保护集成电路防止任何两个I/O焊盘之间、I/O焊盘与电源线之间、或电源下线之间的ESD作用。
通常用于防止由于ESD作用而造成的损坏的元件就是硅控制整流器(SCR)。SCR具有理想的特性，使得其可用于ESD保护电路。SCR可通过触发电压而启动。SCR一旦提供触发电压将迅速接通，其将迅速反应以防止损坏集成电路。SCR具有极低的阻抗，其可有效低缩短ESD的作用，以防止有害电压作用于任何电路上。
如何使SCR触发在不同ESD保护电路之间变化。例如，现有技术的ESD保护电路使用的是场效应晶体管(FET)来触发SCR的。产生触发电压的机构会使FET击穿，由此将电压耦合到SCR上。该方法的问题在于，FET将必须进行度量，以保证在集成电路上的其它器件击穿之前使其击穿。改善FET的击穿首先需要额外的晶片加工步骤，由此会增加成本并使制造工艺复杂化。另外，可以改善最靠近焊盘的器件，使其具有比触发FET高的击穿电压，但这会损失性能。
图1是根据本发明耦合到焊盘上的静电放电(ESD)保护电路11的示意图。ESD保护电路11不使用器件击穿作为触发机构，使得其只在每次ESD作用出现时操作。ESD保护电路11很容易集成在半导体晶片上，并且其足够小以便放置在焊盘的附近。ESD保护电路11包括硅控制整流器(SCR)22，电容17，和电阻18。施加到焊盘上的静电放电会通过电容17耦合并横跨电阻18产生电压。横跨电阻18的电压会触发SCR 22，使其将焊盘与电源端Vss短路。SCR 22会将静电放电短路，以防止有害电压耦合到其它与焊盘相连接的电路上。
SCR 22包括晶体管12，13，和16，和电阻14和15。晶体管12和13具有集电极、基极、和发射极，其分别对应于第一电极、控制极、和第二电极。晶体管12是PNP双极晶体管。晶体管13是NPN双极晶体管。晶体管16具有漏、栅和源，其分别对应于第一电极、控制极、和第二电极。晶体管16是绝缘栅场效应晶体管(IGFET)。电阻14和15是与SCR 22集成型式有关的寄生阻值。
晶体管12具有的集电极连接于结点20、基极连接于结点19，和发射极连接于焊盘上。晶体管13具有的集电极连接于结点19、基极连接于结点20，和发射极连接于电源端Vss上。电阻15具有的第一端连接于焊盘上，其第二端连接于结点19上。电阻14具有的第一端连接于结点20上，其第二端连接于电源端Vss上。晶体管16具有的漏极连接于结点19上，栅极连接于结点21上，和源极连接于结点20上。电容17具有的第一端连接于焊盘上，和第二端连接于结点21上。电阻18具有的第一端连接于结点21上，和第二端连接于电源端Vss上。
在ESD保护电路11的实施例中，与焊盘所连接的电路是IGFET基电路。直接相关的与焊盘耦合的典型的输入/输出(I/O)电路。I/O电路会由于其靠近焊盘而首先损坏。通常，使与焊盘连接的电路(例如，大的输出驱动器器件)的损坏是由于氧化栅的击穿。ESD保护电路11会在氧化栅受到ESD作用而损坏之前启动。SCR 22具有极低的阻抗，其可有效地将ESD作用的能量放掉，而不产生使集成电路上的线路损坏的电压。
电容17和电阻18形成分压电路，用以在瞬时电压施加到焊盘上时产生SCR 22的控制电压。晶体管12和13形成正反馈网络，其中晶体管12的集电极电流会驱动晶体管13的基极，并且晶体管13的集电极电流会驱动晶体管12的基极。电阻14和15由于SCR 22的布置而具有寄生阻值。电阻14和15典型的阻值分别为10欧姆和2000欧姆。电阻14和15二者具有的阻值不会对SCR 22的性能产生大的影响，因此其可以不包括在计算中，但其应当引起注意，其阻值是存在的，并且应考虑到电阻14或15可能会具有高数值。
两个因素会涉及由电容17和电阻18组成的分压器的操作。其一，当正常信号提供给焊盘时，SCR 22不应触发。其二，如果ESD作用出现在焊盘上的话，分压器应触发SCR 22。正常信号和ESD作用二者会产生瞬时电压，其会在结点21上产生电压。在计算电容17和电阻18的数值之前需要ESD作用的再现。
用于静电放电的公知型式是人体型式(HBM)。人体型式表示ESD作用通过一串联电阻/电感/电容(RLC)电路，其表示人接触到集成电路中的一个脚。ESD作用还具有公共返回点，用以通过另一个脚为人(RLC电路)和集成电路提供电路通路。图2是人体型式ESD作用的曲线。HBM ESD作用的特征在于，快速上升的瞬态电压或电流，其具有的上升时间tHBM在1毫微秒和10毫微秒之间。ESD作用的电压电平约是几百或几千伏。图1的ESD保护电路11在上述上升时间tHBM内必须触发并短路HBM ESD作用。
如上所述，在IGFET基集成电路中的ESD作用会损坏氧化栅。氧化栅击穿的经验分析表明，损坏会出现在瞬时电压比DC电压高的电压下。为了清楚地理解和说明，最好是使用典型的半导体晶片加工的一个实例，来确定图1的ESD保护电路11的电容17和电阻18。例如，具有0.8微米栅长的IGFET晶片加工使用了100埃厚度的氧化栅。经验分析已经表明，氧化栅的击穿会出现在10伏DC电压施加在氧化栅上或施加20伏瞬态电压的时候。参见图1，ESD保护电路11必须在焊盘达到20伏之前使SCR 22启动，因为，ESD作用具有瞬间现象，其对应于使氧化栅击穿的高电压。
虽然氧化栅可以承受20伏瞬态电压，但电压例如12伏可被选择作为触发电压(Vtrigger)，其可提供大的容限以防出错，用以保证在ESD作用时使ESD保护电路11启动。电压Vtrigger是焊盘上的电压。如上所述，电阻14(10欧姆)和15(2000欧姆)对ESD保护电路11的设计不会有大的阻碍，因此，其可以不包括在计算中。
当在结点21上的电压超过晶体管16的阈值电压时，晶体管16启动。该类型器件的典型阈值电压为0.5伏(Vth)。电容17(C17)和电阻18(R18)形成分压器。在瞬时状态下的分压器会在结点21上产生电压(V21)，其对应于等式(1)：
V21＝Vtrigger*(R18/(R18+(1/ω*C17))) (1)
其中Vtrigger是焊盘上的电压，和ω等于2πf(f＝频率)。在该例中，触发电压为12伏(v)，在触发电压下结点21上的电压为0.5伏(晶体管16的阈值电压)。
可以对ESD保护电路11加以选择的就是选择电阻18的值并为电容17而解等式(1)，或选择电容17的值并为电阻18而解等式(1)。在该例中，在晶体管16的配置中最好是集成电容17。晶体管16是具有多晶硅栅的IGFET。用以制成电容17的有效方法是在晶体管16的多硅栅上形成第一层金属。二氧化硅介质将第一层金属与多晶硅隔开。第一层金属形成电容17的顶板，并且多晶硅栅形成电容17的底板。例如，以上述方法所形成的晶体管16将具有多晶硅栅区，其将会与第一层金属产生15毫微微法(fF)的电容。由于以这种方式形成了电容17，所以使ESD保护器件11具有最小可能的尺寸。
应注意的是，等式1具有频率项ω＝2πf。瞬时电压不是纯频率。通常瞬时电压可变换为实际应用中如传输线的频率，以计算确定传输的快速上升的时间。对于人体型式ESD作用的最差的情况是10毫微秒(ns)的上升时间(tr(esd))。10毫微秒上升的时间对应于最差情况的能量，其必须通过ESD保护电路11进行放电。等式(2)是对于ESD作用的上升时间与频率变换的等式。
fesd＝0.37/tr(esd) (2)
为求电阻18而解等式(1)，并为频率项而使用等式(2)以产生等式3。
R18＝(1/(2πfesd*C18))*(1/((Vtrigger/V21)-1)) (3)
插入等式(3)的变量数值(fesd＝0.37/10ns，C18＝15fF，Vtrigger＝12V，和V21＝0.5V)以产生12.468千欧的电阻值(R18)。
硅控制整流器(SCR)触发的速度对应于短路ESD作用的延迟。SCR时间常数表示的第一次近似值使用上述0.8微米栅长IGFET工艺参数来表示。在IGFET加工实例中，使用的是P型衬底。在N阱中形成P型IGFET晶体管的同时在P型衬底上形成N型IGFET晶体管。
SCR 22包括双极晶体管12和13。晶体管13是NPN晶体管，其形成横向器件。晶体管13包括N+区作为发射极，P型衬底作为基极，和N阱作为集电极。晶体管12是PNP晶体管，其形成纵向器件。晶体管12包括P+区作为发射极，N阱为基极，和P型衬底作为集电极。P+区(PNP发射极)是在N阱上形成的。要注意的是，N阱既是NPN晶体管的集电极，也是PNP晶体管的基极。同样地，P型衬底既是PNP晶体管的集电极，也是NPN晶体管的基极。纵向PNP晶体管是SCR 22的高增益器件。晶体管16将基极电流拉出晶体管12，以启动晶体管12和13之间的正反馈。
在实例方法中，晶体管13是横向NPN晶体管，其具有8.2微米的晶体管基极宽度(Wp)。晶体管13的基极宽度可定义为由N阱(集电极)到N+发射极的距离。NPN晶体管的基极迁移率μp为150(厘米2/伏*秒)。NPN晶体管基极扩散系数Dp为0.26(伏*微米)。
晶体管12是纵向PNP晶体管，其具有1.0微米的晶体管基极宽度(Wn)。晶体管12的基极宽度可定义为P+发射极与P型衬底之间的距离。PNP晶体管的基极迁移率μn为400(厘米2/伏*秒)。PNP晶体管基极扩散系数Dn为0.26(伏*微米)。
NPN晶体管的时间常数tNPN可由等式(4)来确定。
tNPN＝Wp2/(2*Dp) (4)
将实例方法中的各数值插入可得tNPN为86.205毫微秒。
PNP晶体管的时间常数tPNP可扫等式(5)来确定。
tPNP＝Wn2/(2*Dn) (5)
将实例方法中的各数值插入可得tPNP为0.481毫微秒。按照所期望的，横向NPN晶体管明显地要比纵向PNP晶体管慢。
第一次SCR时间常数tSCR可定义为NPN和PNP晶体管时间常数的均方根，如等式(6)所示。
tSCR＝(tNPN*tPNP)1/2 (6)
使用在等式4和5中所计算的时间常数数值可得到SCR时间常数为6.438毫微秒。虽然，HBM ESD型式可以象上述1毫秒那么快，但是，这样的事实依然保留，即其它ESD保护器件如通常放置在焊盘和电源母线上的二极管可将ESD作用的初始瞬态部分分布于集成电路的整个电容上，由此大大地减缓了瞬态。这使得SCR可以在人体型式下的任何条件下工作。
SCR 22的时间常数是重要的，因为它确定了启动SCR 22所需的最小瞬态电压周期。换句话说，当正常信号施加于集成电路的焊盘上时，SCR 22应当不启动。由于解等式(1)，在焊盘上的电压(Vtrigger)会得出等式(7)。
Vtrigger＝V21*(1+(1/(R18*ω*C17))) (7)
在该例中，将SCR 22的时间常数放于等式7中，用作瞬态电压的等效频率。等式(8)确定了SCR 22触发所需的最小瞬态电压。
Vtrigger＝V21*(1+(tSCR/(2π*0.37*R18*C17))) (8)
解等式(8)可得到数值7.903伏，其可作为触发SCR 22的最小电压。因此，在使用该方法的集成电路正常操作条件(3伏信号电平)下，不依赖瞬态电压的速度触发SCR 22是不可能的。
现在应当理解，ESD保护电路已经达到了在ESD作用施加于集成电路的焊盘上时防止ESD损失。ESD保护电路不使用器件击穿作为SCR的触发机构。而使用的是由电容和电阻组成的分压器电路，以在ESD作用中提供电压用于启动SCR。分压器电路必须能触发ESD作用的型式范围，它还必须能触发由集成电路所施加或提供的信号。为了获得这种情况，可将SCR设计成基于ESD作用瞬态电压最坏的情况，其可在比集成电路操作电压大的多的电压下触发。可以使SCR的延迟时间足够长，以防止集成电路的正常信号触发SCR。因此，可以获得一种可靠精确简单地制造ESD保护电路的方法，其可在宽的操作条件范围内工作。
在对本发明的特定实施例示出和说明的同时，对于本技术领域的普通专业人员来说进行进一步的变形和改进将会出现。可以理解，本发明不限于所示的特定形式，所附权利要求试图覆盖所有改进，其均未脱离本发明的精神和范围。
Claims (10)
1.一种与集成电路上的焊盘耦合的静电放电(ESD)保护电路(11)，其特征在于包括：
电容(17)，具有连接于焊盘上的第一端，和第二端；
电阻(18)，具有第一端连接于所述电容(17)的所述第二端上，而第二端连接于电源端，用以接收电源电压，所述电容(17)和所述电阻(18)形成分压器；和
硅控制整流器(SCR)(22)，具有第一端连接于焊盘上，触发输入连接于所述电容的所述第二端上，和第二端连接于所述电源端上，其中施加于焊盘上的瞬态电压在预定能量电平以上时会触发所述SCR(22)。
2.如权利要求1所述的静电放电保护电路(11)，其特征在于所述SCR(22)包括：
第一晶体管(12)，其具有第一电极连接于所述电源端上，控制极连接于焊盘上，和第二电极连接于焊盘上；和
第二晶体管(13)，其具有第一电极连接于所述第一晶体管(12)的所述控制极上，控制极连接于所述电源端上，和第二电极连接于所述电源端上。
3.如权利要求2所述的静电放电保护电路(11)，其中所述SCR进一步包括第一电阻(15)，其连接在所述第一晶体管(12)的所述第二电极与所述第一晶体管(12)的所述控制极之间。
4.如权利要求2所述的静电放电保护电路(11)，其中所述SCR进一步包括第二电阻(14)，其连接在所述第二晶体管(13)的所述第二电极与所述第二晶体管(13)的所述控制极之间。
5.如权利要求2所述的静电放电保护电路(11)，其中所述SCR进一步包括第三晶体管(16)，其具有第一电极连接于所述第一晶体管(12)的所述控制极上，控制极连接于所述电容(17)的所述第二端上，和第二电极连接于所述第二晶体管(13)的所述控制极上。
6.一种用以选择分压器数值的方法，其电压数值可用于触发硅控制整流器(SCR)(22)，以短路作用在集成电路焊盘上的静电放电(ESD)，用以防止损坏，分压器的特征在于，电容(17)与电阻(18)串联地连接在焊盘与电源端之间，其方法的特征在于包括下列步骤：
选择焊盘上的触发电压，其小于集成电路的最大瞬态电压；和
计算在一定频率下的分压器数值，其对应于最坏情况的ESD作用上升时间。
7.一种分压器电路，用以启动硅控制整流器(SCR)(22)，以短路静电放电(ESD)作用，SCR可连接在集成电路的焊盘与电源端之间，所述分压器电路的特征在于包括：
电容(17)，其具有第一端连接于焊盘上，和第二端连接于SCR(22)的控制端上；和
电阻(18)，其具有第一端连接于所述电容(17)的所述第二端上，和第二端连接于电源端上，其中施加于焊盘上的瞬态电压可启动SCR(22)，所述瞬态电压超过预定电压小于集成电路的最大瞬态电压，并且其中可计算所述电容(17)和电阻(18)的数值，用以在对应于最坏情况的静电放电作用的频率下触发SCR(22)。
8.如权利要求7的分压器电路，其中SCR(22)具有接通时间常数，其可防止集成电路正常操作信号触发SCR(22)。
9.如权利要求8的分压器电路，其中最坏情况的静电放电作用对应于人体型式静电放电作用。
10.如权利要求9的分压器电路，其中所述最坏情况的静电放电作用对应于最小能量转移的情况。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/706868 | 1996-09-03 | ||
| US08/706,868 US5781388A (en) | 1996-09-03 | 1996-09-03 | Non-breakdown triggered electrostatic discharge protection circuit for an integrated circuit and method therefor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1175795A true CN1175795A (zh) | 1998-03-11 |
Family
ID=24839403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN97116860A Pending CN1175795A (zh) | 1996-09-03 | 1997-09-02 | 用于集成电路的非击穿触发静电放电保护电路及其方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US5781388A (zh) |
| EP (1) | EP0827252A3 (zh) |
| JP (1) | JPH10134988A (zh) |
| KR (1) | KR19980024304A (zh) |
| CN (1) | CN1175795A (zh) |
| TW (1) | TW346674B (zh) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7072161B2 (en) | 2001-10-19 | 2006-07-04 | Winbond Electronics Corporation | High ESD stress sustaining ESD protection circuit |
| CN1309079C (zh) * | 2003-07-24 | 2007-04-04 | 松下电器产业株式会社 | 半导体集成电路装置 |
| CN1310323C (zh) * | 2000-08-08 | 2007-04-11 | 三菱电机株式会社 | 半导体装置 |
| CN1317763C (zh) * | 2004-05-13 | 2007-05-23 | 威盛电子股份有限公司 | 静电放电保护电路 |
| CN100390987C (zh) * | 2004-02-18 | 2008-05-28 | 富士通株式会社 | 静电放电保护电路 |
| CN100401512C (zh) * | 2002-03-26 | 2008-07-09 | 华邦电子股份有限公司 | 利用硅控整流器的静电放电保护电路 |
| CN1930676B (zh) * | 2004-03-12 | 2010-06-16 | 罗姆股份有限公司 | 半导体装置 |
| CN102204054A (zh) * | 2008-10-31 | 2011-09-28 | 剑桥硅无线电有限公司 | 低电压静电放电保护 |
| CN103378090A (zh) * | 2012-04-24 | 2013-10-30 | 新加坡商格罗方德半导体私人有限公司 | 用于程序化板的具有可调式保持电压的静电放电保护设备 |
| CN103456722A (zh) * | 2012-05-30 | 2013-12-18 | 新加坡商格罗方德半导体私人有限公司 | 闩锁周全以硅控整流器为基础的设备 |
| CN103715677A (zh) * | 2012-10-09 | 2014-04-09 | 旺宏电子股份有限公司 | 静电放电保护装置 |
| CN108305860A (zh) * | 2018-03-20 | 2018-07-20 | 珠海市杰理科技股份有限公司 | 兼容交流耦合电容的射频电路引脚 |
| CN109314388A (zh) * | 2018-09-13 | 2019-02-05 | 深圳市汇顶科技股份有限公司 | 静电泄放保护电路及集成电路芯片 |
| WO2023000489A1 (zh) * | 2021-07-19 | 2023-01-26 | 长鑫存储技术有限公司 | 静电保护电路及芯片 |
Families Citing this family (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0851552A1 (en) * | 1996-12-31 | 1998-07-01 | STMicroelectronics S.r.l. | Protection ciruit for an electric supply line in a semiconductor integrated device |
| US6313509B1 (en) * | 1997-04-04 | 2001-11-06 | Nippon Steel Corporation | Semiconductor device and a MOS transistor for circuit protection |
| US6046894A (en) * | 1998-03-02 | 2000-04-04 | Motorola, Inc. | Semiconductor protection circuit and method |
| US6034552A (en) * | 1998-04-30 | 2000-03-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Output ESD protection using dynamic-floating-gate arrangement |
| DE59902368D1 (de) | 1998-09-25 | 2002-09-19 | Infineon Technologies Ag | Schutzschaltung auf einer integrierten schaltung |
| KR100518526B1 (ko) * | 1999-02-25 | 2005-10-04 | 삼성전자주식회사 | 사이리스터의 트리거 전류를 이용한 정전하 방전회로 |
| JP4617527B2 (ja) | 1999-04-08 | 2011-01-26 | 株式会社デンソー | 回路装置 |
| US6245610B1 (en) * | 1999-09-28 | 2001-06-12 | United Microelectronics Corp. | Method of protecting a well at a floating stage |
| US6442008B1 (en) * | 1999-11-29 | 2002-08-27 | Compaq Information Technologies Group, L.P. | Low leakage clamp for E.S.D. protection |
| TW457688B (en) * | 1999-12-20 | 2001-10-01 | Winbond Electronics Corp | Input/output port with high voltage tolerance |
| US6493199B1 (en) * | 2000-10-26 | 2002-12-10 | Winbond Electronics Corporation | Vertical zener-triggered SCR structure for ESD protection in integrated circuits |
| TW479342B (en) * | 2001-01-05 | 2002-03-11 | Macronix Int Co Ltd | Electrostatic discharge protection circuit of input/output pad |
| US6803633B2 (en) | 2001-03-16 | 2004-10-12 | Sarnoff Corporation | Electrostatic discharge protection structures having high holding current for latch-up immunity |
| JP4176481B2 (ja) * | 2001-03-16 | 2008-11-05 | サーノフ コーポレーション | 混成した超低電圧電源を備えた、高速技術のための静電放電保護構造 |
| US7589944B2 (en) * | 2001-03-16 | 2009-09-15 | Sofics Bvba | Electrostatic discharge protection structures for high speed technologies with mixed and ultra-low voltage supplies |
| US6437961B1 (en) | 2001-03-30 | 2002-08-20 | Koninklijke Philips Electronics N.V. | Electrostatic discharge circuit having power-up and power-down protection |
| US6573566B2 (en) * | 2001-07-09 | 2003-06-03 | United Microelectronics Corp. | Low-voltage-triggered SOI-SCR device and associated ESD protection circuit |
| US6590261B2 (en) * | 2001-10-10 | 2003-07-08 | Macronix International Co., Ltd. | Electrostatic discharge protection structure |
| US6734504B1 (en) | 2002-04-05 | 2004-05-11 | Cypress Semiconductor Corp. | Method of providing HBM protection with a decoupled HBM structure |
| US7291887B2 (en) * | 2002-06-19 | 2007-11-06 | Windbond Electronics Corp. | Protection circuit for electrostatic discharge |
| US6714061B2 (en) * | 2002-07-17 | 2004-03-30 | Intel Corporation | Semiconductor controlled rectifier / semiconductor controlled switch based ESD power supply clamp with active bias timer circuitry |
| KR100861193B1 (ko) * | 2002-07-18 | 2008-09-30 | 주식회사 하이닉스반도체 | 정전기 방전 보호 회로 |
| US6822295B2 (en) * | 2002-07-30 | 2004-11-23 | Honeywell International Inc. | Overvoltage protection device using pin diodes |
| WO2004025702A2 (en) * | 2002-09-11 | 2004-03-25 | Pan Jit Americas, Inc | Electrostatic discharge protection device for high speed transmission lines |
| US7847317B2 (en) * | 2002-12-31 | 2010-12-07 | Intel Corporation | Low-capacitance electrostatic discharge protection diodes |
| KR100941435B1 (ko) * | 2003-01-13 | 2010-02-11 | 엘지이노텍 주식회사 | 배터리 관리용 아이씨의 정전기 방전에 대한 오동작 방지 회로 |
| DE10348446B4 (de) * | 2003-10-14 | 2011-12-15 | Zentrum Mikroelektronik Dresden Ag | Anordnung für eine ESD-Schutzschaltung |
| US7245466B2 (en) * | 2003-10-21 | 2007-07-17 | Texas Instruments Incorporated | Pumped SCR for ESD protection |
| DE102004007241A1 (de) * | 2004-02-13 | 2005-09-01 | Austriamicrosystems Ag | Schaltungsanordnung und Verfahren zum Schutz einer integrierten Halbleiterschaltung |
| JP4651044B2 (ja) * | 2004-02-13 | 2011-03-16 | オーストリアマイクロシステムズ アクチエンゲゼルシャフト | 集積半導体回路を保護するための回路装置および方法 |
| US20050275029A1 (en) * | 2004-06-15 | 2005-12-15 | Jeffrey Watt | Fast turn-on and low-capacitance SCR ESD protection |
| US7042028B1 (en) * | 2005-03-14 | 2006-05-09 | System General Corp. | Electrostatic discharge device |
| JP2008251755A (ja) * | 2007-03-30 | 2008-10-16 | Eudyna Devices Inc | 半導体装置 |
| US7638857B2 (en) * | 2008-05-07 | 2009-12-29 | United Microelectronics Corp. | Structure of silicon controlled rectifier |
| KR101006097B1 (ko) * | 2008-11-10 | 2011-01-07 | 주식회사 하이닉스반도체 | 정전기 보호회로 |
| CN101656239B (zh) * | 2009-07-22 | 2011-06-15 | 上海宏力半导体制造有限公司 | 一种降低寄生电容的键合焊盘及其制备方法 |
| EP2580780B1 (en) * | 2010-06-09 | 2018-05-23 | Analog Devices, Inc. | Apparatus for electronic systems reliability |
| US8970239B2 (en) | 2010-09-27 | 2015-03-03 | International Business Machines Corporation | Methods and systems for detecting ESD events in cabled devices |
| US20120236447A1 (en) * | 2011-03-14 | 2012-09-20 | Mack Michael P | Input-output esd protection |
| US8354722B2 (en) | 2011-05-31 | 2013-01-15 | International Business Machines Corporation | SCR/MOS clamp for ESD protection of integrated circuits |
| US8610183B2 (en) * | 2011-08-04 | 2013-12-17 | Texas Instruments Incorporated | Field controlled diode with positively biased gate |
| JP2014132717A (ja) | 2013-01-07 | 2014-07-17 | Seiko Epson Corp | 静電気放電保護回路及び半導体回路装置 |
| US10006942B2 (en) * | 2013-05-13 | 2018-06-26 | Intel IP Corporation | Board, integrated circuit testing arrangement, and method for operating an integrated circuit |
| JP2014241537A (ja) | 2013-06-12 | 2014-12-25 | 株式会社東芝 | 静電気保護回路 |
| CN108615728B (zh) * | 2016-12-12 | 2021-08-03 | 中国航空工业集团公司西安航空计算技术研究所 | 芯片内高压雷击防护电路 |
| CN106786463A (zh) * | 2017-01-04 | 2017-05-31 | 上海华虹宏力半导体制造有限公司 | 高压esd保护触发电路 |
| TWI661530B (zh) * | 2018-02-13 | 2019-06-01 | 力晶積成電子製造股份有限公司 | 靜電放電保護元件 |
| FR3080948A1 (fr) * | 2018-05-02 | 2019-11-08 | Stmicroelectronics (Rousset) Sas | Circuit integre comprenant un element capacitif, et procede de fabrication |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4400711A (en) * | 1981-03-31 | 1983-08-23 | Rca Corporation | Integrated circuit protection device |
| JP3375659B2 (ja) * | 1991-03-28 | 2003-02-10 | テキサス インスツルメンツ インコーポレイテツド | 静電放電保護回路の形成方法 |
| US5225702A (en) * | 1991-12-05 | 1993-07-06 | Texas Instruments Incorporated | Silicon controlled rectifier structure for electrostatic discharge protection |
| US5272097A (en) * | 1992-04-07 | 1993-12-21 | Philip Shiota | Method for fabricating diodes for electrostatic discharge protection and voltage references |
| US5400202A (en) * | 1992-06-15 | 1995-03-21 | Hewlett-Packard Company | Electrostatic discharge protection circuit for integrated circuits |
| US5610425A (en) | 1995-02-06 | 1997-03-11 | Motorola, Inc. | Input/output electrostatic discharge protection circuit for an integrated circuit |
| US5528188A (en) * | 1995-03-13 | 1996-06-18 | International Business Machines Corporation | Electrostatic discharge suppression circuit employing low-voltage triggering silicon-controlled rectifier |
| US5708288A (en) * | 1995-11-02 | 1998-01-13 | Motorola, Inc. | Thin film silicon on insulator semiconductor integrated circuit with electrostatic damage protection and method |
-
1996
- 1996-09-03 US US08/706,868 patent/US5781388A/en not_active Expired - Fee Related
-
1997
- 1997-08-11 EP EP97113871A patent/EP0827252A3/en not_active Withdrawn
- 1997-08-11 TW TW086111478A patent/TW346674B/zh not_active IP Right Cessation
- 1997-09-02 CN CN97116860A patent/CN1175795A/zh active Pending
- 1997-09-02 JP JP9252715A patent/JPH10134988A/ja active Pending
- 1997-09-03 KR KR1019970045632A patent/KR19980024304A/ko not_active Application Discontinuation
-
1998
- 1998-02-02 US US09/017,139 patent/US6177298B1/en not_active Expired - Fee Related
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1310323C (zh) * | 2000-08-08 | 2007-04-11 | 三菱电机株式会社 | 半导体装置 |
| US7072161B2 (en) | 2001-10-19 | 2006-07-04 | Winbond Electronics Corporation | High ESD stress sustaining ESD protection circuit |
| CN100401512C (zh) * | 2002-03-26 | 2008-07-09 | 华邦电子股份有限公司 | 利用硅控整流器的静电放电保护电路 |
| CN1309079C (zh) * | 2003-07-24 | 2007-04-04 | 松下电器产业株式会社 | 半导体集成电路装置 |
| CN100390987C (zh) * | 2004-02-18 | 2008-05-28 | 富士通株式会社 | 静电放电保护电路 |
| CN1930676B (zh) * | 2004-03-12 | 2010-06-16 | 罗姆股份有限公司 | 半导体装置 |
| CN1317763C (zh) * | 2004-05-13 | 2007-05-23 | 威盛电子股份有限公司 | 静电放电保护电路 |
| CN102204054A (zh) * | 2008-10-31 | 2011-09-28 | 剑桥硅无线电有限公司 | 低电压静电放电保护 |
| CN103378090A (zh) * | 2012-04-24 | 2013-10-30 | 新加坡商格罗方德半导体私人有限公司 | 用于程序化板的具有可调式保持电压的静电放电保护设备 |
| CN103378090B (zh) * | 2012-04-24 | 2015-11-18 | 新加坡商格罗方德半导体私人有限公司 | 用于程序化板的具有可调式保持电压的静电放电保护设备 |
| CN103456722A (zh) * | 2012-05-30 | 2013-12-18 | 新加坡商格罗方德半导体私人有限公司 | 闩锁周全以硅控整流器为基础的设备 |
| CN103456722B (zh) * | 2012-05-30 | 2017-04-12 | 新加坡商格罗方德半导体私人有限公司 | 闩锁周全以硅控整流器为基础的设备 |
| CN103715677A (zh) * | 2012-10-09 | 2014-04-09 | 旺宏电子股份有限公司 | 静电放电保护装置 |
| CN103715677B (zh) * | 2012-10-09 | 2016-08-03 | 旺宏电子股份有限公司 | 静电放电保护装置 |
| CN108305860A (zh) * | 2018-03-20 | 2018-07-20 | 珠海市杰理科技股份有限公司 | 兼容交流耦合电容的射频电路引脚 |
| CN109314388A (zh) * | 2018-09-13 | 2019-02-05 | 深圳市汇顶科技股份有限公司 | 静电泄放保护电路及集成电路芯片 |
| WO2023000489A1 (zh) * | 2021-07-19 | 2023-01-26 | 长鑫存储技术有限公司 | 静电保护电路及芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10134988A (ja) | 1998-05-22 |
| US6177298B1 (en) | 2001-01-23 |
| TW346674B (en) | 1998-12-01 |
| EP0827252A2 (en) | 1998-03-04 |
| EP0827252A3 (en) | 1999-06-16 |
| KR19980024304A (ko) | 1998-07-06 |
| US5781388A (en) | 1998-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1175795A (zh) | 用于集成电路的非击穿触发静电放电保护电路及其方法 | |
| US5821572A (en) | Simple BICMOS process for creation of low trigger voltage SCR and zener diode pad protection | |
| US6912109B1 (en) | Power-rail ESD clamp circuits with well-triggered PMOS | |
| US7224560B2 (en) | Destructive electrical transient protection | |
| JP3174636B2 (ja) | Ｃｍｏｓ集積回路用静電放電保護 | |
| CN100485923C (zh) | 具有将可控硅用作保护元件的静电保护电路的半导体装置 | |
| US6617649B2 (en) | Low substrate-noise electrostatic discharge protection circuits with bi-directional silicon diodes | |
| US5930094A (en) | Cascoded-MOS ESD protection circuits for mixed voltage chips | |
| Duvvury et al. | Substrate pump NMOS for ESD protection applications | |
| US5291051A (en) | ESD protection for inputs requiring operation beyond supply voltages | |
| JPH0855958A (ja) | 静電破壊保護回路 | |
| EP0583105A1 (en) | ESD protection using NPN bipolar transistor | |
| JPH08293583A (ja) | 集積回路の入出力静電放電保護回路 | |
| JPH07321628A (ja) | ヒステリシストリガ回路を用いる静電放電保護 | |
| US7889469B2 (en) | Electrostatic discharge protection circuit for protecting semiconductor device | |
| JP2008502300A (ja) | 電流制御型静電放電保護を提供する方法および装置 | |
| CN1808716A (zh) | 具低电压触发双极性晶体管的静电放电防护单元 | |
| US20110133247A1 (en) | Zener-Triggered SCR-Based Electrostatic Discharge Protection Devices For CDM And HBM Stress Conditions | |
| CN1407621A (zh) | 用于互补金属氧化物半导体输出级的静电放电保护 | |
| US7253453B2 (en) | Charge-device model electrostatic discharge protection using active device for CMOS circuits | |
| US7233475B1 (en) | Integrated circuit with an electrostatic discharge protection circuit | |
| US7116536B2 (en) | Electrostatic discharge protection circuit | |
| US9019670B2 (en) | Bi-directional ESD protection circuit | |
| US7242558B2 (en) | ESD protection module triggered by BJT punch-through | |
| Meneghesso et al. | ESD robustness of smart-power protection structures evaluated by means of HBM and TLP tests |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |