KR100518526B1 - 사이리스터의 트리거 전류를 이용한 정전하 방전회로 - Google Patents

사이리스터의 트리거 전류를 이용한 정전하 방전회로 Download PDF

Info

Publication number
KR100518526B1
KR100518526B1 KR10-1999-0006291A KR19990006291A KR100518526B1 KR 100518526 B1 KR100518526 B1 KR 100518526B1 KR 19990006291 A KR19990006291 A KR 19990006291A KR 100518526 B1 KR100518526 B1 KR 100518526B1
Authority
KR
South Korea
Prior art keywords
voltage
buffer
trigger current
discharge circuit
gate
Prior art date
Application number
KR10-1999-0006291A
Other languages
English (en)
Other versions
KR20000056715A (ko
Inventor
김대규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-1999-0006291A priority Critical patent/KR100518526B1/ko
Publication of KR20000056715A publication Critical patent/KR20000056715A/ko
Application granted granted Critical
Publication of KR100518526B1 publication Critical patent/KR100518526B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices

Abstract

사이리스트의 트리거 전류를 이용한 정전하 방전 회로가 개시된다. 본 발명은 전원전압단에 인가되는 고전압으로 인하여 발생하는 전하를 방전시키는 정전하 방전 회로에 있어서, 정전하 방전 회로는 고전압에 대응하여 완만히 상승하는 완충전압을 발생하는 완충기와, 소정의 트리거 전류에 의하여 구동되어 전원 전압단의 전하를 접지전압쪽으로 방전시키는 방전부와, 완충 전압에 의하여 트리거 전류를 방전부에 제공하는 스위칭부를 구비한다. 방전부는 게이트에 트리거 전류가 인가되는 사이리스터(SCR)인 것이고, 스위칭부는 완충전압이 게이트에 인가되어 포화상태로 들어가는 엔모스 트랜지스터이다.

Description

사이리스터의 트리거 전류를 이용한 정전하 방전 회로{ESD circuit using trigger current for SCR}
본 발명은 반도체 집적회로에 관한 것으로서, 특히 정전하 방전 회로에 관한 것이다.
일반적으로, 반도체 장치를 조작하는 사람이나 기계로 인하여 반도체장치에 수 천 볼트에 해당하는 전압이 순간적으로 패드에 인가되는 경우가 발생할 수 있다. 이때, 매우 많은 정전하가 발생하여 반도체 장치의 내부회로들은 파괴될 수 있다. 그러므로, 반도체 장치는 외부로부터 순간적으로 가해지는 수 천 볼트의 높은 전압에 견딜 수 있도록 보호회로(protection circuit), 즉 정전하 방전 회로(electro-static discharge circuit)를 구비한다. 정전하 방전 회로는 반도체장치의 각 패드와 내부회로 사이에 개재된다.
정전하 방전회로는 각 패드에 반도체장치의 동작전압 범위를 벗어나는 고전압이 인가되는 경우에 각 패드에 주입되는 정전하를 전원 패드 또는 접지 패드를 통하여 바이패스시킴으로써 내부회로를 보호하는 기능을 수행한다. 그러므로, 정전하 방전 회로는 수 천 볼트에 해당하는 전압이 순간적으로 패드에 인가될 때 발생하는 많은 정전하를 빠른 속도로 방전시킬 필요가 있다.
정전하 방전 회로의 정전하 방전 능력을 증대시키기 위하여, 정전하를 방전시키는 주요한 소자로서 사이리스터(SCR)가 사용된다. 종래의 기술에서의 사이리스터는 오프(off)상태에 있다가, 애노드와 캐소드 사이에 걸리는 전압이 "턴온" 전압 이상일 때 트리거되어 도통상태가 된다. 따라서, 도통된 사이리스터는 애노드로부터 캐소드로 흐르는 많은 전류를 이용하여 정전하를 바이패스시킨다.
그런데, 사이리스터를 도통시키기 위해 인가되는 사이리스터의 "턴온" 전압 30V 내지 50V로서 내부 회로를 구성하는 소자의 항복 전압 이상의 전압이다. 예를 들어 설명하면, 150Å 내지 200Å 두께의 게이트 산화막을 갖는 0.6㎛ 내지 0.8㎛ CMOS 제조공정에서 산화막 항복 세기(breakdown strength)가 10㎹/㎝ 정도이다. 그러므로, 게이트 산화막은 게이트 산화막 양단에 인가되는 15V 내지 20V의 전압에 의해 손상을 입게 되어, 종래의 정전하 방전 회로에서의 사이리스터는 CMOS 게이트 산화막을 보호하지 못하는 문제점을 지닌다.
따라서, CMOS 게이트 산화막을 손상시키지 않으면서 사이리스터를 도통시키기 위한 다른 방법으로, 사이리스터의 게이트에 인가되는 트리거 전류를 이용하여 사이리스터의 "턴온" 전압을 낮추는 방법이 요구된다.
본 발명의 목적은 사이리스터의 "턴온" 전압을 낮추어 정전하를 방전시키는 정전하 방전 회로를 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명의 전원전압단에 인가되는 고전압으로 인하여 발생하는 전하를 방전시키는 정전하 방전 회로는, 고전압에 대응하여 완만히 상승하는 완충전압을 발생하는 완충기와, 소정의 트리거 전류에 의하여 구동되어 전원 전압단의 전하를 접지전압쪽으로 방전시키는 방전부와, 완충 전압에 의하여 트리거 전류를 방전부에 제공하는 스위칭부를 구비한다.
바람직하기로는, 방전부는 게이트에 트리거 전류가 인가되는 사이리스터(SCR)이고, 스위칭부는 완충전압이 게이트에 인가되어 포화상태로 들어가는 엔모스 트랜지스터이다.
이와 같은 정전하 방전 회로는 사이리스터의 게이트에 트리거 전류를 인가하는 방법으로 사이리스트의 "턴-온"전압을 낮추어 정전하를 방전시키므로 CMOS 게이트 산화막을 손상시키지 않는다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 대하여, 동일한 참조부호는 동일한 부재임을 나타낸다.
도 1은 본 발명의 일실시예에 따른 정전하 방전 회로를 나타내는 도면이다. 이를 참조하면, 정전하 방전 회로(10)는 전원전압단에 동작전압 이상의 고전압이 인가될 때 고전압으로 발생하는 전하를 방전시킨다. 정전하 방전 회로(10)는 구체적으로, 완충기(12), 방전부(14) 및 스위칭부(16)를 구비한다.
완충기(12)는 전원전압단(VDD)에 인가되는 고전압에 대응하여 완만히 상승하는 완충전압(Vbuff)을 발생한다. 완충기(12)는 구체적으로, 전원전압단(VDD)와 접지전압단(VSS) 사이에 직렬로 연결된 커패시터(C)와 저항(R)로 구성된다. 완충전압(Vbuff)은 전원전압단(VDD)에 인가되는 고전압으로 커패시터(C)가 충전되면서 나타나는 전압으로서 고전압에 대응하여 서서히 상승한다.
방전부(14)는 소정의 트리거 전류에 의하여 구동되어 전원전압단(VDD)의 전하를 방전한다. 방전부(14)는 바람직하게 전원전압단(VDD)과 접지전압단(VSS) 사이에 배치되는 사이리스터(SCR)이다. 사이리스트(SCR)는 게이트(G)에 인가되는 트리거 전류에 의하여 도통되어 전원전압단(VDD)의 전하를 접지전압(VSS)쪽으로 방전시킨다.
스위칭부(16)는 완충전압(Vbuff)에 의하여 트리거 전류를 방전부(14)의 사이리스트(SCR) 게이트(G)로 제공한다. 스위칭부(16)은 바람직하게 완충전압(Vbuff)에 게이팅되어 포화상태(saturation mode)로 들어가는 엔모스 트랜지스터(QN)이다. 엔모스 트랜지스터(QN)는 포화상태에서 포화전류를 흘리게되는 데 이 포화전류가 방전부(14)에 제공하는 트리거 전류이다.
이와 같은 정전하 방전 회로(10)에 있어서 전원전압단(VDD)에 인가되는 고전압은 완충기(12)를 통하여 완충전압(Vbuff)를 발생하고, 완충전압(Vbuff)에 게이팅되는 스위칭부(16)는 "턴-온"되어 트리거 전류를 발생한다. 스위칭부(16)의 트리거 전류는 방전부(14)의 게이트(G)로 제공되어 방전부(14)를 "턴-온"시킨다. 그러므로, 전원전압단(VDD)에 인가되는 고전압으로 인하여 전원전압단(VDD)에 발생하는 전하는 "턴-온"된 방전부(14)의 사이리스트(SCR)를 통하여 접지전압(VSS)쪽으로 방전된다.
따라서, 본 실시예에 따른 정전하 방전 회로(10)는 사이리스터의 게이트에 인가되는 트리거 전류를 이용하여 사이리스터를 "턴-온"시키므로 종래의 사이리스트에 인가된 "턴-온"전압에 비해 "턴-온"전압을 낮추어 정전하를 방전시킨다. 그러므로, 정전하 방전 회로(10)는 CMOS 게이트 산화막을 손상시키지 않는다.
본 실시예의 정전하 방전 회로(10)의 동작을 도 2의 단면도를 참조하여 설명한다. 도 2를 참조하면, 정전하 방전 회로(10)는 P형의 반도체 기판(100) 상에 완충기(12), 방전부(14) 및 스위칭부(16)로 형성되어있다.
완충기(12)에는 모스 트랜지스터를 이용하여 모스 트랜지스터의 게이트(104)와 정션부(106)를 두 전극으로 하는 커패시터(C)가 형성되어 있고, 모스 트랜지스터의 정션부(106)와 접지(VSS) 사이에 저항(R)이 형성되어 있다.
스위칭부(16)에는 엔모스 트랜지스터(QN)가 형성되어 있다. 엔모스 트랜지스터(QN)의 게이트(110)는 완충기(12) 내 커패시터(C)의 한쪽 전극인 모스 트랜지스터 게이트(104)와 연결되고, 소스(112)는 접지(VSS)에 연결되어 있다.
방전부(12)에는 P-N-P-N 구조의 사이리스터가 형성되어 있다. 첫 번째 P정션은 N웰(122) 내에 형성되어 있는 P정션(120)이고 첫 번째 N정션은 N웰(122)이며, 두 번째 P정션은 P형의 반도체 기판(100)이고 두 번째 N정션은 반도체 기판(100) 내에 형성되어 있는 N정션(124)이다. 첫 번째 P정션(120)은 전원전압(VDD)에, 첫 번째 N정션(122)은 N웰 플러그(plug)(123)를 통하여 스위칭부(16)의 엔모스 트랜지스터 드레인(114)과 연결되어 있다. 그러므로, 첫 번째 P정션(120)은 사이리스터(SCR)의 애노드(A) 단자, 두 번째 N정션(124)은 캐소드(K) 단자, 그리고 첫 번째 N정션(122)의 N웰 플러그(123)가 게이트(G) 단자가 된다.
도 2의 정전하 방전회로(10)의 동작설명은 다음과 같다.
전원전압(VDD)에 동작전압 이상의 고전압이 인가되는 경우, 완충기(12)의 커패시터(C)를 통하여 커패시터(C)의 한쪽 전극 즉, 모스 트랜지스터의 게이트(104)은 서서히 상승하여 완충전압(Vbuff) 레벨이 된다. 완충 전압(Vbuff) 레벨이 게이트(110)에 인가되는 스위칭부(16)인 모스 트랜지스터(QN)는 "턴-온"되어 포화상태가 되며 소스(112)에서 드레인(114)으로 전자들의 이동으로 포화전류(Is)가 형성된다. 모스 트랜지스터(QN)의 포화전류(Is)는 방전부(14)인 사이리스터(SCR)의 첫 번째 N정션인 N웰(122)로 유입된다.
여기서, 방전부(14) 내의 구조를 살펴보면, 방전부(14) 내에는 N웰(122) 내의 첫 번째 P정션(120), N웰(122) 및 P형의 반도체 기판(100)으로 이루어지는 PNP 바이폴라 트랜지스터(Q1)와 두 번째 N정션, P형의 반도체 기판(100) 및 N웰(122)로 이루어지는 NPN 바이폴라 트랜지스터(Q2)가 존재한다.
계속하여, N웰(122)로 유입되는 포화전류(Is)는 PNP 바이폴라 트랜지스터(Q1)의 에미터인 사이리스터(SCR)의 첫 번째 P정션(120)에서 정공들이 유출되도록 한다. 유출되는 정공들의 흐름은 PNP 바이폴라 트랜지스터(Q1)의 베이스인 N웰(122)에서의 베이스전류(Ib_pnp)가 된다. 베이스 전류(Ib_pnp)로 인하여 PNP 바이폴라 트랜지스터(Q1)는 PNP 바이폴라 트랜지스터(Q1)의 전류이득(βpnp)에다 베이스 전류(Ib_pnp)를 곱한 전류값(βpnp×Ib_pnp)인 콜렉터 전류(Ic_pnp)를 흘리게 된다. 콜렉터 전류(Ic-pnp)는 PNP 바이폴라 트랜지스터(Q1)의 콜렉터인 P형의 반도체 기판(100)으로 유입된다.
이 후, P형의 반도체 기판(100)으로 유입된 콜렉터 전류(Ic_pnp)는 NPN 바이폴라 트랜지스터(Q2)의 베이스인 P형의 반도체 기판(100)에서의 베이스 전류(Ib_npn)로 나타나며 NPN 바이폴라 트랜지스터(Q2)의 베이스 전압을 상승시킨다. 그리하여, NPN 바이폴라 트랜지스터(Q2)의 베이스와 접지전압에 연결된 에미터 사이에 순방향 전압이 걸리게 된다. 따라서, NPN 바이폴라 트랜지스터(Q2)의 에미터에서 방출되는 전자들은 베이스 전류(Ib-npn)에 의해 NPN 바이폴라 트랜지스터(Q2)의 콜렉터인 사이리스터(SCR)의 첫 번째 N정션인 N웰(122)로 흡수되어 NPN 바이폴라 트랜지스터(Q2)의 콜렉터 전류(Ic-npn)를 형성한다. 콜렉터 전류(Ic-npn)는 다시 PNP 바이폴라 트랜지스터(Q1)의 베이스 전류(Ib_pnp)로 나타난다.
이러한 PNP 바이폴라 트랜지스터(Q1)와 NPN 바이폴라 트랜지스터(Q2)의 동작은 서로 연계되어 계속된다. 그리하여 최종적으로 사이리스트(SCR)는 도통하고, 도통된 사이리스트(SCR)을 통하여 전원전압(VDD)에 인가되는 고전압으로 인하여 발생하는 전하를 접지전압(VSS)으로 방전시킨다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 본 발명의 정전하 방전 회로는 사이리스터의 게이트에 인가되는 트리거 전류를 이용하여 사이리스터를 "턴-온"시키므로 종래의 사이리스트에 인가된 "턴-온"전압에 비해 "턴-온"전압을 낮추어 정전하를 방전시킨다. 그러므로, 정전하 방전 회로는 CMOS 게이트 산화막을 손상시키지 않는다.
도 1은 본 발명의 일실시예에 따른 정전하 방전 회로의 회로도이다.
도 2는 도 1의 정전하 방전 회로의 단면도이다.

Claims (3)

  1. 전원전압단에 인가되는 고전압으로 인하여 발생하는 전하를 방전시키는 정전하 방전 회로에 있어서, 상기 정전하 방전 회로는
    상기 고전압에 대응하여 완만히 상승하는 완충전압을 발생하는 완충기;
    소정의 트리거 전류에 의하여 구동되어 상기 전원 전압단의 전하를 접지전압쪽으로 방전시키는 방전부; 및
    상기 완충 전압에 의하여 상기 트리거 전류를 상기 방전부에 제공하는 스위칭부를 구비하는 것을 특징으로 하는 정전하 방전 회로.
  2. 제1항에 있어서, 상기 방전부는
    게이트에 상기 트리거 전류가 인가되는 사이리스터(SCR)인 것을 특징으로 하는 정전하 방전 회로.
  3. 제1항에 있어서, 상기 스위칭부는
    상기 완충전압이 게이트에 인가되는 엔모스 트랜지스터인 것을 특징으로 하는 정전하 방전 회로.
KR10-1999-0006291A 1999-02-25 1999-02-25 사이리스터의 트리거 전류를 이용한 정전하 방전회로 KR100518526B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1999-0006291A KR100518526B1 (ko) 1999-02-25 1999-02-25 사이리스터의 트리거 전류를 이용한 정전하 방전회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0006291A KR100518526B1 (ko) 1999-02-25 1999-02-25 사이리스터의 트리거 전류를 이용한 정전하 방전회로

Publications (2)

Publication Number Publication Date
KR20000056715A KR20000056715A (ko) 2000-09-15
KR100518526B1 true KR100518526B1 (ko) 2005-10-04

Family

ID=19575044

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0006291A KR100518526B1 (ko) 1999-02-25 1999-02-25 사이리스터의 트리거 전류를 이용한 정전하 방전회로

Country Status (1)

Country Link
KR (1) KR100518526B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980024304A (ko) * 1996-09-03 1998-07-06 빈센트 비. 인그라시아 집적회로를 위한 비파괴 트리거형 정전기 방전 보호회로 및 그 방법
KR19980064442A (ko) * 1996-12-20 1998-10-07 윌리엄비.켐플러 낮은 트리거 전압과 조정 가능한 유지 전압을 갖는 ｅｓｄ보호용 스택된 실리콘-제어 정류기
KR100275252B1 (ko) * 1993-10-15 2001-01-15 피터 엔. 데트킨 정전 방전 보호 회로
KR100305238B1 (ko) * 1995-01-18 2001-09-24 클라크 3세 존 엠. Esd보호를위한실리콘제어정류기

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100275252B1 (ko) * 1993-10-15 2001-01-15 피터 엔. 데트킨 정전 방전 보호 회로
KR100305238B1 (ko) * 1995-01-18 2001-09-24 클라크 3세 존 엠. Esd보호를위한실리콘제어정류기
KR19980024304A (ko) * 1996-09-03 1998-07-06 빈센트 비. 인그라시아 집적회로를 위한 비파괴 트리거형 정전기 방전 보호회로 및 그 방법
KR19980064442A (ko) * 1996-12-20 1998-10-07 윌리엄비.켐플러 낮은 트리거 전압과 조정 가능한 유지 전압을 갖는 ｅｓｄ보호용 스택된 실리콘-제어 정류기

Also Published As

Publication number Publication date
KR20000056715A (ko) 2000-09-15

Similar Documents

Publication Publication Date Title
US5528188A (en) Electrostatic discharge suppression circuit employing low-voltage triggering silicon-controlled rectifier
US5870268A (en) Early trigger of ESD protection device by a current spike generator
US5907462A (en) Gate coupled SCR for ESD protection circuits
Chatterjee et al. A low-voltage triggering SCR for on-chip ESD protection at output and input pads
US5895940A (en) Integrated circuit buffer devices having built-in electrostatic discharge protection thyristors
KR100275252B1 (ko) 정전 방전 보호 회로
US8198651B2 (en) Electro static discharge protection device
US6479872B1 (en) Dynamic substrate-coupled electrostatic discharging protection circuit
US5072273A (en) Low trigger voltage SCR protection device and structure
KR100239424B1 (ko) 정전기 보호회로
US6072682A (en) Protection circuit for an electric supply line in a semiconductor integrated device
US6125021A (en) Semiconductor ESD protection circuit
US7394631B2 (en) Electrostatic protection circuit
US5852541A (en) Early trigger of ESD protection device by an oscillation circuit
US20030076636A1 (en) On-chip ESD protection circuit with a substrate-triggered SCR device
US7869175B2 (en) Device for protecting semiconductor IC
US6091593A (en) Early trigger of ESD protection device by a negative voltage pump circuit
KR101959117B1 (ko) Esd 보호소자
US5982601A (en) Direct transient-triggered SCR for ESD protection
KR100942701B1 (ko) 정전기 방전 보호 소자
US6304127B1 (en) Negative-voltage-trigger SCR with a stack-gate ESD transient switch
US20050111150A1 (en) Electrostatic discharge protection circuit
JP2008514010A (ja) Ｅｓｄ保護用の装置
Chen et al. Bipolar SCR ESD protection circuit for high speed submicron bipolar/BiCMOS circuits
US6043967A (en) Early trigger of ESD protection device by a voltage pump circuit

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee