KR19980064442A - 낮은 트리거 전압과 조정 가능한 유지 전압을 갖는 ｅｓｄ보호용 스택된 실리콘-제어 정류기 - Google Patents

낮은 트리거 전압과 조정 가능한 유지 전압을 갖는 ｅｓｄ보호용 스택된 실리콘-제어 정류기 Download PDF

Info

Publication number
KR19980064442A
KR19980064442A KR1019970071333A KR19970071333A KR19980064442A KR 19980064442 A KR19980064442 A KR 19980064442A KR 1019970071333 A KR1019970071333 A KR 1019970071333A KR 19970071333 A KR19970071333 A KR 19970071333A KR 19980064442 A KR19980064442 A KR 19980064442A
Authority
KR
South Korea
Prior art keywords
voltage
scr
region
transistor
tank
Prior art date
Application number
KR1019970071333A
Other languages
English (en)
Inventor
첸쥴리안질라잉
롯소스토마스에이.
첸웨인티.
Original Assignee
윌리엄비.켐플러
텍사스인스트루먼츠인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리엄비.켐플러, 텍사스인스트루먼츠인코포레이티드 filed Critical 윌리엄비.켐플러
Publication of KR19980064442A publication Critical patent/KR19980064442A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thyristors (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Protection Of Static Devices (AREA)
  • Elimination Of Static Electricity (AREA)

Abstract

ESD 사건으로부터 집적 회로(62)를 보호하기 위한 SCR(68)이 개시된다. 개시된 SCR(68)은 집적 회로(62)로 인가되는 전력에 따라 서로 다른 트리거 전압 레벨로 자동 조정되는 트리거 전압을 갖는다. 트리거 전압을 결정하기 위해서 인핸스먼트-형 P-채널 트랜지스터(78)가 제공된다. 집적 회로(62)로 동작 전력이 인가되지 않는 때에는, P-채널 트랜지스터(78) 임계 전압은 SCR(68)이 동작을 개시하는 전압을 결정한다. 동작 전력이 집적 회로(62)로 인가되는 때에는, 동작 전압이 P-채널 트랜지스터(78)의 게이트로 인가되고, 이어서 동작 전압과 P-채널 트랜지스터(78)에 대한 임계 전압은 SCR(68)의 트리거 전압을 결정한다. 이어서, SCR(68)을 형성하는 PNP 트랜지스터와 NPN 트랜지스터 쌍(76, 80)은 래칭되어 피보호 신호 경로(69)를 분로를 통하여 접지시킨다. SCR(68)은 신호 경로(69)로 인가되는 전압이 SCR(68)의 유지 전압보다 낮게 강하될때까지 래칭된 상태를 유지한다. 복수의 SCR(126, 128)이 직렬 접속되어, 직렬 SCR(126, 128)에 대한 총 유지 전압이 SCR(126, 128)의 개별적인 유지 전압의 합과 거의 동일하게 되고, 총 유지 전압은 트리거 전압보다 크게 될 수 있다. 바람직하게는, SCR(68)은 SCR(68)을 N-탱크(98) 내에 배치시킴으로써 구현되는 P-N 정션에 의해서 P 기판(92)으로부터 절연된다.

Description

낮은 트리거 전압과 조정 가능한 유지 전압을 갖는 ＥＳＤ 보호용 스택된 실리콘-제어 정류기
본 발명은 정전기 방전 보호 회로에 관한 것으로서, 특히 신호 도선의 분로를 접지로 연결하기 위한 집적 회로에 포함되는 정전 방전 보호 회로에 관한 것이다.
집적 회로는 정전 방전 (ESD) 사고로 인해 발생한 고전압에 특히 민감하며, 이러한 정전 방전 사고는 사람이 집적 회로의 도선과 접촉했을 때 발생할 수 있다. 종래에는 ESD 사건 발생 이전에 ESD의 고전압을 접지로 선택 방전시키기 위해서 실리콘-제어 정류기 (SCRs)가 제공되었으며, SCR은 비전도성 상태에 있다. ESD 사건의 고전압이 발생하면, 이어서 SCR은 전도성 상태로 바뀌어 전류를 분로를 통해 접지로 흘려보내고 전압이 안전한 수준이 되도록 방전될 때까지 이 전도성 상태를 유지한다.
종래의 SCR의 유지 전압이 피보호 회로가 동작하는 동작 전압보다 낮기 때문에 문제가 발생한다. 이에 따라, 종래의 SCR은 ESD 사건 또는 큰 잡음 신호의 발생으로 동작을 개시하고 동작 전압이 특정 피보호 회로에 인가되는 한 전도성 상태에서 래칭(latching)된 채로 유지된다. 문제는 종래의 기술에서 현재 사용되는 것과 같이 집적 회로가 동작할 때 발생한 의사(spurious) 잡음이 민감한 SCR 회로를 활성화시킬 수 있기 때문에 생기는 것이다. 이것은 SCR을 손상시킬 수 있다. 또한, 피보호 회로는 동작 전압이 피보호 회로로부터 제거되어 SCR이 래칭되지 않은 상태, 즉 비전도성 상태로 복귀할 수 있을 때까지는 사용될 수 없다.
또 다른 문제점은 집적 회로의 크기를 감소시키는데 있다. 즉, 회로의 규모를 감소시키면 ESD 사건으로부터의 손상에 더욱 민감해지고 예민해진다. 이것은 현재 3.3 볼트 레벨의 전압에서 동작하는 MOSFET 회로의 경우에 더욱 심각하다. MOSFET 회로는 ESD 사건으로 인해 쉽게 손상된다. 이러한 회로를 ESD 사건으로부터 보호하기 위해서는, 저항은 보호되는 신호 도선 상에 배치되어야 한다. 또한, 이 저항은 시정수를 증가시켜서 신호 신호 도선의 응답 시간을 지연시키고 고주파에서 디지털 신호 잡음을 발생시킨다.
본 명세서에 개시되고 청구된 발명은 시동 전압이 집적 회로에 인가되는 전력에 따라 서로 다른 시동 전압 레벨로 자동 조정되는 SCR을 포함한다. 시동 전압을 결정하는데 P-채널 트랜지스터가 사용된다. 동작 전력이 피보호 집적 회로에 인가되지 않은 경우, P-채널 트랜지스터 임계 전압이 SCR이 동작을 개시하는 전압을 결정한다. 동작 전력이 피보호 집적 회로에 인가되는 경우, 동작 전압은 P-채널 트랜지스터의 게이트에 인가되고 집적 회로의 동작 전압과 P-채널 트랜지스터의 임계 전압이 SCR이 동작을 개시하는 전압을 결정한다. 이어서, PNP 트랜지스터와 NPN 트랜지스터 쌍은 래칭되어 피보호 신호를 분로를 통해 접지로 연결시킨다. SCR은 신호 경로로 인가된 전압이 SCR의 임계 전압보다 낮아질 때까지 래칭된 상태를 유지한다.
본 발명의 다른 특징에 의하면, 복수의 SCR은 열을 이루거나 또는 직렬로 접속되어, 누적된 SCR의 유지 전압은 신호 경로로 인가된 동작 전압보다 커질 수 있다. SCR은 직렬 접속되어 직렬의 SCR용 총 유지 전압은 SCR 개별 유지 전압의 합과 거의 같고 시동 전압보다 크다.
도 1은 ESD 보호를 위해서 집적 회로 내에 포함되는 종래의 SCR의 개략도.
도 2는 도 1에 도시된 SCR에 관한 종래의 집적 회로의 단면도.
도 3은 본 발명에 따른 SCR을 포함하는 ESD 보호 회로의 개략도.
도 4는 도 3에 도시된 ESD 보호 회로를 포함하는 집적 회로의 단면도.
도 5는 직렬 접속된 두 개의 SCR을 포함하는 본 발명에 따른 다른 실시예의 ESD 보호 회로의 개략도.
도 6은 도 5의 ESD 보호 회로를 포함하는 집적 회로의 단면도.
도 7, 도 8, 및 도 9는 도 1 내지 도 6의 다양한 ESD 보호 회로의 전압에 대한 전류를 도시한 그래프.
도 10은 도 3과 도 4에 도시된 유형의 SCR이 누적되어 보호 회로를 형성하는 본 발명에 따른 다른 실시예의 ESD 보호 회로를 도시한 도면.
도면의 주요 부분에 대한 부호의 설명
62 : 집적 회로
64 : MOS 트랜지스터 형 보호 회로
66 : N-채널 트랜지스터
68 : SCR
70 : 동작 전압 단자 패드
72 : 패드
73 : 양극
74 : 저항
76 : PNP 트랜지스터
78 : P-채널 트랜지스터
80 : 노드
82 : NPN 트랜지스터
84 : 노드
86 : 저항
88 : 노드
도 1을 참조하면, 피보호 회로(12)를 갖는 종래의 집적 회로(10)의 개략도가 도시되어 있다. 회로(12)는 드레인이 트랜지스터(12)의 게이트로 접속되고 소스는 접지되어 트랜지스터(14)의 항복 전압을 초과하는 전압으로 인해 전도성이 되는 다이오드 접속 N-채널 트랜지스터(14)에 의해 보호된다. 레지스터(16)는 트랜지스터(16)와 입력 패드(20)의 사이에 접속된다. SCR(18)은 패드(20)로부터 접지로 접속된다. SCR(18)은 패드(20)로 접속되고 저항(22)의 일측과 PNP 트랜지스터(24)의 에미터로 접속된 양극(21)을 포함한다. 트랜지스터(24)의 베이스는 노드(26)로 접속된다. 저항(22)의 다른 측 단자는 노드(26)로 접속된다. N-채널 트랜지스터(28)의 드레인과 NPN 트랜지스터(30)의 콜렉터 모두는 노드(26)로 접속된다. 트랜지스터(30)의 베이스는 노드(32)로 접속되고, 노드(32)는 트랜지스터(24)의 콜렉터 및 저항(34)의 일측으로 접속된다. 저항(34)의 다른 측은 접지로 접속되는 음극인 노드(36)로 접속된다. 트랜지스터(30)의 에미터 및 N-채널 트랜지스터(28)의 게이트와 소스는 노드(36)로 접속된다.
도 2를 참조하면, 도 1에 도시된 SCR(18) 회로를 도시한 집적 회로(40)의 단면도가 도시되어 있다. 집적 회로(40)는 N-웰(44)이 형성된 P-형 기판(42)을 포함한다. N-웰(44) 내에는 N+ 영역(46)과 P+ 영역(48)이 형성된다. N+ 영역(46)과 P+ 영역(48)은 함께 단자 패드(50)로 접속되고, 단자 패드(50)는 도 1의 양극(21)과 등가이다. N+ 영역(52)은 도시된 바와 같이 N-웰(44)와 기판(42)의 경계 양단에 걸쳐 배치된다. N+ 영역(54)은 N+ 영역(52)으로부터 이격되어 기판(42) 내에 형성된다. N-채널 트랜지스터는 게이트(56)를 N+ 영역(52)과 N+ 영역(54) 사이에 연한 부분에 인접하게 배치함으로써 형성된다. P+ 영역(58)은 기판(42) 내에 형성되어 단자 패드(60)로 접속된다. 또한, N+ 영역(54) 및 게이트(56)는 단자 패드(60)로 직접 접속된다. 단자 패드(60)는 도 1의 노드(36)에 해당된다.
도 1 및 도 2를 참조하면, 저항값 RN을 갖는 저항(22)는 N-웰(44)에 있어서 N+ 영역(46)으로부터 N-웰(44)과 기판(42)의 경계까지 연한 부분에 의해서 제공된다. N+ 영역(46)은 N+ 영역(52)으로부터 이격되어, N-웰(44)에 있어서 N+ 영역(46)과 N+ 영역(52) 사이에 연한 부분이 저항값 RN을 갖는 저항(22) 역할을 한다. 또한, 단자 패드(50)는 P+ 영역(48)으로 접속된다. 기판(42)에 있어서 N-웰(44)과의 경계로부터 P+ 영역(58)까지 연한 부분은 저항값이 RP인 저항(34) 역할을 한다. PNP 트랜지스터(24)의 에미터는 P+ 영역(48)에 의해서 제공되고, 베이스는 N-웰(44)에 의해서 제공되며, 콜렉터는 P-기판(42)에 의해서 제공된다. N+ 영역(52)은 N-채널 트랜지스터(28)의 드레인 역할을 한다. N-채널 트랜지스터(28)의 게이트 및 소스는 게이트(56) 및 N+ 영역(54)에 의해서 각각 제공된다. NPN 트랜지스터(30)의 콜렉터는 N-웰(44)에 의해서 제공되고, 베이스는 기판(42)에 의해서 제공되며, 에미터는 N+ 영역(54)에 의해서 제공된다.
동작 중에는, 보호 회로(18)는 노드(26)에 트랜지스터(28)의 항복 전압을 초과하는 전압이 형성될 때까지 양극(21)과 음극(36) 간에 전류가 흐르지 않을 것이다. 항복 전압은 바람직하게는 3.3 V 동작 기술에 대하여 7 내지 10 볼트의 범위이고 5 V 동작 기술에 대하여 10.0 내지 15.0 볼트이다. 트랜지스터(28)의 항복 전압을 초과하는 전압이 형성되면, 전류는 저항(22)을 통과하여 노드(26)으로 흐르고, 트랜지스터(28)의 드레인으로부터 소스로 흐를 것이다. 저항(22)를 통과하는 전류는 PNP 트랜지스터(24)의 베이스 상의 전압을 강하시킨다. 트랜지스터(24)의 다이오드 전압을 초과하는 전압이 순방향 바이어스로 형성되면, 양극(21)으로부터 노드(32)로 전류가 흐른다. 레지스터(34)를 통과하여 노드(36)로 흐르는 전류는 트랜지스터(30)의 베이스 전압을 상승시키고 트랜지스터(30)를 활성시킨다. 트랜지스터(30)를 통과하는 전류는 전류가 저항(22)을 통하도록 하고 노드(26)의 전압을 트랜지스터(28)의 항복 전압 밑으로 강하시킨다. 이에 따라, 트랜지스터(24) 및 트랜지스터(30)는 저항(22)과 저항(34) 양단의 전압이 SCR(18)의 유지 전압보다 낮게 강하될 때까지 전도성 모드로 래칭될 것이다.
종래의 SCR(18) 보호 회로는 트랜지스터(28)의 항복 전압에 의해서 결정되는 단일의 시동 전압을 갖는다. 종래의 SCR(18)용 유지 전압은 통상 피보호 회로(12)의 전원 전압보다 낮기 때문에 SCR(18)은 동작 전력이 피보호 신호 도선으로부터 제거될 때까지 전도성 모드로 래칭한다. 예를 들면, 3.3 볼트 기술에 대하여 유지 전압은 대략 1.5 볼트이다.
도 3은 집적 회로(62)를 개략적으로 도시한 것이며, 집적 회로(62)는 MOS 트랜지스터 형 보호 회로(64)를 구비하며 N-채널 트랜지스터(66)는 패드(72)와 접지 사이에 접속된다. 보호 회로에는 패드(72)와 접지 사이에 접속된 SCR(68)이 제공된다. SCR(68)은 집적 회로(62)로 제공되는 전력 VDD로 접속된 동작 전압 단자 패드(70)를 구비하지만, 다른 전압 레벨로 접속될 수도 있다. SCR(68) 회로는 저항(74)의 일측, PNP 트랜지스터(76)의 에미터, 및 P-채널 트랜지스터(78)의 소스로 접속된 양극(73)을 더 포함한다. 트랜지스터(78)의 게이트는 VDD로 접속된 단자 패드(70)로 직접 접속된다. 저항(74)의 타측은 노드(80)로 접속된다. 노드(80)는 트랜지스터(76)의 베이스 및 NPN 트랜지스터(82)의 콜렉터로 접속된다. 트랜지스터(82)의 베이스는 노드(84)로 직접 접속된다. 트랜지스터(76)의 콜렉터 및 트랜지스터(78)의 드레인은 또한 노드(84)로 직접 접속된다. 저항(86)은 노드(84)와 노드(88)의 사이에 접속된다. 노드(88)는 접지로 접속된 SCR(68)의 음극의 기능을 한다. NPN 트랜지스터(82)의 에미터는 또한 노드(88)로 접속된다.
도 4를 참조하면, 도 3에 도시된 SCR(68) 회로의 기능을 하는 직접 회로(90)의 단면도가 되시되어 있다. 직접 회로(90)는 P-형 기판(92)을 포함한다. 고전압 N-탱크 (HV-ntank)(98)는 기판(92) 내에 형성된다. 또한, 기판(92) 내에는 기판(92)으로 전기적으로 접속시키기 위한 기판 단자 패드(96)로 접속된 P+ 영역(94)이 형성된다. 저전압 P-탱크 (LV-ptank)(100)는 HV-ntank(98) 내에 형성된다. P+ 영역(102)은 LV-ptank(100) 내에 형성된다. 또한, N+ 영역(104)이 LV-ptank(100) 내에 형성된다. P+ 영역(102) 및 N+ 영역(104)은 모두 음극(106)으로 접속된다. P+ 영역(108)은 HV-ntank(98) 및 LV-ptank(100) 사이로 연장된다. P+ 영역(110)은 P+ 영역(108)으로부터 이격되어 HV-ntank(98) 내에 형성됨으로써 채널 영역에 의해 분리된 P-채널 트랜지스터의 소스/드레인 영역을 제공하고, 채널 영역 위로 게이트 전극(112)가 배치되며 게이트 산화물층에 의해 채널 영역으로부터 분리된다. 게이트(112)는 단자 패드(114)로 접속된다. N+ 영역(116)은 HV-ntank(98) 내에 P+ 영역(110)을 따라 형성되고 양극(118)으로 접속된다. HV-ntank(98)의 고유 저항은 LV-ptank(100) 및 N+ 영역(116) 사이 영역의 저항값을 RN이 되도록 한다. 부가적으로, LV-ptank(100)의 고유 저항은 P+ 영역(102)과 P+ 영역(108) 및 HV-ntank(98) 사이에 연한 부분의 저항값이 RP가 되도록 한다. 또한, HV-ntank(98)는 SCR(68)을 기판(92)으로부터 절연시킬 것이다.
도 3 및 도 4를 참조하면, 도 3의 양극(73)은 SCR(68)용 양극에 해당하는 도 4의 단자 패드(118)에 대응된다. HV-ntank(98)에 있어서 N+ 영역(116)으로부터 LV-ptank(100)로 연장되는 부분은 저항값이 Rn인 저항(74)의 기능을 할 수 있는 고유 저항을 갖는다. 트랜지스터(76)의 에미터, 베이스, 및 콜렉터는 각각 P+ 영역(110), HV-ntank(98), 및 LV-ptank(100)에 의해서 제공된다. P+ 영역(108) 및 P+ 영역(110) 및 게이트(112)는 함께 트랜지스터(78) 역할을 한다. 단자 패드(114)는 게이트(112)를 VDD로 접속시키며 단자 패드(70)에 해당한다. P+ 영역(110)은 트랜지스터(78)의 소스에 해당하고 P+ 영역(108)은 드레인에 해당한다. 트랜지스터(82)의 콜렉터, 베이스, 및 에미터는 HV-ntank(98), LV-ptank(100), 및 N+ 영역(104)에 의해서 각각 제공된다. LV-ptank(100)에 있어서, P+ 영역(108) 및 HV-ntank(98)로부터 P+ 영역(102)까지 연장되는 부분은 저항값이 RP인 저항(86)의 기능을 수행한다. 노드(106)는 노드(88)에 해당하고 SCR(68)용 음극의 기능을 수행한다.
SCR(68)은 회로(64)를 ESD 사건으로부터 보호한다. 도 1의 SCR(18)과 피보호 회로(12)의 사이에 포함되는 저항(16)은 도 3에 도시된 회로 내에 포함되지 않았음을 주의해야 한다.
동작 중에는 전력-하강 동작 및 전력-상승 동작의 두가지 조건을 고려해야 한다. 전력-하강 동작에서는, 패드(70) 상의 전압 VDD는 가상 접지된다. 전압이 접지에 배치되기 때문에, SCR(68)의 양극(78)으로 접속된 트랜지스터(78)의 드레인 상의 임계 전압 VT보다 높은 모든 양의 전압은 트랜지스터(78)를 작동시키고 전류를 저항(86)으로 흘릴 것이다. 이 전압이 트랜지스터(82)를 작동시킬 수 있을 만큼 충분한 때에는, 전류가 저항(74)을 통해 흘러서 노드(80)의 전압을 강하하고 트랜지스터(76)를 작동시킴으로써 SCR(68)을 래칭시킨다. 반면, 전력-상승 조건에서는 패드(72)는 VDD까지 상승되는데, VDD 값은 바람직한 실시예에서는 3.3 볼트 (또는 다른 응용 분야에서는 5.0 볼트)이다. 입력 단자 패드(72) 상의 전압이 트랜지스터(78)의 게이트 상의 전압인 전원 전압보다 1 입계 전압 VT만큼 높은 전압까지 상승하면, 트랜지스터(78)는 전류를 통과시키고 전류는 저항(86)으로 흐를 것이다. 이것은 트랜지스터(82)를 작동시키고 노드(80)의 전압을 강하시키며 트랜지스터(76)를 작동시킴으로써, SCR(68)을 활성화시키고 패드(70) 상의 전압을 강하시킨다. 양극(73) 상의 전압이 강하하면, 트랜지스터(78)는 소스의 전압이 게이트 전압(VDD)보다 1 VT만큼 높은 전압보다 낮아지기 때문에 작동하지 않는다. 양극 상의 전압이 유지 전압보다 낮은 레벨까지 강하하면, 래치는 다시 작동을 중단한다. 바람직한 실시예에서는, 상기 전압이 대략 1.2 볼트이다. 따라서, 게이트가 패드(70) 상의 전원 전압으로 접속된 트랜지스터(78)를 사용함으로써, 낮은 시동 전압이 실현되었으며 직렬로 연결된 저항이 필요하지 않게 된다. 더욱이, 고전압 탱크 내의 SCR을 절연시킴에 따라 기판 전류 주입이 감소된다. 이것은 고전압 탱크와 P-형 물질인 기판 간에 역방향 바이아스가 존재한다는 사실로 인한 것이다. 고전압 탱크는 노드(80)에서 PNP 트랜지스터 용 베이스의 기능을 수행하기 때문에, 기판 전류 주입은 SCR의 동작에 영향을 미칠 수 있다.
도 5를 참조하면, SCR(126) 및 SCR(128)의 직렬 조합으로 구성되는 보호 회로(124)가 도시되어 있다. SCR(128)은 도 3의 SCR(68)과 유사하다. SCR(128) 회로는 보호 회로(124)가 포함되는 집적 회로의 동작 전압(VDD)으로 접속된 동작 전압 단자 패드(130)를 포함한다. 양극은 양극 단자 패드(132)에 의해서 구현된다. 저항(134)은 단자 패드(132)로부터 노드(140)로 접속된다. PNP-바이폴라 트랜지스터(136)에 있어서, 에미터는 양극(132)으로 접속되고 콜렉터는 노드(144)로 접속되며 베이스는 노드(140)로 접속된다. P-채널 트랜지스터(138)에 있어서, 소스는 양극(132)으로 접속되고 드레인은 노드(144)로 접속된다. 트랜시스터(138)의 게이트는 단자 패드(130)로 접속되고, 단자 패드(130)는 동작 전압 VDD로 접속된다. NPN 트랜지스터(142)에 있어서, 콜렉터는 노드(140)로 접속되고 베이스는 노드(144)로 접속되며 에미터는 노드(148)로 접속된다. 저항값이 RP인 저항(146)은 노드(144)와 노드(148) 사이에 접속된다. 저항값이 RN인 저항(146)은 단자 패드(132)와 노드(140) 사이에 접속된다.
SCR(128)의 노드(148)는 SCR(126)의 노드(150)로 접속된다. 저항값이 RP인 저항(152)은 노드(150)와 노드(156) 사이에 접속된다. PNP 트랜지스터에 있어서, 에미터는 노드(150)로 접속되고 베이스는 노드(156)로 접속되며 콜렉터는 노드(162)로 접속된다. NPN 트랜지스터(160)에 있어서, 콜렉터는 노드(156)로 접속되고 베이스는 노드(162)로 접속되며 에미터는 노드(166)로 접속된다. 저항값이 RP인 저항(164)은 노드(162)와 노드(166) 사이에 접속된다. N-채널 트랜지스터(158)에 있어서, 드레인과 게이트는 노드(156)로 접속되고 소스은 노드(166)로 접속된다. 저항값이 RP'인 저항(164)은 노드(162)와 노드(166) 사이에 접속된다.
도 6을 참조하면, 도 5에 도시된 보호 회로(124)의 역할을 하는 집적 회로(170)의 단면도가 도시되어 있다. 직접 회로(170)는 P-형 기판(172)을 포함한다. 고전압 N-탱크 (HV-ntank)(174)는 기판(172) 내에 형성된다. 저전압 P-탱크 (LV-ptank)(176)는 HV-ntank(174) 내에 형성된다. N+ 영역(180)과 P+ 영역(182)은 HV-ntank(174) 내에 형성되고, 양극 역할을 하는 단자 패드(184)로 접속된다. P+ 영역(186)은 HV-ntank(174)와 LV-ptank(176) 간의 경계에 걸쳐서 형성된다. P+ 영역(182), P+ 영역(186), 및 게이트 전극(188)은 함께 HV-ntank(174) 내에 P-채널 트랜지스터를 정의한다. 게이트 전극(188)은 단자 패드(190)로 접속된다. N+ 영역(192)과 P+ 영역(194)은 LV-ptank(176) 내에 형성된다. N+ 영역(192)과 P+ 영역(194)는 모두 노드(196)로 접속되고, 노드(196)는 노드(198)로 접속된다.
저전압 N 탱크 (LV-ntank) 영역(200)은 기판(172) 내에 형성된다. N+ 영역(206)은 기판(172)과 LV-ntank 영역(200) 간의 경계에 걸쳐서 형성된다. N+ 영역(208)은 기판(172) 내에 형성되고, 게이트 전극(210) 및 N+ 영역(206)과 함께 N-채널 트랜지스터의 역할을 한다. 게이트 전극(210)은 단자 패드(212)로 접속되고, 접속 패드(212)는 이어서 N+ 영역(206)으로 연결된다. P+ 영역(214)은 기판(172) 내에 형성된다. P+ 영역(214)과 N+ 영역(208)은 노드(216)로 접속된다.
도 5 및 도 6을 참조하면, 집적 회로(170)의 단자 패드(184)는 SCR(128)의 단자 패드(132)에 해당하고 보호 회로(124) 용 양극의 역할을 한다. PNP 트랜지스터(136)는 P+ 영역(182), HV-ntank(174), 및 LV-ptank(176)에 의해 형성된다. P-채널 트랜지스터(138)는 P+ 영역(182), 게이트-전극(188), 및 P+ 영역(186)에 의해 형성된다. 저항값이 RN인 저항(134)는 HV-ntank(174)에 있어서, N+ 영역(180)에서부터 LV-ptank(176)까지 연한 부분에 의해서 제공된다. NPN 트랜지스터(142)는 P+ 영역(182), HV-ntank(174), LV-ptank(176), 및 N+ 영역(192)에 의해 형성된다. 저항값이 RP인 저항(146)은 LV-ptank(176)에 있어서, HV-ntank(174)에서부터 P+ 영역(194)까지 연한 부분에 의해서 제공된다. 도 6의 노드(196)는 도 5의 노드(148)에 대응된다. HV-ntank(174) 및 기판(172) 간의 다이오드 정션(junction)은 SCR(128)을 기판(172)으로부터 절연시킨다.
SCR(126)은 집적 회로(170)의 단자 패드(198)에 대응되는 노드(150)를 구비한다. PNP 트랜지스터(154)의 에미터, 베이스, 및 콜렉터는 P+ 영역(204), LV-ntank(200), 및 기판(172)에 의해서 각각 제공된다. 저항값이 RN'인 저항(152)는 LV-ntank(200)에 있어서, N+ 영역(202)에서부터 LV-ntank(200) 및 기판(172) 간의 일부까지 연한 부분에 의해서 제공된다. N-채널 트랜지스터(158)의 드레인, 게이트, 및 소스는 N+ 영역(206), 게이트 전극(210), 및 N+ 영역(208)에 각각 해당한다. NPN 트랜지스터(160)의 콜렉터, 베이스, 및 에미터는 LV-ntank(200), 기판(172), 및 N+ 영역(208)에 각각 해당한다. 저항값이 RP'인 저항(164)는 기판(172)에 있어서, LV-ntank(200)에서부터 P+ 영역(214)까지 연한 부분에 해당한다. 집적 회로(170)의 단자 패드(216)는 SCR(126)의 노드(166)에 해당한다.
동작 중에는, 보호 회로(124)는 도 3의 SCR(68)에 도시된 바와 같이 피보호 입력 패드로 부착될 수 있다. 집적 회로의 동작 전압 VDD는 바람직하게는 보호 회로(124)의 동작 전압 단자 패드(130)로 접속될 수 있지만, 동작 전압과 다른 전압으로 접속될 수도 있다. 단자 패드(132)는 ESD 사건의 고전압에 의한 손상으로부터 보호될 회로의 신호 도선으로 접속될 것이다. 전력-강하 조건에서 전압 VDD가 단자 패드(130)에 인가되지 않은 때에는, SCR(128)은 트랜지스터(138)의 임계 전압 VT를 초과하는 전압에 의해서 동작을 개시할 것이다. 전압 VDD가 집적 회로(172)로 인가되면, 전압 VDD는 단자 패드(130)로 인가될 것이다. 이어서, SCR(128)은 단자 패드(132)에 인가되며 단자 패드(130)에 인가되는 전압 VDD보다 1 임계 전압 VT만큼 큰 전압에 의해서 동작을 개시할 것이다. 이어서 전류가 P-채널 트랜지스터(138)을 통과하여 노드(144)로 흐르고, 계속해서 저항(146)을 통과하여 노드(148)로 흐를 것이다.
양극(132) 상의 전압이 트랜지스터(138)의 게이트 상의 전압보다 1 임계 전압 이상 초과하면, 저항(146)에 전류가 흐를 것이다. 제2 SCR(126)이 노드(148)과 접지 사이에 접속되어 있기 때문에, 전류는 저항(152)를 통과하여 노드(156)로 흐르고 트랜지스터(158)를 통과할 것이다. 이것은 트랜지스터(154)의 베이스의 전압을 낮추고 트랜지스터(154)를 작동시키며 저항(164)에 전류가 흐르게 할 것이다. 노드(162)의 전압은 증가하여 트랜지스터(160)를 작동시키고 이에따라 SCR(126)을 래칭하고 노드(148)의 전압을 강하시킨다. 이것은 저항(146)에 트랜지스터(142)가 동작할 수 있는 만큼 전류를 흐르게 하여, 노드(140)의 전압을 강하시키고 트랜지스터(136)를 작동시키고 SCR(128)로 하여금 래칭하게 할 것이다.
두 개의 직렬 접속된 SCR(128) 및 SCR(126)은 SCR(128)의 시동 전압에 의해서 제어된다. 즉, 시동 전압은 전원 전압 또는 패드(130)로 접속된 임의의 전압보다 1 임계 전압 만큼 크다. 그러나, 유지 전압은 SCR(128) 용 유지 전압과 SCR(126) 용 유지 전압의 합이다. 이처럼, 유지 전압은 전원 전압을 초과할 수 있다. 예를 들면, 3.3 볼트 기술 부분에서는 결합 유지 전압이 전원 공급 전원보다 큰 3.5 볼트인 경우에 대하여 각각의 유지 전압이 대략 1.75 볼트인 두 개의 직렬 배열된 SCR이 제공된다. 더욱이, 유지 전압은 전원 전압과 VT의 합보다 크게 설계될 수도 있다. 유지 전압은 NPN 트랜지스터 및 PNP 트랜지스터의 β에 관한 함수이며, 이것은 복수의 β의 곱의 함수 f(β*β) 이다.
도 7, 도 8, 및 도 9를 참조하면, SCR(128), SCR(126), 및 보호 회로(124)에 있어서 전압에 대한 전류의 그래프가 각각 도시되어 있다. 곡선(220)에는 SCR(128)용 시동 전압 (VTR)이 점(224)에 도시되어 있다. SCR(128)에 대한 유지 전압 (Vh)은 점(224)에 도시되어 있다. 곡선(226)에는 SCR(126)에 대한 시동 전압(VTR)이 점(228)에 도시되고 SCR(126)에 대한 유지 전압 (Vh)는 점(230)에 도시되어 있다. 마지막으로, 곡선(232)에서는 시동 전압(VTR)과 유지 전압(Vh)이 잠(234)와 점(236)에 각각 도시되어 있다. 상술한 바와 같이, 보호 회로(124)는 SCR(126)과 직렬로 접속된 SCR(128)을 포함한다. 보호 회로(124)에 대한 VTR은 SCR(128)에 대한 VTR과 거의 동일하며 이는 도 7에 점(222)으로 도시되어 있다. 보호 회로(124)의 Vh는 점(236)에 도시되어 있으며, 도 8에 점(230)으로 도시된 SCR(126)에 대한 Vh와 도 7에 점(224)으로 도시된 SCR(128)에 대한 Vh의 합과 거의 동일하다. 따라서, 직렬로 접속된 SCR(126) 및 SCR(128) 용 유지 전압은 누적적이다.
도 10은 도 3 및 도 4의 SCR(68) 및 SCR(128)과 같은 복수의 절연 저전압 SCR (ILVSCRs)을 포함하는 보호 회로(238)을 도시한 블록도이다. ILVSCR(240)은 ILVSCR(242)와 직렬로 접속된다. 단자 패드(244)와 단자 패드(246)는 각각의 패드가 포함된 집적 회로에 대한 동작 전력 전압 VDD로 접속된다. 단자 패드(244)와 단자 패드(246)는 각각 도 3 및 도 5의 단자 패드(70)과 단자 패드(130)에 해당한다. ILVSCR(240)의 단자 패드(248)는 ESD로부터 보호될 신호 도선으로 직접 접속될 수도 있다. 도 3의 노드(88)에 해당하는 ILVSCR(240)의 음극은 도 5의 양극(132)에 해당하는 ILVSCR(242)의 양극으로 접속될 수 있다. 다른 ILVSCR이 직렬로 포함될 수 있다. 이에 따라, 보호 회로(238)의 시동 전압은 SCR(68)이나 SCR(128)과 같은 단일의 SCR에 대한 시동 전압과 동일하게 되고 유지 전압은 SCR(240)과 SCR(242)에 대한 유지 전압의 합과 동일하게 된다. 따라서, ILVSCR(240)과 ILVSCR(242)는 다른 SCR과 함께 보호 회로(238)의 유지 전압이 누적되도록 직렬로 배열될 수 있다.
정리하면, ESD 사건의 고전압으로부터 보호하기 위한 보호 회로가 제공된다. 보호 회로의 시동 전압은 가변이고 본 발명의 피보호 회로가 포함되는 집적 회로로 인가되는 동작 전압에 의해서 자동적으로 결정된다. 보호 회로의 유지 전압은 복수의 SCR을 선택적으로 직렬 접속함으로써 증가될 수 있다. 이에 따라, 시동 전압이 회로에 인가되는 동작 전압에 따라 가변되고 유지 전압은 선택적으로 결정될 수 있는 보호 회로가 제공된다.
본 발명의 몇가지 실시예가 상세하게 설명되어 있지만, 첨부된 청구항에 의해 정의되는 본 발명의 본질과 범위를 벗어나지 않고 다양한 변화, 치환, 및 변경이 가해질 수 있다는 것을 알 수 있다.

Claims (15)

  1. 과도한 전압이 신호 도선을 따라서 피보호 회로로 인가되는 것을 방지하기 위한 보호 회로에 있어서,
    상기 신호 도선으로 접속된 양극(anode)과 기준 접지 전압으로 접속된 음극(cathode)을 구비한 한 개 이상의 단일 SCR 구성으로 구성된 한 개 이상의 NPN 트랜지스터 및 PNP 트랜지스터를 가지는 래치(latck) ― 상기 래치는 래칭되면 전압이 상기 래치와 연관된 유지 전압보다 낮게 강하되는 때 해제됨 ―, 및
    상기 래치의 양극으로부터 분리된 전압으로 접속된 트리거(trigger) 전압에 의해 동작되며, 상기 래치의 동작을 개시하기 위한 트리거 메카니즘(mechanism)
    을 포함하는 보호 회로.
  2. 제1항에 있어서,
    상기 트리거 전압은 피보호 회로의 동작 전원 전압(operating power supply voltage)을 포함하는 보호 회로.
  3. 제1항에 있어서,
    상기 유지 전압은 상기 트리거 전압보다 큰 보호 회로.
  4. 제1항에 있어서,
    상기 유지 전압은 각각의 SCR 구성으로 구성되었으며 한 개 이상의 NPN 트랜지스터와 PNP 트랜지스터를 구비한 두 개 이상의 직렬 접속된 SCR을 사용하여 조정 가능한 보호 회로.
  5. 과도한 전압이 신호 도선을 따라서 피보호 회로로 인가되는 것을 방지하기 위한 보호 회로에 있어서,
    상기 신호 도선으로 접속된 양극,
    기준 접지로 접속된 음극,
    상기 양극으로 접속된 소스 및 상기 신호 도선 상의 전압으로부터 분리된 트리거 전압으로 접속된 게이트를 구비한 P-채널 트랜지스터,
    상기 양극 도선 및 P-채널 트랜지스터의 소스로 접속된 베이스와 에미터, 및 상기 P-채널 트랜지스터의 드레인으로 접속된 콜렉터를 구비한 PNP 트랜지스터,
    상기 음극으로 접속된 에미터, 상기 PNP 트랜지스터의 콜렉터와 상기 P-채널 트랜지스터의 드레인으로 접속된 베이스, 및 상기 PNP 트랜지스터의 베이스로 접속된 콜렉터를 구비한 NPN 트랜지스터,
    상기 양극과 상기 PNP 트랜지스터의 베이스 및 상기 NPN 트랜지스터의 콜렉터 사이에 접속된 제1 저항, 및
    상기 음극과 상기 PNP 트랜지스터의 콜렉터, 상기 P-채널 트랜지스터의 드레인, 및 상기 NPN 트랜지스터의 베이스 사이에 접속된 제2 저항 ― 상기 PNP 트랜지스터 및 NPN 트랜지스터와 상기 제1 저항 및 제2 저항을 SCR로 구성됨 ―,
    을 포함하고,
    상기 P-채널 트랜지스터는 상기 제2 저항으로 전류를 통하여 상기 NPN 트랜지스터의 베이스 상의 전압을 증가시키고, 이에 따라 상기 NPN 트랜지스터가 작동되며 상기 PNP 트랜지스터의 베이스의 전압이 강하되어 상기 PNP 트랜지스터가 작동되고 상기 SCR이 래칭되는 보호 회로.
  6. 제5항에 있어서,
    상기 P-채널 트랜지스터의 게이트는 상기 피보호 회로의 동작 전압 단자로 접속되는 보호 회로.
  7. 제5항에 있어서,
    상기 보호 회로는 집적 회로의 일부로서 형성되고, N-탱크(tank) 내에 포함되며, 상기 N-탱크는 P-형 기판 내에 배치되어 상기 보호 회로를 상기 집적 회로의 다른 부분으로부터 절연시키는 보호 회로.
  8. 제5항에 있어서,
    상기 P-채널 트랜지스터, PNP 트랜지스터, NPN 트랜지스터, 및 상기 제1 저항 및 제2 저항은 제1 SCR을 포함하고,
    상기 보호 회로는 상기 SCR과 직렬 접속되는 제2 SCR을 더 포함하고,
    상기 제1 SCR 및 제2 SCR은 연관된 유지 전압을 가지는데, 상기 보호 회로의 결합 유지 전압은 상기 제1 SCR 및 제2 SCR 각각의 유지 전압의 합과 거의 동일한 보호 회로.
  9. 제8항에 있어서,
    상기 제1 SCR 및 제2 SCR은 상기 보호 회로의 결합 트리거 전압이 상기 제1 SCR 및 제2 SCR 중의 하나의 트리거 전압과 거의 동일하도록 구성되는 보호 회로.
  10. 제8항에 있어서,
    상기 제1 SCR 및 제2 SCR 중 한 개 이상은 상기 집적 회로의 다른 부분으로부터 분리되며,
    상기 한 개 이상의 SCR은 P 기판 내에 배치된 N-탱크 내에 배치됨으로써 상기 다른 부분 내에 포함되는 보호 회로.
  11. 제8항에 있어서,
    상기 P-채널 트랜지스터의 게이트는 상기 피보호 회로의 동작 전압 단자로 접속되고,
    상기 보호 회로는 집적 회로의 일부로서 형성되며, 상기 보호 회로를 상기 집적 회로의 다른 부분으로부터 절연시키기 위해 P-형 기판 내에 배치된 N-탱크 내에 포함되고,
    상기 제1 SCR 및 제2 SCR은 상기 보호 회로의 트리거 전압이 상기 제1 및 제2 SCR 중 하나의 트리거 전압과 거의 동일하게 되도록 구성되는 보호 회로.
  12. 과도한 전압이 신호 도선을 따라서 피보호 회로로 인가되는 것을 방지하기 위한 보호 SCR 회로에 있어서,
    P-형 기판 내에 형성되는 N-탱크,
    상기 N-탱크 내에 배치되는 P-탱크,
    상기 P-탱크 내에 배치되는 제1 P+ 영역,
    상기 P-탱크 내에 배치되는 제1 N+ 영역,
    일부가 상기 P-탱크와 상기 N-탱크 모두에 배치되도록 상기 P-탱크와 상기 N-탱크에 걸쳐서 배치된 제2 P+ 영역,
    상기 N-탱크 내에 배치되어 있으며 상기 P+ 영역으로부터 이격되어 채널 영역을 형성하는 제3 P+ 영역,
    상기 채널 영역 위에 배치되며 게이트 산화물 층에 의해서 상기 채널 영역으로부터 분리되어 P-채널 트랜지스터를 정의하고, 상기 양극으로부터 분리된 트리거 전압으로 접속될 수 있는 게이트,
    상기 N-탱크 내에 배치되는 제2 N+ 영역,
    상기 제1 P+ 영역 및 상기 제1 N+ 영역으로 접속되어 상기 SCR 보호 회로의 음극을 형성하기 위한 제1 패드, 및
    상기 제3 P+ 영역 및 상기 제2 N+ 영역으로 접속되어 상기 SCR 보호 회로의 양극을 형성하기 위한 제1 패드
    를 포함하며,
    상기 N-탱크의 저항성 부분은 상기 제3 P+ 영역에 인접하여 상기 제2 N+ 영역 및 상기 P-탱크 사이로 연장되어 있으며, 선정된 제1 레벨의 통과 전류에 응답하여 상기 제3 P+ 영역 및 상기 N-탱크 간에 양의 바이아스(bias)를 인가하기 위한 것이고,
    상기 P-탱크의 저항성 부분은 상기 제1 N+ 영역 및 상기 N-탱크 사이 및 상기 제1 P+ 영역과 상기 제2 P+ 영역 사이로 연장되어 있으며, 선정된 제2 레벨의 통과 전류에 응답하여 상기 제1 N+ 영역과 상기 N-탱크 간에 음의 바이아스(bias)를 인가하기 위한 것인 보호 SCR 회로.
  13. 제12항에 있어서,
    상기 게이트는 상기 피보호 회로의 동작 전압 단자로 접속되는 보호 SCR 회로.
  14. 고전압이 신호 도선을 따라서 피보호 회로로 인가되는 것을 방지하기 위한 보호 회로에 있어서,
    제1 유지 전압 및 관련 트리거 전압과 제1 양극 및 제1 음극을 구비하고, 상기 제1 양극은 상기 신호 도선으로 접속되는 제1 SCR, 및
    제2 유지 전압 및 관련 트리거 전압과 제2 양극 및 제2 음극을 구비하고, 상기 제2 양극은 상기 제1 SCR의 제1 음극으로 접속되어 상기 제1 SCR과 직렬 접속되는 제2 SCR
    을 포함하고,
    상기 제1 SCR의 트리거 전압 및 결합된 보호 회로 유지 전압에 의해서만 정의되는 트리거 전압을 구비하며,
    상기 결합된 보호 회로 유지 전압은 상기 제1 및 제2 유지 전압의 누적 합을 포함하는 보호 회로.
  15. 제14항에 있어서,
    상기 결합된 보호 회로 유지 전압은 상기 트리거 전압보다 큰 보호 회로.
KR1019970071333A 1996-12-20 1997-12-20 낮은 트리거 전압과 조정 가능한 유지 전압을 갖는 ｅｓｄ보호용 스택된 실리콘-제어 정류기 KR19980064442A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US3354296P 1996-12-20 1996-12-20
US60/033,542 1996-12-20

Publications (1)

Publication Number Publication Date
KR19980064442A true KR19980064442A (ko) 1998-10-07

Family

ID=21871012

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970071333A KR19980064442A (ko) 1996-12-20 1997-12-20 낮은 트리거 전압과 조정 가능한 유지 전압을 갖는 ｅｓｄ보호용 스택된 실리콘-제어 정류기

Country Status (4)

Country Link
US (1) US6016002A (ko)
JP (1) JP4294748B2 (ko)
KR (1) KR19980064442A (ko)
TW (1) TW385534B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100518526B1 (ko) * 1999-02-25 2005-10-04 삼성전자주식회사 사이리스터의 트리거 전류를 이용한 정전하 방전회로
KR100942956B1 (ko) * 2008-02-12 2010-02-17 주식회사 하이닉스반도체 에스씨알 회로를 이용한 정전기 방전 장치

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7179205B2 (en) * 1996-05-31 2007-02-20 David Schmidt Differential motion machine
US8333681B2 (en) * 1996-05-31 2012-12-18 Schmidt David H Speed controlled strength machine
US6081002A (en) * 1997-05-29 2000-06-27 Texas Instruments Incorporated Lateral SCR structure for ESD protection in trench isolated technologies
DE19743240C1 (de) * 1997-09-30 1999-04-01 Siemens Ag Integrierte Halbleiterschaltung mit Schutzstruktur zum Schutz vor elektrostatischer Entladung
JP3123984B2 (ja) * 1998-07-31 2001-01-15 日本電気アイシーマイコンシステム株式会社 半導体集積回路装置
TW393755B (en) * 1998-09-02 2000-06-11 Winbond Electronics Corp The electrostatic protecting structure of semiconductor
US6188088B1 (en) * 1999-07-08 2001-02-13 Maxim Integrated Products, Inc. Electrostatic discharge protection for analog switches
US6618233B1 (en) * 1999-08-06 2003-09-09 Sarnoff Corporation Double triggering mechanism for achieving faster turn-on
US6501630B1 (en) 1999-12-17 2002-12-31 Koninklijke Philips Electronics N.V. Bi-directional ESD diode structure
US6674129B1 (en) * 1999-12-17 2004-01-06 Koninklijke Phillips Electronics N.V. ESD diode structure
JP3573674B2 (ja) 1999-12-27 2004-10-06 Ｎｅｃエレクトロニクス株式会社 半導体集積回路の入出力保護装置とその保護方法
GR20000100040A (el) * 2000-02-11 2001-10-31 I.S.D. Λυσεις Ολοκληρωμενων Συστηματων Ανωνυμος Εταιρεια Προστασια εναντι esd τυπου scr με συζευξη p-well για τεχνολογιες τριπλου πηγαδιου cmos/bicmos
US6594132B1 (en) * 2000-05-17 2003-07-15 Sarnoff Corporation Stacked silicon controlled rectifiers for ESD protection
US20020125537A1 (en) * 2000-05-30 2002-09-12 Ting-Wah Wong Integrated radio frequency circuits
JP4573963B2 (ja) * 2000-08-08 2010-11-04 ルネサスエレクトロニクス株式会社 半導体装置
US6538266B2 (en) * 2000-08-11 2003-03-25 Samsung Electronics Co., Ltd. Protection device with a silicon-controlled rectifier
US6493199B1 (en) 2000-10-26 2002-12-10 Winbond Electronics Corporation Vertical zener-triggered SCR structure for ESD protection in integrated circuits
US6864536B2 (en) * 2000-12-20 2005-03-08 Winbond Electronics Corporation Electrostatic discharge protection circuit
JP4005920B2 (ja) * 2001-03-16 2007-11-14 サーノフ コーポレーション ラッチアップ耐性のための高保持電流を有する静電放電保護構造
JP3983067B2 (ja) 2001-03-19 2007-09-26 Ｎｅｃエレクトロニクス株式会社 半導体集積回路の静電保護回路
US6437961B1 (en) * 2001-03-30 2002-08-20 Koninklijke Philips Electronics N.V. Electrostatic discharge circuit having power-up and power-down protection
US6762439B1 (en) * 2001-07-05 2004-07-13 Taiwan Semiconductor Manufacturing Company Diode for power protection
TW578290B (en) * 2002-03-04 2004-03-01 Winbond Electronics Corp Electrostatic discharged protection device
JP4008744B2 (ja) * 2002-04-19 2007-11-14 株式会社東芝 半導体装置
US6737682B1 (en) * 2002-07-30 2004-05-18 Taiwan Semiconductor Manufacturing Company High voltage tolerant and low voltage triggering floating-well silicon controlled rectifier on silicon-on-insulator for input or output
US6906357B1 (en) * 2003-10-10 2005-06-14 National Semiconductor Corporation Electrostatic discharge (ESD) protection structure with symmetrical positive and negative ESD protection
TWI227052B (en) * 2003-12-23 2005-01-21 Macronix Int Co Ltd ESD protection circuit for dual-polarity input pad
TWI246154B (en) * 2004-08-04 2005-12-21 Realtek Semiconductor Corp Method for forming junction varactor by triple-well process
US7825473B2 (en) * 2005-07-21 2010-11-02 Industrial Technology Research Institute Initial-on SCR device for on-chip ESD protection
KR100724335B1 (ko) * 2005-08-10 2007-06-04 삼성전자주식회사 정전기 보호 회로용 실리콘 정류 제어기 및 그 구조체
US7838937B1 (en) * 2005-09-23 2010-11-23 Cypress Semiconductor Corporation Circuits providing ESD protection to high voltage laterally diffused metal oxide semiconductor (LDMOS) transistors
US7728349B2 (en) * 2005-10-11 2010-06-01 Texas Instruments Incorporated Low capacitance SCR with trigger element
US20070131965A1 (en) * 2005-12-08 2007-06-14 Electronics And Telecommunications Research Institute Triple-well low-voltage-triggered ESD protection device
KR100831269B1 (ko) 2006-12-29 2008-05-22 동부일렉트로닉스 주식회사 반도체 집적회로 소자를 정전기 방전으로부터 보호하는장치
KR100835282B1 (ko) * 2007-01-23 2008-06-05 삼성전자주식회사 정전기 방전 보호 장치
US8737027B1 (en) 2007-07-27 2014-05-27 Cypress Semiconductor Corporation ESD protection device with charge collections regions
US7773356B2 (en) * 2008-03-19 2010-08-10 Fairchild Korea Semiconductor Ltd Stacked SCR with high holding voltage
JP2010067846A (ja) * 2008-09-11 2010-03-25 Panasonic Corp 静電放電保護回路を備えた半導体装置
US8586423B2 (en) * 2011-06-24 2013-11-19 International Business Machines Corporation Silicon controlled rectifier with stress-enhanced adjustable trigger voltage
US8377754B1 (en) 2011-10-10 2013-02-19 International Business Machines Corporation Stress enhanced junction engineering for latchup SCR
US8716801B2 (en) 2012-01-18 2014-05-06 United Microelectronics Corp. Metal oxide semiconductor device
TWI512983B (zh) * 2012-02-06 2015-12-11 United Microelectronics Corp 金氧半導體元件
JP2014165245A (ja) * 2013-02-22 2014-09-08 Toyota Central R&D Labs Inc 静電気保護用半導体装置
US9281682B2 (en) * 2013-03-12 2016-03-08 Micron Technology, Inc. Apparatuses and method for over-voltage event protection
US9236733B2 (en) * 2013-07-26 2016-01-12 Taiwan Semiconductor Manufacturing Co., Ltd. Electrostatic discharge protection
US9861827B2 (en) 2014-09-08 2018-01-09 Medtronic, Inc. Implantable medical devices having multi-cell power sources
US9724528B2 (en) 2014-09-08 2017-08-08 Medtronic, Inc. Multiple transformer charging circuits for implantable medical devices
US9579517B2 (en) 2014-09-08 2017-02-28 Medtronic, Inc. Transformer-based charging circuits for implantable medical devices
US9539435B2 (en) 2014-09-08 2017-01-10 Medtronic, Inc. Transthoracic protection circuit for implantable medical devices
US9604071B2 (en) 2014-09-08 2017-03-28 Medtronic, Inc. Implantable medical devices having multi-cell power sources
US9861828B2 (en) 2014-09-08 2018-01-09 Medtronic, Inc. Monitoring multi-cell power source of an implantable medical device
US9643025B2 (en) 2014-09-08 2017-05-09 Medtronic, Inc. Multi-primary transformer charging circuits for implantable medical devices
US10026712B2 (en) * 2014-12-02 2018-07-17 Texas Instruments Incorporated ESD protection circuit with stacked ESD cells having parallel active shunt
WO2016179829A1 (en) 2015-05-14 2016-11-17 Texas Instruments Incorporated Usb controller esd protection apparatus and method
KR102374203B1 (ko) * 2015-08-31 2022-03-15 삼성전자주식회사 정전기 방전 보호 장치 및 이를 포함하는 전자 장치
US11181966B2 (en) 2015-11-13 2021-11-23 Texas Instruments Incorporated USB interface circuit and method for low power operation
US9679888B1 (en) * 2016-08-30 2017-06-13 Globalfoundries Inc. ESD device for a semiconductor structure
KR20180058432A (ko) * 2016-11-24 2018-06-01 삼성전기주식회사 정전기 방전 보호회로
US11342323B2 (en) 2019-05-30 2022-05-24 Analog Devices, Inc. High voltage tolerant circuit architecture for applications subject to electrical overstress fault conditions
US11362203B2 (en) 2019-09-26 2022-06-14 Analog Devices, Inc. Electrical overstress protection for electronic systems subject to electromagnetic compatibility fault conditions

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5465189A (en) * 1990-03-05 1995-11-07 Texas Instruments Incorporated Low voltage triggering semiconductor controlled rectifiers
US5359211A (en) * 1991-07-18 1994-10-25 Harris Corporation High voltage protection using SCRs
US5576557A (en) * 1995-04-14 1996-11-19 United Microelectronics Corp. Complementary LVTSCR ESD protection circuit for sub-micron CMOS integrated circuits
US5719733A (en) * 1995-11-13 1998-02-17 Lsi Logic Corporation ESD protection for deep submicron CMOS devices with minimum tradeoff for latchup behavior
TW312047B (en) * 1996-07-19 1997-08-01 Winbond Electronics Corp Low voltage triggered electrostatic discharge protection circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100518526B1 (ko) * 1999-02-25 2005-10-04 삼성전자주식회사 사이리스터의 트리거 전류를 이용한 정전하 방전회로
KR100942956B1 (ko) * 2008-02-12 2010-02-17 주식회사 하이닉스반도체 에스씨알 회로를 이용한 정전기 방전 장치

Also Published As

Publication number Publication date
JP4294748B2 (ja) 2009-07-15
JPH10313110A (ja) 1998-11-24
US6016002A (en) 2000-01-18
TW385534B (en) 2000-03-21

Similar Documents

Publication Publication Date Title
KR19980064442A (ko) 낮은 트리거 전압과 조정 가능한 유지 전압을 갖는 ｅｓｄ보호용 스택된 실리콘-제어 정류기
US5301084A (en) Electrostatic discharge protection for CMOS integrated circuits
US5225702A (en) Silicon controlled rectifier structure for electrostatic discharge protection
US7288450B1 (en) General protection of an integrated circuit against permant overloads and electrostatic discharges
US6538266B2 (en) Protection device with a silicon-controlled rectifier
US6515839B1 (en) Electronic discharge protection system for mixed voltage application specific circuit design
US6239958B1 (en) Electrostatic damage protection circuit and dynamic random access memory
JP2850801B2 (ja) 半導体素子
US6373104B1 (en) Circuit method for reducing parasitic bipolar effects during electrostatic discharges
KR0139648B1 (ko) 트리거 전압이 낮은 scr 보호장치 및 보호회로
US5808342A (en) Bipolar SCR triggering for ESD protection of high speed bipolar/BiCMOS circuits
US6501630B1 (en) Bi-directional ESD diode structure
US7394631B2 (en) Electrostatic protection circuit
US6674129B1 (en) ESD diode structure
EP0055552B1 (en) Input protection circuit for an mis transistor
US6442008B1 (en) Low leakage clamp for E.S.D. protection
US20090026493A1 (en) Electrostatic Protection Circuit
US7405435B2 (en) Semiconductor device having electrostatic destruction protection circuit using thyristor as protection element
JP2001160615A (ja) スタック型ｍｏｓトランジスタ保護回路
US4609931A (en) Input protection MOS semiconductor device with zener breakdown mechanism
US6618233B1 (en) Double triggering mechanism for achieving faster turn-on
US5181092A (en) Input protection resistor used in input protection circuit
US5124877A (en) Structure for providing electrostatic discharge protection
US6965504B2 (en) ESD protection apparatus and method for a high-voltage input pad
US5347185A (en) Protection structure against latch-up in a CMOS circuit

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid