TW385534B - Stacked silicon-controlled rectifier having a low voltage trigger and adjustable holding voltage for ESD protection - Google Patents

Stacked silicon-controlled rectifier having a low voltage trigger and adjustable holding voltage for ESD protection Download PDF

Info

Publication number
TW385534B
TW385534B TW086119551A TW86119551A TW385534B TW 385534 B TW385534 B TW 385534B TW 086119551 A TW086119551 A TW 086119551A TW 86119551 A TW86119551 A TW 86119551A TW 385534 B TW385534 B TW 385534B
Authority
TW
Taiwan
Prior art keywords
voltage
scr
protection circuit
transistor
slot
Prior art date
Application number
TW086119551A
Other languages
English (en)
Inventor
Julian-Zhiliang Chen
Thomas A Vrotsos
Wayne T Chen
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Application granted granted Critical
Publication of TW385534B publication Critical patent/TW385534B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thyristors (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Protection Of Static Devices (AREA)
  • Elimination Of Static Electricity (AREA)

Description

A7 _________B7_ 五、發明説明(1 ) 發明.技術領逾 本發明大體上有關於靜電放電保護電路,且,吏特別 地’有關於一種靜電放電保護電路,收納於積體電路中, 用以將信號線分流至地。 發明背景 積體電路非常容易受到靜電放電(ESD)之高電壓危 害,ESD可鹌於吾人觸摸積體電路之引線時發生。習知技 術已利用矽控整流器(SCR),將ESD之高電壓選擇性放電至 地。於ESD之前’ SCR在非傳導狀態。一旦出現esd之高 電壓,接著SCR改變成傳導狀態,而將電流分流至地,並 於電摩放電至安全位準夂前保持此傳導狀態b 習知SCR產生一問趄,此因其保持電壓傅於被保護電 路之操作電聲所致。因之’習知SCR可由或大信號雜 訊所觸發’且只要操作電壓施加至被保幾電路,就保 持閂鎖在傳導狀轉。因積體電路操作時產生之雜訊會觸動 靈敏之SCR電路’故產生問題。此舍危害且,除非 將被保護電路之操作電壓除去以使SCR熏返未問▲之非傳 導狀態,否則不能使用被保護電路。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 積體電路尺寸減少產生進一步問題,因電路尺寸減少 會造成更易受ESD之危害。此於目前私3. 3伏特電壓操作 之MOSFET電路尤然。MOSFET電路易受到ESD危害。爲防 止此電路受到跆1)危窨,須利舟靈敏之SQR電路。由於SCR 之高觸發電廣’故須安置一電阻器於被保護之信號路徑 上。此電阻器會增和時間常數,造成信號路徑響應時簡滞 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐). B7 五、發明説明(2 ) 後以及高頻數位偉嬈失真。 發明概要 於此揭露及申請專利之本發明包含、SCR,其觸發電塵 係配合施加至積體電路之電源而自動調聱至不同之觸發電 壓位準。P通道電晶和以決㈣㈣壓。當操作電释未 施加至被保護之_電路時’ p通道電晶體賴電壓決定 觸發卿之電Μ。當操作苹源施加至被懌護之積體電路 時’操作電壓杨至ρ料電晶體之輸,職體電路之 操作電壓及Ρ瑪遒電蟲體之臨限電壓決定咖之觸發電 壓。接著,情及_電晶體對制鎖,❸將被保護之信 號路徑分錢地。徐非施加至信號路彳纟之錢下降低於 SCR之臨限電壓,否射SCR保持為問鎖。 於本發明之另-方私,多個SCR苛堆疊,或以串聯方 式連接’使得全部SCR之保持電壓大於施加至信號路徑之 操作電、壓4CR £<串聯方式雉疊,使得全部串聯之scr保 持電壓大約等於各SCR保㈣壓之和,且大於觸發電壓。 圖式簡述 為吏完整瞭解本發明及其優點,現參照下列配合隨附 圖式之钒明,其中: 圖1描繪習知積體電路内賤置用以提供ESD保護之SCR 之示意圖; 圖2描繪提供圖丨中SCR之習知積體電路之剖視圖; 圖3描#包含本發明SCR之ESD保護電路之示意圖; 圖4描誇含有圖3示意描繪之ESD保碟電路之積體電 本紙張尺度適用中國國家標準(CNS〉Μ規格(210X297公釐〉 經濟部中央標準局員工消費合作社印製 A7 _B7_'_ 五、發明説明(3 ) 路剖視圖; 圖5描繪本發明另一實施例之ESD保護電路示韋、圖, 包含二SCR串聯在一起; 圖6插繪含有圖5中ESD保護電路之積體電路剖視 薗; 圖7、&及9描繪圖1-6各種ESD保護電路之電流對於 電壓之曲線圖;以及 圖10楢繪本發明另一實施例之ESD保護電路,其中係 將圖3及4描繪之SCft堆疊以提供保護電路。 \ 發明詳述 現參照圖1,其,描繪習知積體電路}0之示意圖,具有 被保磷電路12。電路12係由以二極體方式連接之N通道 電晶體14所保護,電晶體14之汲極連接暴電晶體12之閘 極,且電晶體14之源極連接至地,使得超過電晶體14崩 潰電壓之電壓會令電晶體14傳導。電阻16連接於電晶體 12閘極與輸入墊20之間4CR 18自墊2G連接至地。SCR 18 含有陽極21連接至墊20 *夂陽極21連接至電阻器22之 一側及連接至PNP電晶體24之射極。電晶體24之棊極連 接至節點26。電阻器22之另一侧連接至節點26。N通道 電晶體28之汲柽與NPN電晶體30之集極皆連接至節點 邡。電晶艟3Q之棊極連接至節點32,且節點32連接至電 晶體24之集極與電阻器34之=侧。電阻器34之另一侧連 接至節黠36,此係SCR 18之陰極,其連接至地6電晶體 30之射極以及N通道電晶體28 <閘極與瓛極連舞至節點 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -----------1 裝-- (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部中央標隼局員工消費合作社印製 A7 ______ B7_,__ 五、發明説明(4 ) 36 〇 現參照圖2,其描繪積體電路40乏剖視圖,積體'電路 40提供圖1中SCJR 18之電路。積體電路40含P型基底42, 其中形成N井44。於J井44中,形成N+區46及P+區48。 N+區46及P+區叫—起連择至終端墊50*其等效於圖1之 節點21°Ν+區52係設置為跨越N井44與基底42之接面, 如圖所示。Ν+區54形成於基底42中,且與Ν+區52間隔 分開°Ν通道電晶體之形成係藉由設置閘極56鄰近基底42 一部分’閘極56延伸於Ν+區52與Ν+區54之間’此等斛 區形成Ν通道電晶體之源/汲挺區》Ρ+革58形成於基底 42中且逮接至終端墊6〇。料區54及蘭等5β亦直接連接至 終端塾6Q。終端墊肋提供圖1之節點36。 進一步參照圖1與2’藉由Ν井44之一部分自Ν+區46 举伸至Ν井44與基赛42之介面而提供電阻匕之電阻器 22。Ν+區46與Ν+區52間隔分開,、使得Ν井44 一部分於 Ν+區46與Ν+區5.2之間延伸而提供電阻|?Ν之電限器22。終 端塾50亦連接至p+區48。基底42自與Ν井44接面處延 伸至Ρ+區53之區域提供電阻RP <電阻器34。ΡΝΡ電晶體 24之射極由P+區48提供,基極由N井44提供,且集極由 P型基底4?提供^ N+區52提供N通道電晶體28之焱極。 Ν 道電晶體28之閘極與源極分別由閘極舆私區54提 供。NPN電晶體30之集極由N丼44振供,基極由基底42 提供,而射極由N+區54提供。 於操作中’療非節鎵邰之f壓超過%晶體28之崩潰 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) !-------- 裝-- (請先閲讀背面之注意事項再填寫本頁) tr
經濟部中央標準局員工消費合作社印製 A7 _B7__ 五、發明説明(5 ) 電壓,否則保護電路18不會在陽擇21與陰極36間傳導電 流。就3. 3伏操作技術兩言,崩潰f壓較痤介於7至10 伏t而於5伏操作技街者,則介於10至15喪。一旦超過 電晶體28之崩潰電壓,電流會通過電阻器22至節點26, 具自電晶體28之汲極至源極。通過電阻器22之電流會令 PNP電晶體24基極上之電壓下降ό 一旦超過電晶體24之 二極體f壓,形成順向偏壓,電晶體24會自陽極21至節 點32傳導電流。通過電阻器34至節點36之電流會令電晶 體30之基極電壓上昇並使電晶體30.導通。通過電晶體30 之電流令電流通過電阻器22,而進一步降低節點26上之 電壓至低於電晶體28冬崩潰電壓。因和,除非電阻器22 及34任一者上之電壓低於SCR 18之保持電塵,否則電晶 體24及30會閂鎮在傳導模式。 習知之SCR18保護電路具有單一觸發電壓,由電晶體 28之崩潰電壓決定。習知SCR 18之保持電壓一般小於被 保護電路12之電源電壓,造成SCR 18閂鎖在傳導模式, 除非自被保識之信號路徑除去操作電源。例如,3. 3伏技 術之保持電壓大約為1. 5伏。 圖3描繪積體電路62之示意圖,其具有MOS電晶體形 式'被保護電路64乘具# N適道電晶體06連接於墊72 與地之間。由墊72與迆之間連接之SCR68提供保護f路。 SCR 68之操作電壓終端墊70連接至Vtm,即供應至積體電 路62之電源,然其可連揍至另一電壓位準。SCR 68電路 復含有陽極73,連接至電阻器74之一側,連接至PNP電 -7- 本紙張尺度適用中國國家標準(CNS ) Α4«· ( 210X297公釐) I---------^裝-- (請先閱讀背面之注意事項再填寫本頁) 訂 .4 A7 ---—-----B7_ 、發明説明(6 ) (請先閲讀背面之注意事項再填寫本頁) 晶體76之射極,並連接至p通道電晶體78之源樟。零晶 體7&之閘極直接連接至终端墊7〇,其連接至Vm。電阻器 74之另一側連接至節點8卜節點8〇連接至電晶體饨之基 極粤NPN電晶體82之集極。電晶體82之基極直接連接至 節點84。電晶體76之隼極與電蟲艟78之汲極亦直接連接 至節點84 -電阻器卟連接於節點g4與鲔點38之間。節 黏88提供SCR 68之陰極’其連接至地。npn電晶體從之 射極亦連接至節點88。 經濟部中和標準局員工消費合作社印製 現參照_ 4 ’其指繪積體電路別之剖視圖,積體電路 卯提供圖3中SCR 6δ之電蹲。積體電路汕含有p型基;| 92。高壓Ν槽(HV-ji檜)9β形成於基底9:2申。Ρ+區94亦开多 成於基雇92中,Ρ+區94連接皇基底終端墊96,以提供電 連接至基底92。低壓Ρ槽(LV-p槽)1〇〇形成於HV-n檜98 中。P+區102形成於LV-p槽100中。N+區104亦形成於LV-p 槽100电。P+區102及ίί+區104皆連接至陰極106。P+區 108延伸於HV-η槽98與tV-p槽1(}0之間。Ρ+區11〇形成 於HV-n槽98中,與P+區108間隔分開,以提供p通道電 晶體之源/波極龜,此源/及極區被通道區分隔,通道區 上安置Μ極電樟112,且閘極電極112經由一層閘極氧化 物而與通道區分隔6閘極112瓖接至終端墊li4〇N+fe 116 形成於HVi槽98中,且與抖區1M —起連接至陽極118 » 吾人應注意,HV-n槽98之電阻係數係設計為使其介於LV-p 槽100舆N+區116間之部分可提供電阻心。此外’U-p槽 ιοα之電阻係數係彀計為使其介於P+區1〇?與p+區108及 本紙張纽適用中國國家標準(CNS ) A徽fS· ( 210X297公釐)
經濟部中央標準局貝工消費合作社印裝
Hy η槽98兩者間之蜱伸部分可提供 將SCR 68與棊摩92分隔。 抓η倌⑽刀 現參照圖3及4’圖3之陽極扣對應於圖4之終端墊 18 ’提供即_之陽極。i私區116延伸至LV-p槽100 之Μ η槽98之-部分有之電阻係數可提供電阻心之 電阻器74。電aalt %之射極、基極與集極分別由p+區11〇、 Ρ η槽與LV-p播⑽提供„ p士區糊與11〇以及閘極 112 —起提供電晶體78»终端墊n4速接閘極112盖Vdd, 且對應於終端墊70 » p+區11〇對應於電晶體78之源極, 而P+區108對應於電晶體78之汲極α電晶體82之集極、 基極與射極分別由Hln槽98、LV-p槽;1〇0與Ν+區104提 供。自Ρ+區108與HV~n槽98延伸至Ρ+區102之LV-ii槽 100之r~部分提供電阻仏之電阻器拙q節點ι〇6對應於節 點88並提供SCR 6S乏陰極^ SCR68防止電路64聋到ESD危害。吾人應注意,介於 圖1中各CR 13與被保護電路12間之電阻器16並未用於圖 3之電路中。 於操作中,須考慮二種狀況,即電源關閉操作與電源 開敢操作a衿f源關閉操作中,墊70上之電壓VDD貪際上 接地。辱該電壓接地,故與SCR 68陽極73連接之電蟲體 78之汲極上任何超遜其臨限電壓ντ之正電壓會將電晶體 78導通並傳導電涑至電阻器86。當此電壓足以將電晶體 62導通時,電流會通過電陚器74 κ將節_ 80電壓降低, 產將電晶體76導通,因此將SCR 68閂鎖。另一方面,於 9- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) I.-------裝11 (請先閲讀背面之注意事項再填寫本頁)
tT
經濟部中央標準局員工消費合作社印製 Α7 Β7 五、發明説明(8 ) 電源開啟狀沉中,整70之電壓為yDD,其較佳實施例為3 3 伏(或5.0伏於其他應用中>»當輪入终端墊72上之電壓“ 電晶體78閘極上之電源電壓高出一個臨限電壓%時,電 晶體78會導通具電流會裨過電阻器86 〇此將使電晶體從 導通,將節點80電壓降低,並將電蟲體76導通,因此驅 動名CR 68並將墊72上之電壓降低。一旦踌择73上之電壓 降低,則電晶體78關閉,因其源極電聲較閘極電塵 高出之電壓小於一個Vt。當陽極上之電壓下降低於彳呆持電 壓時,閂鎖會再度關閉。於較佳臂施例中y此奄壓大約為 1‘2伏。因此,藉由使用噱晶體78並使其閘極連接轰塾刊 上足電源電壓,可達成降低觸發電壓且攀須串聯電阻9又, 藉由將3CR隔離於高壓槽中,而減少基底電流注入,此係 由於反向傜壓之PN接面介於高壓槽與基底之間,此基底係 P型材料。因高壓槽於節點80處提供㈣p電晶體之基極, 故基底t流注入可能影響SCR之操作。 i參照圖5 ’其描繪由SCR 126及SCR 128串聯組合所 組成之保護電路124°SCR 1,28類似於圖3乏SCR 68.°SCR 128 之電路含有操作電壓終端墊130 ,其連接至含有保護電路 12 4.之積體電路之操作電壓V心陽極係由終端螯i 3 ?提供。 t阻P 134自終端墊132連接盖難點14〇βρΝΡ雙極忮電晶 體13{之射極迷接至陽極132’集極連接直節點144,而基 褲連接異節點14〇。ρ通道電晶體138之源極埤接至陽極 1.32 ’且没極連接至節點144。電晶體138 I閘辑連接至終 端墊130,其連接箪操作電壓。ΝρΝ電晶體142之集極 -10 - 本紙張^度通用肀國國家標準(CNS} Α4規格(210Χ297公釐) ----------J裂— (請先閎讀背面之注意事項再填寫本頁) -、1Τ.
發明説明(9 經濟部中央標準局員工消費合作社印製 連接至節點140 ’暴極連接至節點,而射極連接至節點 1措。電阻RP之電阻器]46連接於節點丨44與節點丨48之間‘。 電阻Rh之電陳器134連接於終端墊丨32與節點140之間 SCR m之節點148連接至SCR 126'之節點15卜電阻
Rs之電阻舞152連接於節點15〇與節點156之間。冲p電 晶體154之射極連接至節點1$〇,基極連接至節點156,且 集極連接I節點1肋。NPN電晶體160之集極連接至節點 15,6 ’基輕建接至節點162,而射極連接至節點16^電阻 匕’之電阻器164連接於節點162與節點166之間。N通道 電aa體158之汲極與閘極連接至鲔點156,且源極連接至 節點16&。 現參照圖6,其描繪積體電路no之剖視圖,積璋電路 Π0提供圖5之保護電路124。積體電路170含p型基底 Π2。咼壓N槽(HV-n槽)174形成於基雇Π2中。低塵p槽 (LV-p槽)1祁形成於ί^Ηι槽Π4中。财區iso及p+區182 形成於HV~n槽174中,Jk皆連接至終端墊184,其提供陽 極。P+區186跨越HV-n槽174與LV-p槽176間之接面。 P+區182、P+菡186及閛極電極188 —起於HV-n槽174中 形或P通递電晶體。閘極電極188連接至終端墊1恥。N+ 區192及P+醛194形成於LV-p槽176中。N+J1 192及P+ 區194皆遴接至節點196,其連接至節點ι98。 低壓N槽(LV-n槽)區200形成於基底172中。N+區202 友P+區2Q4形成於tV-n槽艺00中。N+區202及P+區204 皆連接至節點1卵。肝區206跨越基底172與LV-n槽區200 II- 尽紙張尺度適用中國國家標準(CNS ) A4规格(210><297公釐) (請先閲讀背面之注意事項再填寫本頁) -裝· 訂 經濟部中央標準局員工消費合作社印製 A7 __B7_____ 五、發明説明(Ϊ0 ) 間之’接面。N+區208形成於基底172中,並#閘極電極2Ϊ0 及N+區206 —起提供N通道電晶體。閘極電極210連接至 終蟑墊212 ’終端墊212另連接至N+瞎206 〇P+區214形成 於基底172中。P+皞214及N+區208連接至節點之16。 現參照圖5及6,積體電路170之終端墊1故4對應於 SCR 128之終端墊132,並提供保護電路124之陽極。PNP 電晶體136由P+區182、HV-n槽174及LV-p槽176所提供。 P通道電晶體138由P+區182、閉極電極ί88及P+區186 所提供。電阻RN孓電阻器134由部分HV-n槽Π4所提供, 自N+區180延伸至LV-fi槽176*>NPN電晶體142由HV-n槽 174、LV-p槽176及N+區192所提供。賓阻之電阻器146 由部分LV-p槽176所提供,& HV-n槽174延伸至P+區194。 圖6之節點196對應於圖5之節點148。HV-n槽174與基 底172間之二極體接面將SCR 1?8與基底172螞離。 SCR I26之節點150對應於積體電路170之蜂端墊 198〇PNP電磊體154之射極、基極與集極分別由P+區204、 L〒-n槽200與基底,172所提供。電哗RN’之電阵器152由部 分LV-p槽200所提供,自N+區202延伸至介於LV-n槽200 與基扈Π2間之部分接面。N通道電晶體1&8之波極、閘極 與源極分別對應於N+區206、閘極電拯210與N+區208。 NPN電晶體160之集择、棊極與射極分别對應於LV-n槽 2Q0、基底Π2與N+凰208。電阻RP’之電卩且器對摩於 部分基底H2,自LV-n槽200埤伸至P+區2Ϊ4。積體電路 170冬終端墊216對應於SCR 126冬節點166。 -η- 本紙張尺度適用中國國家標準(CNS ) Α4^格(210X297公釐) W··· MMnw aw·»· ···a^an \.i· (請先閱讀背面之注意事項再^;寫本頁) 訂 經濟部中央標準局員工消費合作社印製 A7 B7 _ —— — — —1—'' 五、發明説明(ίι) 於·#作中,保護雷護124可如圖3所示之SCR 68般連 接至被保護電路之輸入墊。積體電路Π0之操作電壓Vdd 較佳噠接至保護電路124之操作電壓終端墊130,雖終端 墊130寸連接至不同於操作電壓之其他電壓。終端墊132 係連接至被保護f路之信戆線,以仿止被保護電路受到ESP 高壓危害。當電源關閉時,電壓Vm並未施加至終端墊no ’ 則SCR 128會由超過電晶體138臨.限電壓Vt·之電壓所觸發。 當電壓Vm>施加至積體電路Π2時,電壓Vdd會施加至終端 塾1¾) ώ然後,SCR 128會由施加至终罐墊13^之較施加至 終端摯130之電壓Vdd高出一個臨跟電壓Vt之窜壓所觸發。 接著電流會通過p通道電晶體I38至節r點I44 i通過電阻 器’146至節點14&。 當陽極132上之電壓較電晶體閘極電壓高出一個 臨限電壓時,電流會通過電阻器146。因第二SCR126連接 於節點148與地之間,故電淹接著適過電阻器152至節點 156並通過電晶體158 a此會將電晶體154 <基極電壓降 低,將電晶體154導通,並令電流通過電阻器lp4。節點 162電壓會上升,將意晶體160'導通’並因.而閃鎖scr 且將節點148拉至地。此必然使電流通過電阻器146而使 得電昴體142導通',將節點140電壓降低,敢將電晶體136 導通,且將SCR 128乱鎖。 ,於二串聯連接之SCR128與126中,其控制係由SCJU28 之觸發電麈所提供,即,觸發電壓較電源電壓或任何連接 至墊130電壓高出一個臨限電壓。然,保持電壓係s邙 -13- 本紙張尺度逋用中國國家標準(CNS ) A4麟(21QX297公釐) I、-------— 裝-- (請先閲讀背面之注意事項再填寫本頁) 訂 Μ 經濟部中央標率局貝工消費合作社印製 A7 — ______B7 五、發明説明(12 ) 及SCR 1加兩者之保持電壓之和。依此,保持電壓可超過 電源電壓。例如,於3. 3伏技術中,可使用二個串接之scr, 各具有大約1·75伏之保持電壓,形成3 5伏之組合禚持電 壓,而大於電源電壓。又,保持電壓可敦計為大於由電源 電壓及Vt形成之觸發電摩。牝保持電壓係沖^及卩肿電晶 體之点之函數,此係該尊万乘積之函數,即、f(冷伞泠)。 現參照圖7、8及9,其分别描繪SCR 128、SCR i26及 保護電路124之電流對於電壓之埤線圖,曲線220描繪 128之觸發電壓(vTR)在點222處。SCR 128之保持電壓(yh) 顯示在點224處。曲線226描% ~scr 126之觸發電壓(vTR) 在點228處’直保持電壓仏)在點23〇處。最後,曲線232 描繪保護電路124之觸發電壓(Vtr)及保持電壓(Vh)分別在 點234及236處。如上述討論者,保護電路124包含SCR 128 以串聯方式連接SCR126。保護電路124之VTR大約=等於SCR 128之Vn ’其係描繪於圖7點222處。保護電路124之W 孫描繪於點,236處且大約等於SCR 12:δ之Vh(其係描繪於圖 8 ,點230處)以及SCR 128之Μ其係描繪於圖7點224處) 之和。因此’以串聯方式壌接之SCR 126及128之保持愈 麈係相加者。 圖10係描繪保護電路罚8之示意方塊圖,其含有多個 隔離之低壓SGfe(ILVSCR),例如分別為圖3及圖5之SCR68 及 SCR 128。IJJSCR 240 串接轸 lUSCR 242。終端墊 244 及24&連接至收納該等終端墊之積體電路之操作電源電壓 Vdd。蛉端墊244及246分別對應於圖3及圖5之終端墊7〇、 -14, 本紙張尺度適用中國国家標準( CNS ) A4規格(210X297公犛) L-------1 裝! (請先閲讀背面之注意事項再^:寫本頁) 訂 d. 五、發明説明(ί3 ) A7 B7 及13G。ILVSCR 240之終端墊24δ可直接連接至被保護 止ESD之信號線eILVSCR 240之陰極對應於圖3之節點88, 可連接至ILVSCR 242之陽極,其對應於圖5 '陽極132。 其他ILVSCR可串接納入。因此,保護電路238之觸發電壓 等於單一 SCR,例如SCR 68或128之任一者,之觸發電壓, 且其保持電壓可等於SCfe么40與242.保持電聲之和。因弗, 與242 ’以及其他SCR ’可予以緩,使得保護 電路238之;保持電壓係相加者。 概&之,本發明提供一種保護電路,用以防止受到Ego 之高電塵危害。此保護電路之觸發電壓係可變者且由施加 至收納本發明保護電路之積體電路之禪作電填所自動決 定。此保護電路之保持電壓可由選擇性串接多僻SCR而予 以蟫加。因此,未發明提供一種保護電路,其備犛電壓係 皞施加至此t路之操作電壓而改變,且其保梓電壓可適當 地決定^ ^ 雖已詳細描堞本發明數値實施例’但吾人應瞭觯,在 不偏離後附申請專利範圍所界定之本發明精神糸範疇下, 可為該等實施例之各種改變、替代及變化^ 請 先 閲
I 事 項 再 裝 訂 經濟部中央標準局員工消費合作社印製 I張 ;紙 本 準 標 家 一釐 公 7 29 *.....1

Claims (1)

  1. 經濟部中央標準局員工消費合作社印製 as ES C8 D8六、申請專利範圍 種保護電路,用以防止過高壓經由信號線施加至被保 護電路,此保護電路包含: 閃鎖裝置,具有至少—個NPN電晶體及一個PNP電晶體, 形成至少單一 SCR,此SCR具有陽極與陰極,該陽極連 接至信號線,該陰極連接至地參考電壓,其中閂鎖裝置 於閂鎖後會於f壓低於閂鎖裝置之保持電壓時復原;以 及 觸發裝置,用以觸發閂鎖裝置,該觸發裝置德由與閂鎖 裝置之陽極分蘭之電麈連接之觸發電壓所操作。 2. 如申請專利範®第1項之保護電路,其中觸發電壓务含 被保護t路之操作電源電壓。 3. 如申請專利範圍第i項之保護電路,:其中保持電壓大於 觸發電壓。 4. 如申請專利範圍第1項之保護電路,其中保持電壓可調 整,此係藉由利用至少立個串接之SCR,各具有至少一 個ΝΡΝ電晶:體及一個MP電晶體,形成SCR而達成。 5. —種保護電路,用以防止過高電壓經由信號線施加至被 保護電路,此保護電路包含: 陽極,連接至信號線; 陰極,連接至地參考電壓; Ρ通道電晶體,具有源極連接至陽極,並具有閘極連接 至與信號線上之t壓分開之備發電壓; PNP電晶體,其有基極,並:具有射極連接至陽振線與P 通道電晶犛之源極,且具有集極連接至P逋道電晶體之 汲極; -16- (請先閱讀背面之注意事項再填寫本頁) • 1^19 n^i ml flfl— Λ -裝-- 訂— 本紙張尺度適用中國國家標準(CNS〉A4規格(210X297公釐). A8 B8 C8 D8 六、申請專利範圍 NPN電晶體,具有射極連接至陰極,並具有基極連搂至 PNP電晶體之集極輿p通道電晶體之没極,且具_有集極 連接至PNP電晶體之基極; 第一f阻器’連接於陽極與該ΡΝ>電晶體基極和NPN電 晶體集極之間; 第二電阻器’連接柃陰極與該ΡΝΡ電晶體集極、ρ通道 電晶體设極和ΝΡΝ電晶體基極之間’該ΡΝΡ與ΝΡΝ電晶 體及第一與第二電阻器形成SCR ;只及 其中Ρ通道電晶體可傳導電流通過第二電阻器,致使ΝΡΝ 電晶體基極上之電壓增加,頃而將ΝΡΝ電晶體導通,並 將ΡΝΡ電晶體基極電壓降低,而將ΡΝΡ電晶體導通,丘 將SCR约鎖》 6. 如争請專利範圍第5項之保護電路,其中ρ通道電晶體 之閘極連接至被保護電路之操作電壓縿蠕。 7. 如申請專利範園第&項之保護電路,其中保護電路形成 為積體電路之部分’並收納於Ν轉中,該ν槽安置於Ρ 型基底中,甩以將保護電路與積體電路之其他部分電隔 離。 8. 如申請專利範圍第&項之保護電路’其令ρ通道電晶體、 ΡΝΡ電晶體、ΝΡΝ電晶體 '及第一與第二電阻器形成第一 SCR,且保護電路復包含: 第二SCR,與第一 SCR串接,第一與第二SCR各具有保持 電壓’使得保護電路冬举佘保持電壓大约等於第一與第 二SCR各保持電壓之和。 見如申請專利範園第8項之保護電_路,其t第一與第二SCR -17- 本紙張尺度適用t國國家標準(CNS ) A4規格(210X297公釐) Ί-------•裝-- I . (請先閱讀背面之注意事項1^寫本頁) 、1T .If 經濟部中央標準局員工消費合作社印製 中請專利範圍 ,叙咸為使得保護電路孓組合觸發電壓大约等於第一與 第二SCR之一者之觸發電壓。 10.如申請專利範圍第8項之保護電路’其中至少第一與第 一 SCR之一者與收納該至少^ SCR之積體電路之其他部 分隔離,此係藉由安置於N槽中且N槽安置於P基底中 而達成。 U•如申請專利範圜第8項之保護電路,其中: p通道電晶體之閘極連接至被保護電路之操作電壓终 端; ' 俤護電路形成為積體電路之部分,並收納於N槽中,該 N槽安置於p型基底中,用以將保護電路與積體電路之 其他部分電隔離;巩及 第一與第二SCR係組成為使得保護電路之觸發電壓大约 等於第一與第二SCR之—者之觸發電壓。 '' ^ —種SCR保護f路,具有陰極與蹯極,用以防止璁高電 壓經由信號線施加至被保護電路,此SCjg保讓電路包 含: N槽,形成於p型基底中; P槽,安置於N槽中; 第一 P+區’安置於pr槽中; 第,N+區,'安置於P槽中; 第二P+區,安置為與P槽及^^槽形成橋接關係,使得第 一 P+區部分安置於P槽及N槽中; 第三Η區,安置於N槽中且與第二P+區分開、,形成 通道區; 經濟部中央標準局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 閘極,安置於通道區之上且與通道區α閘極氧化物層分 隔,以形成ρ通道電晶體,閘極可連接至與陽極分開之 觸發電聲; '第二Ν+區,安置於Ν槽中; 第一聲,連接至第一 Ρ+區與第一 N+區,以形成SCR保 護電路之陰極; 第二墊,連接至第三P+區與第二N+區,以形成SCR保 護電硌之爲極; 丼中N槽之電阻部分係延伸於第二N+區與P槽之間,鄰 近第三P+區,用以回應通過之第一預定位準之電流而施 加正塙藶於第三P+區與N槽之間;以及 其中P槽之電阻部分係延伸於第一 Nf區與N槽之間且延 伸於第一 P+區與第二P+區之間,用以回應通過之第二 預定位準之電流而施加負偏壓於第一 N+區與N槽之 間。 13. 如申請專利範圍第12項之保護電路,其中閘極連接至 被保護畲路之操作電壓終端。 14. 一種保護電路,甩以防止高電壓經由信號線施加至被耦 護電路,此保護電路包含: 第一SCR,具有第一保持電攀及一觸發電壓,並吾有第 一陽極與第一陰極,第一陽極連接至信號線; 第二SCR,具有第二保持電壓及一觸發電壓,並具有第 ,二陽極與第二陰極,第二陽極埠捧至第一* SCR之第一陰 極,使得第一及第二SCR串接;以及 其中保護電路具有僅由第一 SCR之觸發電壓界定之觸發 -19- 本紙張尺度適用中國國家標準(CNS ) Μ規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝-- 、?T A8 B8 C8 D8 、申請專利範圍 電藶,並具有组合之保護電路保持電壓,該組合之保護 電路保持電麈包含第一及第二保持電壓之和。 15.奴申請專科範圍夢14項之保護電路,其中組合之保護 電路保持電壓大於觸發電壓。 m nff —HI— —nv flflc— HI— In— BUI* n^i nn n ''务 (請先鬩讀背面之注意事項再填寫本頁) *1T d 經濟部中央標準局員工消費合作社印製 -20 本紙張尺度適用中國國家標隼(CNS ) A4規格(210X297公釐)
TW086119551A 1996-12-20 1998-03-23 Stacked silicon-controlled rectifier having a low voltage trigger and adjustable holding voltage for ESD protection TW385534B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US3354296P 1996-12-20 1996-12-20

Publications (1)

Publication Number Publication Date
TW385534B true TW385534B (en) 2000-03-21

Family

ID=21871012

Family Applications (1)

Application Number Title Priority Date Filing Date
TW086119551A TW385534B (en) 1996-12-20 1998-03-23 Stacked silicon-controlled rectifier having a low voltage trigger and adjustable holding voltage for ESD protection

Country Status (4)

Country Link
US (1) US6016002A (zh)
JP (1) JP4294748B2 (zh)
KR (1) KR19980064442A (zh)
TW (1) TW385534B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105051821A (zh) * 2013-03-12 2015-11-11 美光科技公司 用于过电压事件保护的设备及方法

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8333681B2 (en) * 1996-05-31 2012-12-18 Schmidt David H Speed controlled strength machine
US7179205B2 (en) * 1996-05-31 2007-02-20 David Schmidt Differential motion machine
US6081002A (en) * 1997-05-29 2000-06-27 Texas Instruments Incorporated Lateral SCR structure for ESD protection in trench isolated technologies
DE19743240C1 (de) * 1997-09-30 1999-04-01 Siemens Ag Integrierte Halbleiterschaltung mit Schutzstruktur zum Schutz vor elektrostatischer Entladung
JP3123984B2 (ja) * 1998-07-31 2001-01-15 日本電気アイシーマイコンシステム株式会社 半導体集積回路装置
TW393755B (en) * 1998-09-02 2000-06-11 Winbond Electronics Corp The electrostatic protecting structure of semiconductor
KR100518526B1 (ko) * 1999-02-25 2005-10-04 삼성전자주식회사 사이리스터의 트리거 전류를 이용한 정전하 방전회로
US6188088B1 (en) * 1999-07-08 2001-02-13 Maxim Integrated Products, Inc. Electrostatic discharge protection for analog switches
US6618233B1 (en) * 1999-08-06 2003-09-09 Sarnoff Corporation Double triggering mechanism for achieving faster turn-on
US6674129B1 (en) * 1999-12-17 2004-01-06 Koninklijke Phillips Electronics N.V. ESD diode structure
US6501630B1 (en) 1999-12-17 2002-12-31 Koninklijke Philips Electronics N.V. Bi-directional ESD diode structure
JP3573674B2 (ja) 1999-12-27 2004-10-06 Necエレクトロニクス株式会社 半導体集積回路の入出力保護装置とその保護方法
GR20000100040A (el) * 2000-02-11 2001-10-31 I.S.D. Λυσεις Ολοκληρωμενων Συστηματων Ανωνυμος Εταιρεια Προστασια εναντι esd τυπου scr με συζευξη p-well για τεχνολογιες τριπλου πηγαδιου cmos/bicmos
US6594132B1 (en) * 2000-05-17 2003-07-15 Sarnoff Corporation Stacked silicon controlled rectifiers for ESD protection
US20020125537A1 (en) * 2000-05-30 2002-09-12 Ting-Wah Wong Integrated radio frequency circuits
JP4573963B2 (ja) * 2000-08-08 2010-11-04 ルネサスエレクトロニクス株式会社 半導体装置
US6538266B2 (en) * 2000-08-11 2003-03-25 Samsung Electronics Co., Ltd. Protection device with a silicon-controlled rectifier
US6493199B1 (en) 2000-10-26 2002-12-10 Winbond Electronics Corporation Vertical zener-triggered SCR structure for ESD protection in integrated circuits
US6864536B2 (en) * 2000-12-20 2005-03-08 Winbond Electronics Corporation Electrostatic discharge protection circuit
US6803633B2 (en) 2001-03-16 2004-10-12 Sarnoff Corporation Electrostatic discharge protection structures having high holding current for latch-up immunity
JP3983067B2 (ja) 2001-03-19 2007-09-26 Necエレクトロニクス株式会社 半導体集積回路の静電保護回路
US6437961B1 (en) * 2001-03-30 2002-08-20 Koninklijke Philips Electronics N.V. Electrostatic discharge circuit having power-up and power-down protection
US6762439B1 (en) * 2001-07-05 2004-07-13 Taiwan Semiconductor Manufacturing Company Diode for power protection
TW578290B (en) * 2002-03-04 2004-03-01 Winbond Electronics Corp Electrostatic discharged protection device
JP4008744B2 (ja) * 2002-04-19 2007-11-14 株式会社東芝 半導体装置
US6737682B1 (en) * 2002-07-30 2004-05-18 Taiwan Semiconductor Manufacturing Company High voltage tolerant and low voltage triggering floating-well silicon controlled rectifier on silicon-on-insulator for input or output
US6906357B1 (en) * 2003-10-10 2005-06-14 National Semiconductor Corporation Electrostatic discharge (ESD) protection structure with symmetrical positive and negative ESD protection
TWI227052B (en) * 2003-12-23 2005-01-21 Macronix Int Co Ltd ESD protection circuit for dual-polarity input pad
TWI246154B (en) * 2004-08-04 2005-12-21 Realtek Semiconductor Corp Method for forming junction varactor by triple-well process
US7825473B2 (en) * 2005-07-21 2010-11-02 Industrial Technology Research Institute Initial-on SCR device for on-chip ESD protection
KR100724335B1 (ko) * 2005-08-10 2007-06-04 삼성전자주식회사 정전기 보호 회로용 실리콘 정류 제어기 및 그 구조체
US7838937B1 (en) * 2005-09-23 2010-11-23 Cypress Semiconductor Corporation Circuits providing ESD protection to high voltage laterally diffused metal oxide semiconductor (LDMOS) transistors
US7728349B2 (en) * 2005-10-11 2010-06-01 Texas Instruments Incorporated Low capacitance SCR with trigger element
US20070131965A1 (en) * 2005-12-08 2007-06-14 Electronics And Telecommunications Research Institute Triple-well low-voltage-triggered ESD protection device
KR100831269B1 (ko) 2006-12-29 2008-05-22 동부일렉트로닉스 주식회사 반도체 집적회로 소자를 정전기 방전으로부터 보호하는장치
KR100835282B1 (ko) * 2007-01-23 2008-06-05 삼성전자주식회사 정전기 방전 보호 장치
US8737027B1 (en) 2007-07-27 2014-05-27 Cypress Semiconductor Corporation ESD protection device with charge collections regions
KR100942956B1 (ko) * 2008-02-12 2010-02-17 주식회사 하이닉스반도체 에스씨알 회로를 이용한 정전기 방전 장치
US7773356B2 (en) * 2008-03-19 2010-08-10 Fairchild Korea Semiconductor Ltd Stacked SCR with high holding voltage
JP2010067846A (ja) * 2008-09-11 2010-03-25 Panasonic Corp 静電放電保護回路を備えた半導体装置
US8586423B2 (en) * 2011-06-24 2013-11-19 International Business Machines Corporation Silicon controlled rectifier with stress-enhanced adjustable trigger voltage
US8377754B1 (en) 2011-10-10 2013-02-19 International Business Machines Corporation Stress enhanced junction engineering for latchup SCR
US8716801B2 (en) 2012-01-18 2014-05-06 United Microelectronics Corp. Metal oxide semiconductor device
TWI512983B (zh) * 2012-02-06 2015-12-11 United Microelectronics Corp 金氧半導體元件
JP2014165245A (ja) * 2013-02-22 2014-09-08 Toyota Central R&D Labs Inc 静電気保護用半導体装置
US9236733B2 (en) * 2013-07-26 2016-01-12 Taiwan Semiconductor Manufacturing Co., Ltd. Electrostatic discharge protection
US9861827B2 (en) 2014-09-08 2018-01-09 Medtronic, Inc. Implantable medical devices having multi-cell power sources
US9724528B2 (en) 2014-09-08 2017-08-08 Medtronic, Inc. Multiple transformer charging circuits for implantable medical devices
US9579517B2 (en) 2014-09-08 2017-02-28 Medtronic, Inc. Transformer-based charging circuits for implantable medical devices
US9539435B2 (en) 2014-09-08 2017-01-10 Medtronic, Inc. Transthoracic protection circuit for implantable medical devices
US9604071B2 (en) 2014-09-08 2017-03-28 Medtronic, Inc. Implantable medical devices having multi-cell power sources
US9861828B2 (en) 2014-09-08 2018-01-09 Medtronic, Inc. Monitoring multi-cell power source of an implantable medical device
US9643025B2 (en) 2014-09-08 2017-05-09 Medtronic, Inc. Multi-primary transformer charging circuits for implantable medical devices
US10026712B2 (en) * 2014-12-02 2018-07-17 Texas Instruments Incorporated ESD protection circuit with stacked ESD cells having parallel active shunt
JP6641388B2 (ja) 2015-05-14 2020-02-05 日本テキサス・インスツルメンツ合同会社 Usbコントローラesd保護装置及び方法
KR102374203B1 (ko) * 2015-08-31 2022-03-15 삼성전자주식회사 정전기 방전 보호 장치 및 이를 포함하는 전자 장치
US11181966B2 (en) 2015-11-13 2021-11-23 Texas Instruments Incorporated USB interface circuit and method for low power operation
US9679888B1 (en) * 2016-08-30 2017-06-13 Globalfoundries Inc. ESD device for a semiconductor structure
KR20180058432A (ko) * 2016-11-24 2018-06-01 삼성전기주식회사 정전기 방전 보호회로
US11342323B2 (en) 2019-05-30 2022-05-24 Analog Devices, Inc. High voltage tolerant circuit architecture for applications subject to electrical overstress fault conditions
US11362203B2 (en) 2019-09-26 2022-06-14 Analog Devices, Inc. Electrical overstress protection for electronic systems subject to electromagnetic compatibility fault conditions

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5465189A (en) * 1990-03-05 1995-11-07 Texas Instruments Incorporated Low voltage triggering semiconductor controlled rectifiers
US5359211A (en) * 1991-07-18 1994-10-25 Harris Corporation High voltage protection using SCRs
US5576557A (en) * 1995-04-14 1996-11-19 United Microelectronics Corp. Complementary LVTSCR ESD protection circuit for sub-micron CMOS integrated circuits
US5719733A (en) * 1995-11-13 1998-02-17 Lsi Logic Corporation ESD protection for deep submicron CMOS devices with minimum tradeoff for latchup behavior
TW312047B (en) * 1996-07-19 1997-08-01 Winbond Electronics Corp Low voltage triggered electrostatic discharge protection circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105051821A (zh) * 2013-03-12 2015-11-11 美光科技公司 用于过电压事件保护的设备及方法
CN105051821B (zh) * 2013-03-12 2019-03-01 美光科技公司 用于过电压事件保护的设备及方法

Also Published As

Publication number Publication date
JP4294748B2 (ja) 2009-07-15
US6016002A (en) 2000-01-18
JPH10313110A (ja) 1998-11-24
KR19980064442A (ko) 1998-10-07

Similar Documents

Publication Publication Date Title
TW385534B (en) Stacked silicon-controlled rectifier having a low voltage trigger and adjustable holding voltage for ESD protection
TW214020B (zh)
US5473500A (en) Electrostatic discharge circuit for high speed, high voltage circuitry
WO2005122356A3 (en) Electrostatic discharge protection circuit
EP3285297A1 (en) Cross-domain esd protection
JPS58119670A (ja) 半導体装置
EP0573213A1 (en) ESD protection of output buffers
US6876529B2 (en) Electrostatic discharge protection circuit
FR2684816A1 (fr) Circuit de protection serie.
JP2910474B2 (ja) 半導体集積回路装置
US5910873A (en) Field oxide transistor based feedback circuit for electrical overstress protection
US5764088A (en) Control circuit for an electronic switch, and a switch constituting an application thereof
JP2525450Y2 (ja) 逆接保護回路
EP0939933B1 (en) Light detection device
JPH03503944A (ja) 静電放電現象によるjfetの損傷を減少するための手段
TW591788B (en) Protection circuit scheme for electrostatic discharge
US5513064A (en) Method and device for improving I/O ESD tolerance
JPS6142085A (ja) Icカ−ド
WO2009078850A1 (en) Automatic discharge of a failed battery
KR880001432Y1 (ko) 출력앰프 회로 및 스피이커의 보호회로
JPS5961223A (ja) 半導体集積回路
SU845213A1 (ru) Устройство дл защиты электрическойцЕпи OT пЕРЕгРузКи пО ТОКу иНАпР жЕНию
KR850001777Y1 (ko) 음행기기의 보호회로
JP2007243457A (ja) 発振回路
JPH0216657B2 (zh)

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees