JP4617527B2 - 回路装置 - Google Patents
回路装置 Download PDFInfo
- Publication number
- JP4617527B2 JP4617527B2 JP35976899A JP35976899A JP4617527B2 JP 4617527 B2 JP4617527 B2 JP 4617527B2 JP 35976899 A JP35976899 A JP 35976899A JP 35976899 A JP35976899 A JP 35976899A JP 4617527 B2 JP4617527 B2 JP 4617527B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- region
- transistor
- circuit
- insulated gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 238000002955 isolation Methods 0.000 claims description 7
- 230000002159 abnormal effect Effects 0.000 claims description 6
- 239000000969 carrier Substances 0.000 claims description 2
- 230000003071 parasitic effect Effects 0.000 claims description 2
- 230000000087 stabilizing effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 10
- 230000010355 oscillation Effects 0.000 description 8
- 239000000758 substrate Substances 0.000 description 6
- 239000002131 composite material Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 244000145845 chattering Species 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
- H01L27/0711—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors
- H01L27/0722—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors in combination with lateral bipolar transistors and diodes, or capacitors, or resistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、バイポーラトランジスタと絶縁ゲート型トランジスタを備えた半導体装置を用いた回路装置に関する。
【０００２】
【従来の技術】
従来、ＰＮ接合によりもしくは絶縁膜により各素子領域が絶縁分離され、それぞれの素子領域にバイポーラトランジスタや絶縁ゲート型トランジスタなどの半導体素子が形成されたものが種々提案されている（例えば、特開平６−２６７９６６号公報、特開平６−２６８０５４号公報など）。
【０００３】
【発明が解決しようとする課題】
上記した従来の半導体装置においては、バイポーラトランジスタと絶縁ゲート型トランジスタを異なる素子領域に個別に形成している。このため、バイポーラトランジスタと絶縁ゲート型トランジスタを電気的に接続する場合、アルミ等の金属配線を配設しなければならず、回路レイアウト、金属配線の電気抵抗など考慮すべき問題が種々生じる。
【０００４】
本発明は上記問題を解決した半導体装置を用いた回路装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明においては、他の素子領域と絶縁分離された１つの素子領域において、第１導電型のシリコン層（３）にバイポーラトランジスタ（３１）を構成する第２導電型のベース領域（９）と第１導電型のエミッタ領域（１１）と第１導電型のコレクタ領域（１２）を形成し、ベース領域（９）を一方のソース・ドレイン領域として絶縁ゲート型トランジスタ（３２）を形成したことを特徴としている。
【０００７】
このように１つの素子領域にバイポーラトランジスタ（３１）と絶縁ゲート型トランジスタ（３２）を形成しているため、両トランジスタを接続する電気配線を不要にすることができる。
【０００８】
なお、各素子領域は、分離溝（６）によって絶縁分離された島状の領域とすることができる。
【０００９】
この場合、ベース領域（９）の過剰キャリアを除去する第２導電型の過剰キャリア除去用領域（１０）を設け、その過剰キャリア除去用領域（１０）を絶縁ゲート型トランジスタ（３２）の他方のソース・ドレイン領域とすれば、バイポーラトランジスタ（３１）のオンからオフへのスイッチング速度を速くすることができるとともに、絶縁ゲート型トランジスタ（３２）の他方のソース・ドレイン領域を特別に設ける必要がないため、装置の小型化を図ることができる。
【００１０】
また、請求項１に記載の発明においては、上記した半導体装置を、回路構成要素として備え、安定化電圧を供給する定電圧回路からなる回路装置であって、電源電圧Ｖｃｃが１８Ｖ以上の異常時に絶縁ゲート型トランジスタ（３２）のゲートに０Ｖの異常信号が入力され、このときの絶縁ゲート型トランジスタ（３２）のソース電圧を絶縁ゲート型トランジスタ（３２）のゲート−ソース間電圧が閾値電圧ＶＴより大きくすることにより、絶縁ゲート型トランジスタ（３２）はオンさせ、バイポーラトランジスタ（３１）がオフして電圧供給を停止する異常対処動作が行われるようになっていることを特徴としている。
【００１１】
なお、上記した括弧内の符号は、後述する実施形態記載の具体的手段との対応関係を示すものである。
【００１２】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。
【００１３】
図１に本発明の一実施形態に係る半導体装置の断面構成を示し、図２にその平面構成を示す。
【００１４】
この半導体装置は、ＳＯＩ基板に分離溝（トレンチ）を形成して島状に絶縁分離された１つの素子領域にバイポーラトランジスタとＭＯＳトランジスタが形成された構成になっている。この構成について図１、図２に従って具体的に説明する。
【００１５】
Ｐ- 型のシリコン基板１と、Ｎ+ 層２、Ｎ- 層３からなるシリコン基板４とを絶縁膜（シリコン酸化膜）５を介して接合することによりＳＯＩ基板が構成されている。また、Ｎ- 層３の表面側から絶縁膜５に達する分離溝６が形成され、その分離溝６内の壁面に絶縁膜（シリコン酸化膜）７が形成されるとともにその内部に多結晶シリコン８が充填されて、それぞれの素子領域が、分離溝６と絶縁膜７により互いに絶縁分離された島状の領域になっている。
【００１６】
そして、１つの素子領域におけるＮ- 層３には、図に示すように、Ｐ+ ベース領域９、Ｐ+ 過剰キャリア除去用領域１０、Ｎ+ エミッタ領域１１、Ｎ+ コレクタ領域１２が形成されている。また、Ｐ+ ベース領域９、Ｐ+ 過剰キャリア除去用領域１０の間のＮ- 層３の表面にはゲート酸化膜１３が形成されており、その上にはポリシリコン層１４が形成されている。また、Ｐ+ ベース領域９、Ｐ+ 過剰キャリア除去用領域１０、Ｎ+ エミッタ領域１１、Ｎ+ コレクタ領域１２、ポリシリコン層１４は、層間絶縁膜（シリコン酸化膜）１５に形成されたコンタクトホールを介して、アルミ等の金属電極１６、１７、１８、１９、２０にそれぞれ接続されている。なお、ゲート酸化膜１３の膜厚は約０．０７μｍであり、層間絶縁膜１５の膜厚は約０．５μｍである。
【００１７】
ここで、Ｐ+ ベース領域９、Ｎ+ エミッタ領域１１、Ｎ+ コレクタ領域１２によりバイポーラトランジスタが構成されている。この実施形態のように、分離溝６と絶縁膜７によって絶縁分離された島状の素子領域にバイポーラトランジスタが形成されている場合、特開平６−２６７９６６号公報に記載されているように、バイポーラトランジスタがオンからオフにスイッチングするときＰ+ ベース領域９の過剰エレクトロンを速やかに消滅させることができず、スイッチング時間の低下を招くことになる。
【００１８】
このため、この実施形態においては、特開平６−２６７９６６号公報に記載されたものと同じく、Ｐ+ 過剰キャリア除去用領域１０を設けて、Ｐ+ ベース領域９の過剰エレクトロンを速やかに取り除き、オンからオフへのスイッチング速度を速くしている。すなわち、Ｐ+ ベース領域９とＮ- 層３とＰ+ 過剰キャリア除去用領域１０により、Ｐ+ 過剰キャリア除去用領域１０をコレクタとする寄生トンジスタを動作させ、Ｐ+ ベース領域９にエレクトロンと再結合するためのホールを常に供給し、Ｐ+ ベース領域９の過剰エレクトロンを取り除いてスイッチング時間を速くしている。
【００１９】
また、この実施形態では、そのＰ+ 過剰キャリア除去用領域１０を利用し、Ｐ+ 過剰キャリア除去用領域１０をドレイン、Ｐ+ ベース領域９をソースとしたＰチャンネルＭＯＳトランジスタが形成されている。このことにより、１つの素子領域にバイポーラトランジスタとＭＯＳトランジスタが形成された複合素子が構成される。なお、この実施形態においては、ＭＯＳトランジスタは、エンハンスメント型、すなわちノーマリオフ型のＰチャンネルＭＯＳトランジスタになっている。
【００２０】
図３に、上記した複合素子の等価回路を示す。この等価回路に示すように、上記した複合素子は、バイポーラトランジスタ３１のベースにＭＯＳトランジスタ３２のソースが接続された構成になっている。このため、ＭＯＳトランジスタ３２の動作によってバイポーラトランジスタ３１のエミッタ−コレクタ間に流れる電流を制御することができる。
【００２１】
この場合、ＭＯＳトランジスタ３２をオンさせて、バイポーラトランジスタ３１をオフさせる制御を行う他、ＭＯＳトランジスタ３２のソース−ドレイン間に流れる電流をリニアに変化させてバイポーラトランジスタ３１のコレクタ電流の制御を行うようにすることができる。例えば、ＭＯＳトランジスタ３２のゲート電圧を、バイポーラトランジスタ３１のベース電圧（＝ＭＯＳトランジスタ３２のソース電圧）より負の方向に変化させると、図４に示すように、バイポーラトランジスタ３１のコレクタ−エミッタ間電圧ＶCEとコレクタ電流Ｉc の特性を図中の矢印の方向に変化させることができ、コレクタ電流Ｉc を制御することができる。なお、以下に示す応用例においては、バイポーラトランジスタ３１を単にトランジスタ３１として説明する。
【００２２】
図５に、図３に示す回路を過電流保護用に用いた応用例を示す。この図５は、マイクロコンピュータ（以下、単にマイコンという）等に５Ｖの安定化電圧を供給する定電圧回路を示している。図において、４１は定電流回路、４２は定電圧ツェナーダイオード、４３は過電圧検出回路、４４は過電流保護機能付きの定電流供給回路、４５は基準電圧（Ｖref ）生成回路、４６は定電圧生成回路である。この定電圧回路は、車載のバッテリ４７に接続され、定電流回路４１にて生成された定電流を定電流供給回路４４から基準電圧生成回路４５、定電圧生成回路４６に供給し、５Ｖに安定化した電圧をマイコン等に出力する。なお、図中の点線で囲った部分が、ＩＣ内部の構成を示している。
【００２３】
ここで、通常動作時においては、バッテリ４７の電圧Ｖｃｃは１４Ｖ程度で、上記した定電圧供給動作を行うが、車載の場合、負荷状態によってはバッテリ４７の電圧Ｖｃｃが大きく変動する。
【００２４】
そこで、電圧Ｖｃｃが例えば１８Ｖ以上の異常状態になったとき、過電圧検出回路４３のツェナーダイオード（例えばツェナーダイオードが３個直列接続されたもの）４３ａに電流が流れトランジスタ４３ｂがオンするようにしておくと、定電流供給回路４４のＭＯＳトランジスタ３２のゲート電圧が０Ｖになる。すなわち、電圧Ｖｃｃが１８Ｖ以上の異常状態になると、ＭＯＳトランジスタ３２のゲートに０Ｖの異常信号が入力される。このとき、ＭＯＳトランジスタ３２のソース電圧はツェナーダイオード４２によって６Ｖ程度の電圧になっており、ＭＯＳトランジスタ３２のゲート−ソース間電圧が閾値電圧ＶT より大きくなるため、ＭＯＳトランジスタ３２はオンし、その結果、トランジスタ３１がオフする。このため、基準電圧生成回路４５、定電圧生成回路４６に電流が供給されず、定電圧生成回路４６のトランジスタ４６ａ、４６ｂがオフして、マイコン等への電圧供給を行わない異常対処動作が行われる。
【００２５】
なお、定電圧生成回路４６のトランジスタ４６ａの代わりに、図６に示すように、図３に示す構成のトランジスタ３１、ＭＯＳトランジスタ３２を設け、トランジスタ３１のベースにオペアンプ４６ｃの出力を接続し、ＭＯＳトランジスタ３２のゲートにバッテリ４７の電圧Ｖｃｃを印加するようにしておけば、電圧Ｖｃｃが負電圧になったときにＭＯＳトランジスタ３２がオンし、トランジスタ３１がオフするため、電圧Ｖｃｃが負電圧になったときの異常対処動作を行うことができる。
【００２６】
図７に、図３に示す回路を電流制限用に用いた応用例を示す。この図７は、トランジスタ３１により、シャント抵抗５１を介して負荷５２に電流Ｉを供給する負荷電流供給回路を示している。なお、トランジスタ３１のベースには、定電流源５３から定電流が供給され、またＭＯＳトランジスタ３２のゲートには、シャント抵抗５１と負荷５２の間の電位が抵抗５４を介して入力されるようになっている。
【００２７】
ここで、ＭＯＳトランジスタ３２のソースとＭＯＳトランジスタ３２のゲート間の電圧ＶL は、トランジスタ３１のベース−エミッタ間順方向電圧とシャント抵抗５１の両端間電圧（電流Ｉ×シャント抵抗５１の抵抗値）の和となる。そして、トランジスタ３１に流れる電流が過電流になり、電圧ＶL が閾値電圧ＶT になったときに、定電流源５３からトランジスタ３１に流れる電流をＭＯＳトランジスタ３２で吸収（シンク）するようにすれば、図８に示すように、負荷５２に供給される電流ＩがＩmaxに制限される。
【００２８】
このようにトランジスタ３１に流れる電流に応じた電圧をＭＯＳトランジスタ３２のゲートに入力することにより、図３に示す回路を電流制限用に用いることができる。
【００２９】
図９に、図３に示す回路を比較回路に用いた応用例を示す。
【００３０】
この図９に示す比較回路の説明をする前に、従来の比較回路について図１０を用いて説明する。比較回路は、入力電圧ＶINがベースに入力されるトランジスタ６１と、基準電圧Ｖref がベースに入力されるトランジスタ６２とを有し、トランジスタ６１、６２のそれぞれのコレクタに等しい電流を流すカレントミラー構成のトランジスタ６３、６４と、比較回路の動作電流を決めるカレントミラー構成のトランジスタ６５、６６とを備え、トランジスタ６１とトランジスタ６２が差動で動作するようになっている。基準電圧Ｖref は、抵抗６７、６８、６９による分圧によって生成される。また、トランジスタ６１のコレクタにベースが接続されたトランジスタ７０と、このトランジスタ７０のコレクタにベースが接続されたトランジスタ７１が設けられており、トランジスタ７１のコレクタ側から出力電圧ＶOUT が出力される。また、トランジスタ７２によって抵抗６９が短絡されるようになっている。
【００３１】
この従来の比較回路において、入力電圧ＶINが基準電圧Ｖref より高いハイレベルのとき、トランジスタ７０にベース電流が流れてトランジスタ７０、７１がオンし、出力電圧ＶOUT がローレベルになる。このとき、トランジスタ７２もオンするため、抵抗６９が短絡され、基準電圧Ｖref が低下する。
【００３２】
この状態から、入力電圧ＶINが基準電圧Ｖref より低いローレベルになると、トランジスタ７０、７１がオフし、出力電圧ＶOUT がハイレベルになる。このとき、トランジスタ７２がオフするため、基準電圧Ｖref が上昇する。従って、図１１に示すように、入力電圧ＶINによって出力電圧ＶOUT が変化し、その出力電圧ＶOUT の変化に応じて基準電圧Ｖref も変化する。このことにより、出力電圧ＶOUT のチャタリングが防止されたヒステリシス付きの比較回路が構成される。
【００３３】
そして、この実施形態に係る図９の比較回路では、図１０の従来の比較回路におけるトランジスタ６２、７２の代わりに、図３に示す構成のトランジスタ３１、ＭＯＳトランジスタ３２が設けられ、トランジスタ３１のベースに基準電圧Ｖref が入力され、またＭＯＳトランジスタ３２のゲートにトランジスタ７１のコレクタ電圧に相当する電圧が入力されるようになっている。
【００３４】
このような構成によれば、入力電圧ＶINが基準電圧Ｖref より高いハイレベルのとき、トランジスタ７０にベース電流が流れてトランジスタ７０、７１がオンし、出力電圧ＶOUT がローレベルになる。その結果、ＭＯＳトランジスタ３２のゲート電圧が低下し、ＭＯＳトランジスタ３２がオンして、トランジスタ３１のベース電圧（すなわち、基準電圧Ｖref ）がＭＯＳトランジスタ３２ゲート電圧より閾値電圧ＶT だけ高い電圧になる。
【００３５】
この状態から、入力電圧ＶINが基準電圧Ｖref より低いローレベルになると、トランジスタ７０、７１がオフし、出力電圧ＶOUT がハイレベルになる。その結果、ＭＯＳトランジスタ３２のゲート電圧が上昇し、ＭＯＳトランジスタ３２がオフするため、トランジスタ３１のベース電圧（すなわち、基準電圧Ｖref ）が抵抗６７、６８により分圧された電圧に上昇する。このことにより、従来のものと同様のヒステリシス付き比較回路が構成される。
【００３６】
図１２に、図３に示す回路を発振回路に用いた応用例を示す。
【００３７】
この発振回路は、図３に示す構成のトランジスタ３１、ＭＯＳトランジスタ３２を有し、トランジスタ３１のエミッタがダイオード８１、８２に接続され、コレクタが抵抗８３を介してスイッチ８４に接続されるとともに、ダイオード８５、８６を介して時定数回路８７に接続されている。時定数回路８７は、抵抗８７ａ、８７ｂから構成されており、トランジスタ３１のオンオフに応じて充放電する。ＭＯＳトランジスタ３２のゲートには、時定数回路８７の出力電圧（すなわち、コンデンサ８７ｂの端子電圧）が入力される。また、スイッチ８４から定電流源８８を介してコンデンサ８９に定電流ｉ1が供給されるとともに、定電流源９０を介してダイオード８５に定電流ｉ2が供給されるようになっている。
【００３８】
次に、上記した発振回路の作動について説明する。なお、図１３に各部のタイミングチャートを示す。スイッチ８４がオンすると、定電流源８８、９０からの定電流の供給によって、コンデンサ８９、コンデンサ８７ｂの端子電圧が上昇する。このとき、コンデンサ８７ｂの端子電圧の方がコンデンサ８９の端子電圧よりも高くなるように設定しておく（例えば、コンデンサ８７ｂの容量をコンデンサ８９の容量よりも小さくしておく）と、ＭＯＳトランジスタ３２はオフし、この状態で、トランジスタ３１のベース電圧ＶB が上昇していく。
【００３９】
そして、ベース電圧ＶB が約１．８Ｖになると、トランジスタ３１がオンし、出力電圧ＶOUT がローレベルになる。すると、ＭＯＳトランジスタ３２のゲート電圧ＶCGは、抵抗８７ａとコンデンサ８７ｂによる時定数で低下していき、ゲート電圧ＶCGとソース電圧（すなわち、トランジスタ３１のベース電圧ＶB ）との差が閾値電圧ＶT 以下になると、ＭＯＳトランジスタ３２がオンする。
【００４０】
そして、トランジスタ３１のベース電圧ＶB が約１．８Ｖ以下に低下すると、トランジスタ３１がオフし、出力電圧ＶOUT がハイレベルになる。すると、ＭＯＳトランジスタ３２のゲート電圧ＶCGが、抵抗８７ａとコンデンサ８７ｂによる時定数で上昇していく。このような動作を繰り返すことにより、発振動作が行われ、出力電圧ＶOUT が発振信号となる。
【００４１】
なお、この図１２に示す発振回路は、マイコン制御におけるパワーオンリセット回路に用いることができる。
【００４２】
上記した実施形態においては、図１に示すように、分離溝６によって素子領域を絶縁分離するものを示したが、ＰＮ接合によって素子領域を絶縁分離するようにしてもよい。
【００４３】
また、トランジスタ３１、ＭＯＳトランジスタ３２における各領域の導電型を逆にし、図１４に示すように構成してもよい。この場合、その複合素子を図７に示すような電流制限用に用いる場合には、図１５に示すように構成される。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る半導体装置の断面構成を示す図である。
【図２】本発明の一実施形態に係る半導体装置の平面構成を示す図である。
【図３】図１、図２に示す半導体装置の等価回路を示す図である。
【図４】ＭＯＳトランジスタ３２のゲート電圧をトランジスタ３１のベース電圧より負の方向に変化させたときの、トランジスタ３１のコレクタ−エミッタ間電圧ＶCEとコレクタ電流Ｉc の特性の変化を説明するための図である。
【図５】本発明の一実施形態に係る半導体装置を定電圧回路に用いた場合の回路構成を示す図である。
【図６】図５に示す定電圧回路の変形例を示す図である。
【図７】本発明の一実施形態に係る半導体装置を負荷電流供給回路に用いた場合の回路構成を示す図である。
【図８】図７に示す回路において、ＭＯＳトランジスタ３２のソースとゲート間の電圧ＶL と、負荷荷５２に供給される電流Ｉとの関係を示す図である。
【図９】本発明の一実施形態に係る半導体装置を比較回路に用いた場合の回路構成を示す図である。
【図１０】従来の比較回路の構成を示す図である。
【図１１】比較回路の作動説明に供するタイミングチャートである。
【図１２】本発明の一実施形態に係る半導体装置を発振回路に用いた場合の回路構成を示す図である。
【図１３】図１２に示す発振回路の作動説明に供するタイミングチャートである。
【図１４】本発明の他の実施形態に係る半導体装置の断面構成を示す図である。
【図１５】図１４に示す複合素子を負荷電流供給回路に用いた場合の回路構成を示す図である。
【符号の説明】
１…Ｐ- 型のシリコン基板、２…Ｎ+ 層、３…Ｎ- 層、４…シリコン基板、
５…絶縁膜、６…分離溝、７…絶縁膜、８…多結晶シリコン、
９…Ｐ+ ベース領域、１０…Ｐ+ 過剰キャリア除去用領域、
１１…Ｎ+ エミッタ領域、１２…Ｎ+ コレクタ領域、１３…ゲート酸化膜、
１４…ポリシリコン層、１５…層間絶縁膜、３１…バイポーラトランジスタ、
３２…ＭＯＳトランジスタ。
【発明の属する技術分野】
本発明は、バイポーラトランジスタと絶縁ゲート型トランジスタを備えた半導体装置を用いた回路装置に関する。
【０００２】
【従来の技術】
従来、ＰＮ接合によりもしくは絶縁膜により各素子領域が絶縁分離され、それぞれの素子領域にバイポーラトランジスタや絶縁ゲート型トランジスタなどの半導体素子が形成されたものが種々提案されている（例えば、特開平６−２６７９６６号公報、特開平６−２６８０５４号公報など）。
【０００３】
【発明が解決しようとする課題】
上記した従来の半導体装置においては、バイポーラトランジスタと絶縁ゲート型トランジスタを異なる素子領域に個別に形成している。このため、バイポーラトランジスタと絶縁ゲート型トランジスタを電気的に接続する場合、アルミ等の金属配線を配設しなければならず、回路レイアウト、金属配線の電気抵抗など考慮すべき問題が種々生じる。
【０００４】
本発明は上記問題を解決した半導体装置を用いた回路装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明においては、他の素子領域と絶縁分離された１つの素子領域において、第１導電型のシリコン層（３）にバイポーラトランジスタ（３１）を構成する第２導電型のベース領域（９）と第１導電型のエミッタ領域（１１）と第１導電型のコレクタ領域（１２）を形成し、ベース領域（９）を一方のソース・ドレイン領域として絶縁ゲート型トランジスタ（３２）を形成したことを特徴としている。
【０００７】
このように１つの素子領域にバイポーラトランジスタ（３１）と絶縁ゲート型トランジスタ（３２）を形成しているため、両トランジスタを接続する電気配線を不要にすることができる。
【０００８】
なお、各素子領域は、分離溝（６）によって絶縁分離された島状の領域とすることができる。
【０００９】
この場合、ベース領域（９）の過剰キャリアを除去する第２導電型の過剰キャリア除去用領域（１０）を設け、その過剰キャリア除去用領域（１０）を絶縁ゲート型トランジスタ（３２）の他方のソース・ドレイン領域とすれば、バイポーラトランジスタ（３１）のオンからオフへのスイッチング速度を速くすることができるとともに、絶縁ゲート型トランジスタ（３２）の他方のソース・ドレイン領域を特別に設ける必要がないため、装置の小型化を図ることができる。
【００１０】
また、請求項１に記載の発明においては、上記した半導体装置を、回路構成要素として備え、安定化電圧を供給する定電圧回路からなる回路装置であって、電源電圧Ｖｃｃが１８Ｖ以上の異常時に絶縁ゲート型トランジスタ（３２）のゲートに０Ｖの異常信号が入力され、このときの絶縁ゲート型トランジスタ（３２）のソース電圧を絶縁ゲート型トランジスタ（３２）のゲート−ソース間電圧が閾値電圧ＶＴより大きくすることにより、絶縁ゲート型トランジスタ（３２）はオンさせ、バイポーラトランジスタ（３１）がオフして電圧供給を停止する異常対処動作が行われるようになっていることを特徴としている。
【００１１】
なお、上記した括弧内の符号は、後述する実施形態記載の具体的手段との対応関係を示すものである。
【００１２】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。
【００１３】
図１に本発明の一実施形態に係る半導体装置の断面構成を示し、図２にその平面構成を示す。
【００１４】
この半導体装置は、ＳＯＩ基板に分離溝（トレンチ）を形成して島状に絶縁分離された１つの素子領域にバイポーラトランジスタとＭＯＳトランジスタが形成された構成になっている。この構成について図１、図２に従って具体的に説明する。
【００１５】
Ｐ- 型のシリコン基板１と、Ｎ+ 層２、Ｎ- 層３からなるシリコン基板４とを絶縁膜（シリコン酸化膜）５を介して接合することによりＳＯＩ基板が構成されている。また、Ｎ- 層３の表面側から絶縁膜５に達する分離溝６が形成され、その分離溝６内の壁面に絶縁膜（シリコン酸化膜）７が形成されるとともにその内部に多結晶シリコン８が充填されて、それぞれの素子領域が、分離溝６と絶縁膜７により互いに絶縁分離された島状の領域になっている。
【００１６】
そして、１つの素子領域におけるＮ- 層３には、図に示すように、Ｐ+ ベース領域９、Ｐ+ 過剰キャリア除去用領域１０、Ｎ+ エミッタ領域１１、Ｎ+ コレクタ領域１２が形成されている。また、Ｐ+ ベース領域９、Ｐ+ 過剰キャリア除去用領域１０の間のＮ- 層３の表面にはゲート酸化膜１３が形成されており、その上にはポリシリコン層１４が形成されている。また、Ｐ+ ベース領域９、Ｐ+ 過剰キャリア除去用領域１０、Ｎ+ エミッタ領域１１、Ｎ+ コレクタ領域１２、ポリシリコン層１４は、層間絶縁膜（シリコン酸化膜）１５に形成されたコンタクトホールを介して、アルミ等の金属電極１６、１７、１８、１９、２０にそれぞれ接続されている。なお、ゲート酸化膜１３の膜厚は約０．０７μｍであり、層間絶縁膜１５の膜厚は約０．５μｍである。
【００１７】
ここで、Ｐ+ ベース領域９、Ｎ+ エミッタ領域１１、Ｎ+ コレクタ領域１２によりバイポーラトランジスタが構成されている。この実施形態のように、分離溝６と絶縁膜７によって絶縁分離された島状の素子領域にバイポーラトランジスタが形成されている場合、特開平６−２６７９６６号公報に記載されているように、バイポーラトランジスタがオンからオフにスイッチングするときＰ+ ベース領域９の過剰エレクトロンを速やかに消滅させることができず、スイッチング時間の低下を招くことになる。
【００１８】
このため、この実施形態においては、特開平６−２６７９６６号公報に記載されたものと同じく、Ｐ+ 過剰キャリア除去用領域１０を設けて、Ｐ+ ベース領域９の過剰エレクトロンを速やかに取り除き、オンからオフへのスイッチング速度を速くしている。すなわち、Ｐ+ ベース領域９とＮ- 層３とＰ+ 過剰キャリア除去用領域１０により、Ｐ+ 過剰キャリア除去用領域１０をコレクタとする寄生トンジスタを動作させ、Ｐ+ ベース領域９にエレクトロンと再結合するためのホールを常に供給し、Ｐ+ ベース領域９の過剰エレクトロンを取り除いてスイッチング時間を速くしている。
【００１９】
また、この実施形態では、そのＰ+ 過剰キャリア除去用領域１０を利用し、Ｐ+ 過剰キャリア除去用領域１０をドレイン、Ｐ+ ベース領域９をソースとしたＰチャンネルＭＯＳトランジスタが形成されている。このことにより、１つの素子領域にバイポーラトランジスタとＭＯＳトランジスタが形成された複合素子が構成される。なお、この実施形態においては、ＭＯＳトランジスタは、エンハンスメント型、すなわちノーマリオフ型のＰチャンネルＭＯＳトランジスタになっている。
【００２０】
図３に、上記した複合素子の等価回路を示す。この等価回路に示すように、上記した複合素子は、バイポーラトランジスタ３１のベースにＭＯＳトランジスタ３２のソースが接続された構成になっている。このため、ＭＯＳトランジスタ３２の動作によってバイポーラトランジスタ３１のエミッタ−コレクタ間に流れる電流を制御することができる。
【００２１】
この場合、ＭＯＳトランジスタ３２をオンさせて、バイポーラトランジスタ３１をオフさせる制御を行う他、ＭＯＳトランジスタ３２のソース−ドレイン間に流れる電流をリニアに変化させてバイポーラトランジスタ３１のコレクタ電流の制御を行うようにすることができる。例えば、ＭＯＳトランジスタ３２のゲート電圧を、バイポーラトランジスタ３１のベース電圧（＝ＭＯＳトランジスタ３２のソース電圧）より負の方向に変化させると、図４に示すように、バイポーラトランジスタ３１のコレクタ−エミッタ間電圧ＶCEとコレクタ電流Ｉc の特性を図中の矢印の方向に変化させることができ、コレクタ電流Ｉc を制御することができる。なお、以下に示す応用例においては、バイポーラトランジスタ３１を単にトランジスタ３１として説明する。
【００２２】
図５に、図３に示す回路を過電流保護用に用いた応用例を示す。この図５は、マイクロコンピュータ（以下、単にマイコンという）等に５Ｖの安定化電圧を供給する定電圧回路を示している。図において、４１は定電流回路、４２は定電圧ツェナーダイオード、４３は過電圧検出回路、４４は過電流保護機能付きの定電流供給回路、４５は基準電圧（Ｖref ）生成回路、４６は定電圧生成回路である。この定電圧回路は、車載のバッテリ４７に接続され、定電流回路４１にて生成された定電流を定電流供給回路４４から基準電圧生成回路４５、定電圧生成回路４６に供給し、５Ｖに安定化した電圧をマイコン等に出力する。なお、図中の点線で囲った部分が、ＩＣ内部の構成を示している。
【００２３】
ここで、通常動作時においては、バッテリ４７の電圧Ｖｃｃは１４Ｖ程度で、上記した定電圧供給動作を行うが、車載の場合、負荷状態によってはバッテリ４７の電圧Ｖｃｃが大きく変動する。
【００２４】
そこで、電圧Ｖｃｃが例えば１８Ｖ以上の異常状態になったとき、過電圧検出回路４３のツェナーダイオード（例えばツェナーダイオードが３個直列接続されたもの）４３ａに電流が流れトランジスタ４３ｂがオンするようにしておくと、定電流供給回路４４のＭＯＳトランジスタ３２のゲート電圧が０Ｖになる。すなわち、電圧Ｖｃｃが１８Ｖ以上の異常状態になると、ＭＯＳトランジスタ３２のゲートに０Ｖの異常信号が入力される。このとき、ＭＯＳトランジスタ３２のソース電圧はツェナーダイオード４２によって６Ｖ程度の電圧になっており、ＭＯＳトランジスタ３２のゲート−ソース間電圧が閾値電圧ＶT より大きくなるため、ＭＯＳトランジスタ３２はオンし、その結果、トランジスタ３１がオフする。このため、基準電圧生成回路４５、定電圧生成回路４６に電流が供給されず、定電圧生成回路４６のトランジスタ４６ａ、４６ｂがオフして、マイコン等への電圧供給を行わない異常対処動作が行われる。
【００２５】
なお、定電圧生成回路４６のトランジスタ４６ａの代わりに、図６に示すように、図３に示す構成のトランジスタ３１、ＭＯＳトランジスタ３２を設け、トランジスタ３１のベースにオペアンプ４６ｃの出力を接続し、ＭＯＳトランジスタ３２のゲートにバッテリ４７の電圧Ｖｃｃを印加するようにしておけば、電圧Ｖｃｃが負電圧になったときにＭＯＳトランジスタ３２がオンし、トランジスタ３１がオフするため、電圧Ｖｃｃが負電圧になったときの異常対処動作を行うことができる。
【００２６】
図７に、図３に示す回路を電流制限用に用いた応用例を示す。この図７は、トランジスタ３１により、シャント抵抗５１を介して負荷５２に電流Ｉを供給する負荷電流供給回路を示している。なお、トランジスタ３１のベースには、定電流源５３から定電流が供給され、またＭＯＳトランジスタ３２のゲートには、シャント抵抗５１と負荷５２の間の電位が抵抗５４を介して入力されるようになっている。
【００２７】
ここで、ＭＯＳトランジスタ３２のソースとＭＯＳトランジスタ３２のゲート間の電圧ＶL は、トランジスタ３１のベース−エミッタ間順方向電圧とシャント抵抗５１の両端間電圧（電流Ｉ×シャント抵抗５１の抵抗値）の和となる。そして、トランジスタ３１に流れる電流が過電流になり、電圧ＶL が閾値電圧ＶT になったときに、定電流源５３からトランジスタ３１に流れる電流をＭＯＳトランジスタ３２で吸収（シンク）するようにすれば、図８に示すように、負荷５２に供給される電流ＩがＩmaxに制限される。
【００２８】
このようにトランジスタ３１に流れる電流に応じた電圧をＭＯＳトランジスタ３２のゲートに入力することにより、図３に示す回路を電流制限用に用いることができる。
【００２９】
図９に、図３に示す回路を比較回路に用いた応用例を示す。
【００３０】
この図９に示す比較回路の説明をする前に、従来の比較回路について図１０を用いて説明する。比較回路は、入力電圧ＶINがベースに入力されるトランジスタ６１と、基準電圧Ｖref がベースに入力されるトランジスタ６２とを有し、トランジスタ６１、６２のそれぞれのコレクタに等しい電流を流すカレントミラー構成のトランジスタ６３、６４と、比較回路の動作電流を決めるカレントミラー構成のトランジスタ６５、６６とを備え、トランジスタ６１とトランジスタ６２が差動で動作するようになっている。基準電圧Ｖref は、抵抗６７、６８、６９による分圧によって生成される。また、トランジスタ６１のコレクタにベースが接続されたトランジスタ７０と、このトランジスタ７０のコレクタにベースが接続されたトランジスタ７１が設けられており、トランジスタ７１のコレクタ側から出力電圧ＶOUT が出力される。また、トランジスタ７２によって抵抗６９が短絡されるようになっている。
【００３１】
この従来の比較回路において、入力電圧ＶINが基準電圧Ｖref より高いハイレベルのとき、トランジスタ７０にベース電流が流れてトランジスタ７０、７１がオンし、出力電圧ＶOUT がローレベルになる。このとき、トランジスタ７２もオンするため、抵抗６９が短絡され、基準電圧Ｖref が低下する。
【００３２】
この状態から、入力電圧ＶINが基準電圧Ｖref より低いローレベルになると、トランジスタ７０、７１がオフし、出力電圧ＶOUT がハイレベルになる。このとき、トランジスタ７２がオフするため、基準電圧Ｖref が上昇する。従って、図１１に示すように、入力電圧ＶINによって出力電圧ＶOUT が変化し、その出力電圧ＶOUT の変化に応じて基準電圧Ｖref も変化する。このことにより、出力電圧ＶOUT のチャタリングが防止されたヒステリシス付きの比較回路が構成される。
【００３３】
そして、この実施形態に係る図９の比較回路では、図１０の従来の比較回路におけるトランジスタ６２、７２の代わりに、図３に示す構成のトランジスタ３１、ＭＯＳトランジスタ３２が設けられ、トランジスタ３１のベースに基準電圧Ｖref が入力され、またＭＯＳトランジスタ３２のゲートにトランジスタ７１のコレクタ電圧に相当する電圧が入力されるようになっている。
【００３４】
このような構成によれば、入力電圧ＶINが基準電圧Ｖref より高いハイレベルのとき、トランジスタ７０にベース電流が流れてトランジスタ７０、７１がオンし、出力電圧ＶOUT がローレベルになる。その結果、ＭＯＳトランジスタ３２のゲート電圧が低下し、ＭＯＳトランジスタ３２がオンして、トランジスタ３１のベース電圧（すなわち、基準電圧Ｖref ）がＭＯＳトランジスタ３２ゲート電圧より閾値電圧ＶT だけ高い電圧になる。
【００３５】
この状態から、入力電圧ＶINが基準電圧Ｖref より低いローレベルになると、トランジスタ７０、７１がオフし、出力電圧ＶOUT がハイレベルになる。その結果、ＭＯＳトランジスタ３２のゲート電圧が上昇し、ＭＯＳトランジスタ３２がオフするため、トランジスタ３１のベース電圧（すなわち、基準電圧Ｖref ）が抵抗６７、６８により分圧された電圧に上昇する。このことにより、従来のものと同様のヒステリシス付き比較回路が構成される。
【００３６】
図１２に、図３に示す回路を発振回路に用いた応用例を示す。
【００３７】
この発振回路は、図３に示す構成のトランジスタ３１、ＭＯＳトランジスタ３２を有し、トランジスタ３１のエミッタがダイオード８１、８２に接続され、コレクタが抵抗８３を介してスイッチ８４に接続されるとともに、ダイオード８５、８６を介して時定数回路８７に接続されている。時定数回路８７は、抵抗８７ａ、８７ｂから構成されており、トランジスタ３１のオンオフに応じて充放電する。ＭＯＳトランジスタ３２のゲートには、時定数回路８７の出力電圧（すなわち、コンデンサ８７ｂの端子電圧）が入力される。また、スイッチ８４から定電流源８８を介してコンデンサ８９に定電流ｉ1が供給されるとともに、定電流源９０を介してダイオード８５に定電流ｉ2が供給されるようになっている。
【００３８】
次に、上記した発振回路の作動について説明する。なお、図１３に各部のタイミングチャートを示す。スイッチ８４がオンすると、定電流源８８、９０からの定電流の供給によって、コンデンサ８９、コンデンサ８７ｂの端子電圧が上昇する。このとき、コンデンサ８７ｂの端子電圧の方がコンデンサ８９の端子電圧よりも高くなるように設定しておく（例えば、コンデンサ８７ｂの容量をコンデンサ８９の容量よりも小さくしておく）と、ＭＯＳトランジスタ３２はオフし、この状態で、トランジスタ３１のベース電圧ＶB が上昇していく。
【００３９】
そして、ベース電圧ＶB が約１．８Ｖになると、トランジスタ３１がオンし、出力電圧ＶOUT がローレベルになる。すると、ＭＯＳトランジスタ３２のゲート電圧ＶCGは、抵抗８７ａとコンデンサ８７ｂによる時定数で低下していき、ゲート電圧ＶCGとソース電圧（すなわち、トランジスタ３１のベース電圧ＶB ）との差が閾値電圧ＶT 以下になると、ＭＯＳトランジスタ３２がオンする。
【００４０】
そして、トランジスタ３１のベース電圧ＶB が約１．８Ｖ以下に低下すると、トランジスタ３１がオフし、出力電圧ＶOUT がハイレベルになる。すると、ＭＯＳトランジスタ３２のゲート電圧ＶCGが、抵抗８７ａとコンデンサ８７ｂによる時定数で上昇していく。このような動作を繰り返すことにより、発振動作が行われ、出力電圧ＶOUT が発振信号となる。
【００４１】
なお、この図１２に示す発振回路は、マイコン制御におけるパワーオンリセット回路に用いることができる。
【００４２】
上記した実施形態においては、図１に示すように、分離溝６によって素子領域を絶縁分離するものを示したが、ＰＮ接合によって素子領域を絶縁分離するようにしてもよい。
【００４３】
また、トランジスタ３１、ＭＯＳトランジスタ３２における各領域の導電型を逆にし、図１４に示すように構成してもよい。この場合、その複合素子を図７に示すような電流制限用に用いる場合には、図１５に示すように構成される。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る半導体装置の断面構成を示す図である。
【図２】本発明の一実施形態に係る半導体装置の平面構成を示す図である。
【図３】図１、図２に示す半導体装置の等価回路を示す図である。
【図４】ＭＯＳトランジスタ３２のゲート電圧をトランジスタ３１のベース電圧より負の方向に変化させたときの、トランジスタ３１のコレクタ−エミッタ間電圧ＶCEとコレクタ電流Ｉc の特性の変化を説明するための図である。
【図５】本発明の一実施形態に係る半導体装置を定電圧回路に用いた場合の回路構成を示す図である。
【図６】図５に示す定電圧回路の変形例を示す図である。
【図７】本発明の一実施形態に係る半導体装置を負荷電流供給回路に用いた場合の回路構成を示す図である。
【図８】図７に示す回路において、ＭＯＳトランジスタ３２のソースとゲート間の電圧ＶL と、負荷荷５２に供給される電流Ｉとの関係を示す図である。
【図９】本発明の一実施形態に係る半導体装置を比較回路に用いた場合の回路構成を示す図である。
【図１０】従来の比較回路の構成を示す図である。
【図１１】比較回路の作動説明に供するタイミングチャートである。
【図１２】本発明の一実施形態に係る半導体装置を発振回路に用いた場合の回路構成を示す図である。
【図１３】図１２に示す発振回路の作動説明に供するタイミングチャートである。
【図１４】本発明の他の実施形態に係る半導体装置の断面構成を示す図である。
【図１５】図１４に示す複合素子を負荷電流供給回路に用いた場合の回路構成を示す図である。
【符号の説明】
１…Ｐ- 型のシリコン基板、２…Ｎ+ 層、３…Ｎ- 層、４…シリコン基板、
５…絶縁膜、６…分離溝、７…絶縁膜、８…多結晶シリコン、
９…Ｐ+ ベース領域、１０…Ｐ+ 過剰キャリア除去用領域、
１１…Ｎ+ エミッタ領域、１２…Ｎ+ コレクタ領域、１３…ゲート酸化膜、
１４…ポリシリコン層、１５…層間絶縁膜、３１…バイポーラトランジスタ、
３２…ＭＯＳトランジスタ。
Claims (1)
- 他の素子領域と絶縁分離された１つの素子領域において、Ｎ型のシリコン層（３）にバイポーラトランジスタ（３１）を構成するＰ型のベース領域（９）とＮ型のエミッタ領域（１１）とＮ型のコレクタ領域（１２）が形成され、前記ベース領域（９）をソース領域として絶縁ゲート型トランジスタ（３２）が形成され、前記素子領域は、分離溝（６）によって他の素子領域と絶縁分離された島状の領域になっており、前記Ｎ型のシリコン層（３）にＰ型の過剰キャリア除去用領域（１０）が形成され、この過剰キャリア除去用領域（１０）と前記シリコン層（３）と前記ベース領域（９）により形成される寄生トランジスタによって前記ベース領域（９）の過剰キャリアが除去されるようになっており、前記過剰キャリア除去用領域（１０）が、前記絶縁ゲート型トランジスタ（３２）のドレイン領域になっている半導体装置を、回路構成要素として備え、安定化電圧を供給する定電圧回路からなる回路装置であって、
電源電圧Ｖｃｃが１８Ｖ以上の異常時に前記絶縁ゲート型トランジスタ（３２）のゲートに０Ｖの異常信号が入力され、このときの前記絶縁ゲート型トランジスタ（３２）のソース電圧を前記絶縁ゲート型トランジスタ（３２）のゲート−ソース間電圧が閾値電圧ＶＴより大きくすることにより、前記絶縁ゲート型トランジスタ（３２）はオンさせ、前記バイポーラトランジスタ（３１）がオフして電圧供給を停止する異常対処動作が行われるようになっていることを特徴とする回路装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35976899A JP4617527B2 (ja) | 1999-04-08 | 1999-12-17 | 回路装置 |
| US09/538,490 US6337501B1 (en) | 1999-04-08 | 2000-03-30 | Semiconductor device having bipolar transistor and MOS transistor |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10170299 | 1999-04-08 | ||
| JP11-101702 | 1999-04-08 | ||
| JP35976899A JP4617527B2 (ja) | 1999-04-08 | 1999-12-17 | 回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000353751A JP2000353751A (ja) | 2000-12-19 |
| JP4617527B2 true JP4617527B2 (ja) | 2011-01-26 |
Family
ID=26442532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35976899A Expired - Fee Related JP4617527B2 (ja) | 1999-04-08 | 1999-12-17 | 回路装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6337501B1 (ja) |
| JP (1) | JP4617527B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7875933B2 (en) * | 2005-03-29 | 2011-01-25 | Infineon Technologies Ag | Lateral bipolar transistor with additional ESD implant |
| US8445947B2 (en) * | 2008-07-04 | 2013-05-21 | Stmicroelectronics (Rousset) Sas | Electronic circuit having a diode-connected MOS transistor with an improved efficiency |
| US8163624B2 (en) * | 2008-07-30 | 2012-04-24 | Bowman Ronald R | Discrete semiconductor device and method of forming sealed trench junction termination |
| US20100025809A1 (en) * | 2008-07-30 | 2010-02-04 | Trion Technology, Inc. | Integrated Circuit and Method of Forming Sealed Trench Junction Termination |
| US8354722B2 (en) | 2011-05-31 | 2013-01-15 | International Business Machines Corporation | SCR/MOS clamp for ESD protection of integrated circuits |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH022157A (ja) * | 1988-06-14 | 1990-01-08 | Fujitsu Ltd | 半導体素子 |
| JPH03278567A (ja) * | 1990-03-28 | 1991-12-10 | Nec Corp | ＢｉＣＭＯＳ集積回路の製造方法 |
| JPH04210728A (ja) * | 1990-12-17 | 1992-07-31 | Mitsubishi Electric Corp | 半導体スイッチ用過電流保護回路 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5132548B2 (ja) | 1972-11-17 | 1976-09-13 | ||
| JPS5937860B2 (ja) | 1976-11-12 | 1984-09-12 | 株式会社日立製作所 | 半導体集積回路装置 |
| US4244001A (en) * | 1979-09-28 | 1981-01-06 | Rca Corporation | Fabrication of an integrated injection logic device with narrow basewidth |
| US4400711A (en) * | 1981-03-31 | 1983-08-23 | Rca Corporation | Integrated circuit protection device |
| US4893158A (en) | 1987-06-22 | 1990-01-09 | Nissan Motor Co., Ltd. | MOSFET device |
| JPS6447064A (en) * | 1987-08-18 | 1989-02-21 | Seiko Epson Corp | Semiconductor device |
| JPH01137822A (ja) * | 1987-11-25 | 1989-05-30 | Hitachi Ltd | 半導体集積回路 |
| GB8810973D0 (en) * | 1988-05-10 | 1988-06-15 | Stc Plc | Improvements in integrated circuits |
| JPH024013A (ja) | 1988-06-21 | 1990-01-09 | Fujitsu Ltd | 半導体装置 |
| US5247200A (en) * | 1989-02-16 | 1993-09-21 | Kabushiki Kaisha Toshiba | MOSFET input type BiMOS IC device |
| JPH06268054A (ja) | 1993-03-10 | 1994-09-22 | Nippondenso Co Ltd | 半導体装置 |
| JP3818673B2 (ja) | 1993-03-10 | 2006-09-06 | 株式会社デンソー | 半導体装置 |
| US5538908A (en) * | 1995-04-27 | 1996-07-23 | Lg Semicon Co., Ltd. | Method for manufacturing a BiCMOS semiconductor device |
| US5781388A (en) | 1996-09-03 | 1998-07-14 | Motorola, Inc. | Non-breakdown triggered electrostatic discharge protection circuit for an integrated circuit and method therefor |
| KR100239424B1 (ko) | 1997-09-26 | 2000-01-15 | 김영환 | 정전기 보호회로 |
-
1999
- 1999-12-17 JP JP35976899A patent/JP4617527B2/ja not_active Expired - Fee Related
-
2000
- 2000-03-30 US US09/538,490 patent/US6337501B1/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH022157A (ja) * | 1988-06-14 | 1990-01-08 | Fujitsu Ltd | 半導体素子 |
| JPH03278567A (ja) * | 1990-03-28 | 1991-12-10 | Nec Corp | ＢｉＣＭＯＳ集積回路の製造方法 |
| JPH04210728A (ja) * | 1990-12-17 | 1992-07-31 | Mitsubishi Electric Corp | 半導体スイッチ用過電流保護回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6337501B1 (en) | 2002-01-08 |
| JP2000353751A (ja) | 2000-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4994886A (en) | Composite MOS transistor and application to a free-wheel diode | |
| US4044373A (en) | IGFET with gate protection diode and antiparasitic isolation means | |
| US3934159A (en) | Semiconductor circuit devices using insulated gate-type field effect elements having protective diodes | |
| US5786616A (en) | Semiconductor integrated circuit having an SOI structure, provided with a protective circuit | |
| JP2003319638A (ja) | 半導体素子のゲート駆動回路 | |
| JP2710113B2 (ja) | 相補性回路技術による集積回路 | |
| US6248616B1 (en) | Method for suppressing parasitic effects in a junction-isolation integrated circuit | |
| KR960009993B1 (ko) | 집적회로에 이용하기 위한 레치-업 방지회로 | |
| JP4617527B2 (ja) | 回路装置 | |
| JP4256476B2 (ja) | 短絡検出器を有するパワーデバイス | |
| JP2000183341A (ja) | 半導体装置とそれを用いた半導体回路 | |
| US20190319454A1 (en) | Integrated silicon controlled rectifier (scr) and a low leakage scr supply clamp for electrostatic discharge (esd) protection | |
| US20020070408A1 (en) | Electrostatic discharge protection for mosfets | |
| JPH03166816A (ja) | 半導体集積回路装置 | |
| US5466952A (en) | Semiconductor device having an IGET and a control or protection component | |
| JP3464340B2 (ja) | 半導体集積回路装置 | |
| JP2001085629A (ja) | 半導体装置 | |
| US20190006246A1 (en) | Semiconductor device | |
| EP0789398B1 (en) | Semiconductor device having power MOS transistor including parasitic transistor | |
| JP3660186B2 (ja) | 半導体装置 | |
| US8044652B2 (en) | Constant current control circuit | |
| US4860065A (en) | Semiconductor integrated circuit device | |
| US5382837A (en) | Switching circuit for semiconductor device | |
| JPH05244736A (ja) | 給電装置 | |
| JP3554353B2 (ja) | 電界効果トランジスタの保護装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060112 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080604 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090915 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091111 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100126 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100421 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100510 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100630 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100819 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100928 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101011 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |