JP2706120B2 - Ｇｔｏパワーサイリスタ - Google Patents
ＧｔｏパワーサイリスタInfo
- Publication number
- JP2706120B2 JP2706120B2 JP1002676A JP267689A JP2706120B2 JP 2706120 B2 JP2706120 B2 JP 2706120B2 JP 1002676 A JP1002676 A JP 1002676A JP 267689 A JP267689 A JP 267689A JP 2706120 B2 JP2706120 B2 JP 2706120B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- anode
- layer
- base layer
- short
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 230000000903 blocking effect Effects 0.000 claims abstract description 3
- 230000004888 barrier function Effects 0.000 claims description 11
- 238000002513 implantation Methods 0.000 abstract 1
- 239000012535 impurity Substances 0.000 description 14
- 230000000694 effects Effects 0.000 description 8
- 239000011248 coating agent Substances 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 230000007704 transition Effects 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 238000013101 initial test Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Description
【発明の詳細な説明】 本発明は、パワー半導体構体素子の分野に関するもの
である。本発明は特に、陽極と陰極とを有するゲートタ
ーンオフ（GTO）パワーサイリスタに関するものであ
り、該GTOパワーサイリスタは、 陽極と陰極との間の半導体基板内に、ｎ型エミッタ
層、Ｐ型ベース層、ｎ型ベース層及びＰ型エミッタ層か
ら成る層列を包含しており、前記場合、 Ｐ型エミッタ層は、陽極短絡によりしゃ断されてお
り、該陽極短絡は、陽極によりｎ型ベース層を短絡させ
ている。
である。本発明は特に、陽極と陰極とを有するゲートタ
ーンオフ（GTO）パワーサイリスタに関するものであ
り、該GTOパワーサイリスタは、 陽極と陰極との間の半導体基板内に、ｎ型エミッタ
層、Ｐ型ベース層、ｎ型ベース層及びＰ型エミッタ層か
ら成る層列を包含しており、前記場合、 Ｐ型エミッタ層は、陽極短絡によりしゃ断されてお
り、該陽極短絡は、陽極によりｎ型ベース層を短絡させ
ている。
本発明は、更に、GTOパワーサイリスタの製造方法に
関するものである。
関するものである。
前記種類のGTOパワーサイリスタは、例えばEP−A2−0
160525によって知られている。
160525によって知られている。
この種の構造のGTOパワーサイリスタを用いることに
より、数千アンペアの負荷電流が負のゲート電流により
しゃ断され、5kVまでの電圧がブロックされる。
より、数千アンペアの負荷電流が負のゲート電流により
しゃ断され、5kVまでの電圧がブロックされる。
主に、しゃ断プロセス中に生じる損失を小さく保持す
る為に、又同時に、出来るだけ高いしゃ断増幅（しゃ断
された負荷電流と最大ゲート電流との間の比率）を保証
する為に、この種の構体素子を設計及び製造する際に特
殊な措置を取る必要がある。
る為に、又同時に、出来るだけ高いしゃ断増幅（しゃ断
された負荷電流と最大ゲート電流との間の比率）を保証
する為に、この種の構体素子を設計及び製造する際に特
殊な措置を取る必要がある。
この種の措置の目的は、一方では、自由キャリヤの注
入を伝導状態において出来るだけ少く保つことと、他方
では、しゃ断時における自由キャリヤの除去速度を高め
ることにある。
入を伝導状態において出来るだけ少く保つことと、他方
では、しゃ断時における自由キャリヤの除去速度を高め
ることにある。
この目的の為には、２つの異った方式が、多くの場
合、組合わせで使用されている（EP−A2−0160525参照
のこと）。
合、組合わせで使用されている（EP−A2−0160525参照
のこと）。
ａ）陽極側のP+エミッタの部分短絡をn+型ドーピングゾ
ーンをP+型ドーピングゾーンに組入れることにより行
う。従って、一方では、陽極エミッタの効率が下がり、
他方では、多数キャリヤがしゃ断時にn+型短絡を通って
流れ出す。
ーンをP+型ドーピングゾーンに組入れることにより行
う。従って、一方では、陽極エミッタの効率が下がり、
他方では、多数キャリヤがしゃ断時にn+型短絡を通って
流れ出す。
ｂ）例えば、重金属原子（金）の強力な粒子又は光子の
照射、又は拡散により再結合センサを組込むことによる
少数キャリヤの寿命の低減。それにより、しゃ断時にお
ける過剰キャリヤの注入度の低減が行われる。
照射、又は拡散により再結合センサを組込むことによる
少数キャリヤの寿命の低減。それにより、しゃ断時にお
ける過剰キャリヤの注入度の低減が行われる。
両措置は、所望の効果の他に、GTOサイリスタの電気
特性へ不都合な影響を及ぼす。両措置の場合、pnp部分
トランジスタの増幅は、サイリスタ内で低減されるが、
これは、特に、サイリスタの点弧感度を悪化させる。
特性へ不都合な影響を及ぼす。両措置の場合、pnp部分
トランジスタの増幅は、サイリスタ内で低減されるが、
これは、特に、サイリスタの点弧感度を悪化させる。
この効果は、陽極エミッタの強い『短絡化』を伴う構
体素子の場合、特に重大である。理由は、スイッチオン
プロセス開始に際し流れる様な小さな電流の場合、エミ
ッタ効率が著しく妨害されるからである。
体素子の場合、特に重大である。理由は、スイッチオン
プロセス開始に際し流れる様な小さな電流の場合、エミ
ッタ効率が著しく妨害されるからである。
他方、キャリヤの寿命を低減させる為に陽極短絡（シ
ョート）を実際に断念することは、小さなブロック電圧
（2kVより小さな）用構体素子体系の場合に限り有意義
である。理由は、しかるべく厚味のある構体素子（比較
的高いブロック電圧用）の場合、導電性電圧も比較的大
きいであろうからである。
ョート）を実際に断念することは、小さなブロック電圧
（2kVより小さな）用構体素子体系の場合に限り有意義
である。理由は、しかるべく厚味のある構体素子（比較
的高いブロック電圧用）の場合、導電性電圧も比較的大
きいであろうからである。
従って、本発明の目的は、陽極短絡を有するGTOパワ
ーサイリスタを提供することにあるが、該GTOパワーサ
イリスタは、陽極短絡の実際の影響がしゃ断特性のため
に失われることなくにより良好な点弧感度を備えてい
る。
ーサイリスタを提供することにあるが、該GTOパワーサ
イリスタは、陽極短絡の実際の影響がしゃ断特性のため
に失われることなくにより良好な点弧感度を備えてい
る。
この課題は、上述のGTOパワーサイリスタの場合、陽
極短絡と、ｎ型ベース層との間の順電圧を案内する両域
内に少くとも１つのＰ型しゃ断層を配置することにより
解決された。
極短絡と、ｎ型ベース層との間の順電圧を案内する両域
内に少くとも１つのＰ型しゃ断層を配置することにより
解決された。
本発明のポイントは、比較的小さな電流密度（点弧）
に対する短絡効果を出来るだけ相殺する一方、高い電流
（しゃ断）時にこの短絡効果が有効に保持される様な手
段をサイリスタ内に挿入することにある。
に対する短絡効果を出来るだけ相殺する一方、高い電流
（しゃ断）時にこの短絡効果が有効に保持される様な手
段をサイリスタ内に挿入することにある。
陽極短絡（n+ドーピング）の手前のＰ型不純物が少量
ドーピングされたP-型しゃ断層が、その種の手段であ
る。該手段は、スイッチオンプロセス開始に際し、つま
り、しゃ断層の不純物ドーピング濃度よりも濃度の低い
ｎ型ベース層における注入の際、電子が直接、陽極へ流
れるのを阻止している。換言すれば、P-型しゃ断層は、
Ｐ型エミッタの高い効率を結果としてもたらすのだが、
該Ｐ型エミッタは、陽極短絡を有していないそれに匹敵
する。
ドーピングされたP-型しゃ断層が、その種の手段であ
る。該手段は、スイッチオンプロセス開始に際し、つま
り、しゃ断層の不純物ドーピング濃度よりも濃度の低い
ｎ型ベース層における注入の際、電子が直接、陽極へ流
れるのを阻止している。換言すれば、P-型しゃ断層は、
Ｐ型エミッタの高い効率を結果としてもたらすのだが、
該Ｐ型エミッタは、陽極短絡を有していないそれに匹敵
する。
GTOサイリスタの導電状態及びしゃ断プロセスの間、P
-型しゃ断層は完全にキャリヤ過剰状態にあり、実際に
は活動しない。
-型しゃ断層は完全にキャリヤ過剰状態にあり、実際に
は活動しない。
従って、しゃ断状態において、短絡効果を出来るだけ
深い注入レベルまで保持せんが為には、P-型しゃ断層
は、1015cm-3より少い不純物ドーピング濃度を有してい
ることが望ましい。
深い注入レベルまで保持せんが為には、P-型しゃ断層
は、1015cm-3より少い不純物ドーピング濃度を有してい
ることが望ましい。
更に、小さな電流密度状態においてP+型エミッタの高
い効率を保証する為に、P-型しゃ断層は、2.3マイクロ
メータの厚さ構造を呈していることが望ましい。
い効率を保証する為に、P-型しゃ断層は、2.3マイクロ
メータの厚さ構造を呈していることが望ましい。
本発明に基づく方法は、P-型しゃ断層を形成する為に
必要なドーピング材料の被覆が半導体基板中へイオンを
埋込むことにより行われることを特徴としている。
必要なドーピング材料の被覆が半導体基板中へイオンを
埋込むことにより行われることを特徴としている。
この特徴の利点は、求められる低不純物ドーピング濃
度を必要な均一性と正確さの点で容易に調整出来ること
にある。
度を必要な均一性と正確さの点で容易に調整出来ること
にある。
本発明の他の実施例は、従属請求項から明らかであ
る。
る。
次に、本発明の実施例を図面を参照しながら詳細に説
明するに、 GTOパワーサイリスタの場合、通常、広い平面の半導
体基板（又はウェファ）上に複数個の独立したサイリス
タ素子又は隔室が並置されている。
明するに、 GTOパワーサイリスタの場合、通常、広い平面の半導
体基板（又はウェファ）上に複数個の独立したサイリス
タ素子又は隔室が並置されている。
この種の独立したサイリスタ隔室の横断面は、陽極短
絡を有する従来のGTOサイリスタとして第１図に図示さ
れている。
絡を有する従来のGTOサイリスタとして第１図に図示さ
れている。
陽極Ａと陰極Ｋとの間の半導体基板10内には、種に不
純物のドーピングされた層列が配置されており、該層列
は、ｎ型エミッタ層２（多くの場合n+型不純物ドーピン
グ）、Ｐ型ベース層４（多くの場合Ｐ型不純物ドーピン
グ）、ｎ型ベース層５（多くの場合n-型不純物ドーピン
グ）及びＰ型エミッタ層６（多くの場合P+型不純物ドー
ピング）を包含している。
純物のドーピングされた層列が配置されており、該層列
は、ｎ型エミッタ層２（多くの場合n+型不純物ドーピン
グ）、Ｐ型ベース層４（多くの場合Ｐ型不純物ドーピン
グ）、ｎ型ベース層５（多くの場合n-型不純物ドーピン
グ）及びＰ型エミッタ層６（多くの場合P+型不純物ドー
ピング）を包含している。
Ｐ型エミッタ層６は、分散配置されている陽極短絡７
（多くの場合n+型不純物ドーピング）により突破されて
いるが、該陽極短絡は、陽極Ａ（又は、半導体基板10の
陽極側に設けられている陽極金属被覆８）を有するｎ型
ベース層５を短絡させている。
（多くの場合n+型不純物ドーピング）により突破されて
いるが、該陽極短絡は、陽極Ａ（又は、半導体基板10の
陽極側に設けられている陽極金属被覆８）を有するｎ型
ベース層５を短絡させている。
陽極側では、ｎ型エミッタ層２及びＰ型ベース層４が
しかるべき金属被覆、つまり陰極金属被覆１及びゲート
金属被覆３によりコンタクトしている。
しかるべき金属被覆、つまり陰極金属被覆１及びゲート
金属被覆３によりコンタクトしている。
この従来の構造からスタートし、付加的なP-型しゃ断
層９の本発明に基づく構造により第２図の図面に至っ
た。
層９の本発明に基づく構造により第２図の図面に至っ
た。
第２図の実施例においては、2.3マイクロメータの厚
さで、P-型の不純物がドーピングされたP-型しゃ断層
は、横方向に陽極短絡７の領域上のみに延びているので
はなく、Ｐ型エミッタ層６の領域上にも延びている。こ
れは、P-型しゃ断層がＰ型エミッタ層領域において作用
しない故に可能である。
さで、P-型の不純物がドーピングされたP-型しゃ断層
は、横方向に陽極短絡７の領域上のみに延びているので
はなく、Ｐ型エミッタ層６の領域上にも延びている。こ
れは、P-型しゃ断層がＰ型エミッタ層領域において作用
しない故に可能である。
このように、P+型しゃ断層は、マスキングされていな
い。つまり非常に容易に半導体基板へ組込み可能であ
る。
い。つまり非常に容易に半導体基板へ組込み可能であ
る。
陽極短絡７の手前に付加的にP-型しゃ断層９を有する
GTOサイリスタは、第１図に基づく従来の構体と比較し
て、逆方向におけるしゃ断電圧が増大する。この効果を
所望しない場合、P-型層は、局部的に、つまり、順電流
の案内される領域外に放置される。
GTOサイリスタは、第１図に基づく従来の構体と比較し
て、逆方向におけるしゃ断電圧が増大する。この効果を
所望しない場合、P-型層は、局部的に、つまり、順電流
の案内される領域外に放置される。
第２図に基づくGTOサイリスタに見られる図示の交点S
1、S2に沿った横断面の不純物ドーピング濃度の推移
は、第3A図（計算による）及び第3B図（測定による）に
示されている。
1、S2に沿った横断面の不純物ドーピング濃度の推移
は、第3A図（計算による）及び第3B図（測定による）に
示されている。
不純物濃度の推移（第3A図の曲線ｃ）は、半導体基板
のn-型基本ドーピング（図の右部分に見られる約1014cm
-3）と、陽極側から付加的に挿入されているP-型ドーピ
ング（曲線ａ）と、n+型ドーピング（曲線ｂ）とで構成
されている。
のn-型基本ドーピング（図の右部分に見られる約1014cm
-3）と、陽極側から付加的に挿入されているP-型ドーピ
ング（曲線ａ）と、n+型ドーピング（曲線ｂ）とで構成
されている。
自明の如く、計算による推移（第3A図）においては、
P-型しゃ断層は、最大不純物ドーピング濃度約1014cm-3
と、約７マイクロメータの厚さを示している。
P-型しゃ断層は、最大不純物ドーピング濃度約1014cm-3
と、約７マイクロメータの厚さを示している。
同様な比率は、実現された構体素子において実際に得
られたが、これは第3B図の『拡散抵抗』測定が示してい
る。こゝでは、P-型しゃ断層の濃度は、約４・1013cm-3
であり、その厚さは約４マイクロメータである。
られたが、これは第3B図の『拡散抵抗』測定が示してい
る。こゝでは、P-型しゃ断層の濃度は、約４・1013cm-3
であり、その厚さは約４マイクロメータである。
このP-型しゃ断層の為のドーピング材被覆は、イオン
埋込みにより行われる。それにより、必要な均一性を有
する低濃度に容易に調整出来るからである。
埋込みにより行われる。それにより、必要な均一性を有
する低濃度に容易に調整出来るからである。
600AのGTOサイリスタに関する最初の試験的検査か
ら、本発明に基づく構体素子を用いた場合、しゃ断特性
に重要な影響を及ぼすことなく、室温における最小点弧
電流を少くとも1.5ファクタだけ低減出来ることが明ら
かとなった。
ら、本発明に基づく構体素子を用いた場合、しゃ断特性
に重要な影響を及ぼすことなく、室温における最小点弧
電流を少くとも1.5ファクタだけ低減出来ることが明ら
かとなった。
つまり、本発明により、GTOパワーサイリスタにおけ
る陽極短絡の不都合な作用は、そのスイッチオン特性に
至るまで広範囲に回避出来ることゝなる。
る陽極短絡の不都合な作用は、そのスイッチオン特性に
至るまで広範囲に回避出来ることゝなる。
第１図は、陽極短絡を有する従来のGTOサイリスタの独
立した隔室構造を示す横断面図である。 第２図は、本発明の一実施例に基づくGTOサイリスタの
独立した隔室を示す第１図に相当する横断面図である。 第3A図は、第２図の横断面S1−S2に沿った不純物ドーピ
ング濃度の計算による推移を表わす図である。 第3B図は、実際に試験された構体素子について測定した
第3A図に相当する不純物ドーピング濃度の推移を示す図
である。 １……陽極金属被覆、２……ｎ型エミッタ層、３……ゲ
ート金属被覆、４……Ｐ型ベース層、５……ｎ型ベース
層、６……Ｐ型エミッタ層、７……陽極短絡、８……陽
極金属被覆、９……Ｐ型しゃ断層、10……半導体基板、
Ａ……陽極、Ｋ……陰極。
立した隔室構造を示す横断面図である。 第２図は、本発明の一実施例に基づくGTOサイリスタの
独立した隔室を示す第１図に相当する横断面図である。 第3A図は、第２図の横断面S1−S2に沿った不純物ドーピ
ング濃度の計算による推移を表わす図である。 第3B図は、実際に試験された構体素子について測定した
第3A図に相当する不純物ドーピング濃度の推移を示す図
である。 １……陽極金属被覆、２……ｎ型エミッタ層、３……ゲ
ート金属被覆、４……Ｐ型ベース層、５……ｎ型ベース
層、６……Ｐ型エミッタ層、７……陽極短絡、８……陽
極金属被覆、９……Ｐ型しゃ断層、10……半導体基板、
Ａ……陽極、Ｋ……陰極。
Claims (5)
- 【請求項１】陽極と陰極を有すGTOパワーサイリスタに
おいて、 陽極と陰極との間の半導体基板内に、ｎ型エミッタ層、
ｐ型ベース層、ｎ型ベース層及びｐ型エミッタ層から成
る層列を包含しており、 前記ｐ型エミッタ層が、ｎ型ベース層と陽極を短絡させ
る陽極短絡により穿孔されており、 前記陽極短絡とｎ型ベース層との間で順電流を案内する
領域の少なくとも内側にp-型しゃ断層が配置され、 前記p-型しゃ断層が1015cm-3よりも低いドーピング濃度
を有している、 ことを特徴とするGTOパワーサイリスタ。 - 【請求項２】陽極と陰極を有するGTOパワーサイリスタ
において、 陽極と陰極との間の半導体基板内に、ｎ型エミッタ層、
ｐ型ベース層、ｎ型ベース層及びｐ型エミッタ層から成
る層列を包含しており、 前記ｐ型エミッタ層が、ｎ型ベース層と陽極を短絡させ
る陽極短絡により穿孔されており、 前記陽極短絡とｎ型ベース層との間で順電流を案内する
領域の少なくとも内側にp-型しゃ断層が配置され、 前記p-型しゃ断層が1015cm-3よりも低いドーピング濃度
と７μｍ以下の厚さを有している、 ことを特徴とするGTOパワーサイリスタ。 - 【請求項３】前記p-型しゃ断層は、横方向に前記サイリ
スタの全平面に及んで延びていることを特徴とする請求
項２に記載のGTOサイリスタ。 - 【請求項４】前記p-型しゃ断層は、横方向において、前
記順電流を案内している領域に限定されていることを特
徴とする請求項２に記載のGTOサイリスタ。 - 【請求項５】陽極と陰極を有するGTOパワーサイリスタ
において、 陽極と陰極との間の半導体基板内に、ｎ型エミッタ層、
ｐ型ベース層、ｎ型ベース層及びｐ型エミッタ層から成
る層列を包含しており、 前記ｐ型エミッタ層が、ｎ型ベース層と陽極を短絡させ
る陽極短絡により穿孔されており、 前記陽極短絡とｎ型ベース層との間で順電流を案内する
領域の少なくとも内側にp-型しゃ断層が配置され、 前記p-しゃ断層が約1014cm-3以下のドーピング濃度と７
μｍ以下の厚さを有している、 ことを特徴とするGTOパワーサイリスタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CH520/88-0 | 1988-02-12 | ||
| CH52088 | 1988-02-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01217973A JPH01217973A (ja) | 1989-08-31 |
| JP2706120B2 true JP2706120B2 (ja) | 1998-01-28 |
Family
ID=4188884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1002676A Expired - Lifetime JP2706120B2 (ja) | 1988-02-12 | 1989-01-09 | Ｇｔｏパワーサイリスタ |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4961099A (ja) |
| EP (1) | EP0327901B1 (ja) |
| JP (1) | JP2706120B2 (ja) |
| KR (1) | KR890013793A (ja) |
| CN (1) | CN1037237A (ja) |
| AT (1) | ATE136687T1 (ja) |
| DE (1) | DE58909642D1 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0409010A1 (de) * | 1989-07-19 | 1991-01-23 | Asea Brown Boveri Ag | Abschaltbares Leistungshalbleiterbauelement |
| DE3941932A1 (de) * | 1989-12-19 | 1991-06-20 | Eupec Gmbh & Co Kg | Verfahren zum herstellen von anodenseitigen kurzschluessen in thyristoren |
| US5381026A (en) | 1990-09-17 | 1995-01-10 | Kabushiki Kaisha Toshiba | Insulated-gate thyristor |
| JP2782638B2 (ja) * | 1990-12-28 | 1998-08-06 | 富士電機株式会社 | Ｍｏｓコントロールサイリスタ |
| DE4123414A1 (de) * | 1991-07-15 | 1993-01-21 | Siemens Ag | Leistungs-halbleiterbauelement und verfahren zu dessen herstellung |
| JP2689047B2 (ja) * | 1991-07-24 | 1997-12-10 | 三菱電機株式会社 | 絶縁ゲート型バイポーラトランジスタとその製造方法 |
| JP2739002B2 (ja) * | 1991-12-20 | 1998-04-08 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| DE4420252A1 (de) * | 1994-06-10 | 1995-12-14 | Abb Management Ag | Anodenseitige Shortstruktur für asymmetrische Thyristoren |
| DE4431294A1 (de) * | 1994-09-02 | 1996-03-07 | Abb Management Ag | Abschaltbarer Thyristor für hohe Blockierspannungen und kleiner Bauelementdicke |
| JP4198251B2 (ja) | 1999-01-07 | 2008-12-17 | 三菱電機株式会社 | 電力用半導体装置およびその製造方法 |
| JP3727827B2 (ja) * | 2000-05-15 | 2005-12-21 | 株式会社東芝 | 半導体装置 |
| JP2006509128A (ja) * | 2002-12-04 | 2006-03-16 | カク，ジェスク | ロールスクリーン用減速装置 |
| JP2011023527A (ja) * | 2009-07-15 | 2011-02-03 | Toshiba Corp | 半導体装置 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5379471A (en) * | 1976-12-24 | 1978-07-13 | Fuji Electric Co Ltd | Thyristor |
| JPS5585077A (en) * | 1978-12-21 | 1980-06-26 | Nec Home Electronics Ltd | Semi-conductor apparatus |
| GB2050694B (en) * | 1979-05-07 | 1983-09-28 | Nippon Telegraph & Telephone | Electrode structure for a semiconductor device |
| JPS56103466A (en) * | 1980-01-21 | 1981-08-18 | Nippon Telegr & Teleph Corp <Ntt> | Thyristor |
| DE3046134C2 (de) * | 1980-12-06 | 1982-11-04 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Optisch zündbarer Zweirichtungs-Thyristor |
| JPS57206072A (en) * | 1981-06-12 | 1982-12-17 | Hitachi Ltd | Semiconductor device |
| JPS5834966A (ja) * | 1981-08-26 | 1983-03-01 | Hitachi Ltd | ゲ−トタ−ンオフサイリスタ |
| FR2556882B1 (fr) * | 1983-12-14 | 1986-05-23 | Fairchild Camera Instr Co | Composant semiconducteur rapide, notamment diode pin haute tension |
| DE3402132C1 (de) * | 1984-01-23 | 1985-01-31 | Schott Glaswerke, 6500 Mainz | Verfahren zur Erhoehung des Kontrastes bei der Aufnahme eines transparenten Gegenstandes mittels einer Fernsehkamera |
| JPS60189262A (ja) * | 1984-03-09 | 1985-09-26 | Toshiba Corp | 逆導通ゲ−トタ−ンオフサイリスタ |
| JPH0691244B2 (ja) * | 1984-04-27 | 1994-11-14 | 三菱電機株式会社 | ゲートターンオフサイリスタの製造方法 |
| US4742377A (en) * | 1985-02-21 | 1988-05-03 | General Instrument Corporation | Schottky barrier device with doped composite guard ring |
| JPS61208873A (ja) * | 1985-03-13 | 1986-09-17 | Res Dev Corp Of Japan | 圧接構造型両面ゲ−ト静電誘導サイリスタ |
| DE3612367A1 (de) * | 1986-04-12 | 1987-10-15 | Licentia Gmbh | Abschaltbarer thyristor |
| DE3633161A1 (de) * | 1986-09-30 | 1988-04-07 | Licentia Gmbh | Halbleiterbauelement mit einer anodenseitigen p-zone und einer anliegenden schwach dotierten n-basiszone |
| JPS63198383A (ja) * | 1987-02-13 | 1988-08-17 | Fujitsu Ltd | 半導体受光装置及びその製造方法 |
-
1989
- 1989-01-09 JP JP1002676A patent/JP2706120B2/ja not_active Expired - Lifetime
- 1989-01-27 DE DE58909642T patent/DE58909642D1/de not_active Expired - Fee Related
- 1989-01-27 EP EP89101396A patent/EP0327901B1/de not_active Expired - Lifetime
- 1989-01-27 AT AT89101396T patent/ATE136687T1/de active
- 1989-02-10 US US07/308,534 patent/US4961099A/en not_active Expired - Fee Related
- 1989-02-11 CN CN89100751A patent/CN1037237A/zh active Pending
- 1989-02-11 KR KR1019890001581A patent/KR890013793A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| KR890013793A (ko) | 1989-09-26 |
| CN1037237A (zh) | 1989-11-15 |
| DE58909642D1 (de) | 1996-05-15 |
| EP0327901A1 (de) | 1989-08-16 |
| ATE136687T1 (de) | 1996-04-15 |
| EP0327901B1 (de) | 1996-04-10 |
| US4961099A (en) | 1990-10-02 |
| JPH01217973A (ja) | 1989-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5086324A (en) | Insulated gate bipolar transistor | |
| US5089864A (en) | Insulated gate type semiconductor device | |
| JP2706120B2 (ja) | Ｇｔｏパワーサイリスタ | |
| EP0670601A2 (en) | Insulated gate-type bipolar transistor | |
| US5171696A (en) | Semiconductor device and method of manufacturing the same | |
| US3239728A (en) | Semiconductor switch | |
| US5466951A (en) | Controllable power semiconductor element with buffer zone and method for the manufacture thereof | |
| GB2144267A (en) | Improvements in or relating to semiconductor overvoltage suppressors | |
| US3476992A (en) | Geometry of shorted-cathode-emitter for low and high power thyristor | |
| EP0160525B1 (en) | A gate turn-off thyristor and a method of producing the same | |
| SE431381B (sv) | Tvapoligt overstromsskydd | |
| SE455552B (sv) | Halvledaranordning innefattande en overspenningsskyddskrets | |
| JPH09199713A (ja) | 半導体装置 | |
| US3794890A (en) | Thyristor with amplified firing current | |
| US20090085060A1 (en) | Semiconductor device | |
| US6472692B1 (en) | Semiconductor device | |
| US4195306A (en) | Gate turn-off thyristor | |
| EP1030375A1 (en) | Semiconductor device and its manufacturing method | |
| US4980742A (en) | Turn-off thyristor | |
| US4502072A (en) | FET Controlled thyristor | |
| US4502071A (en) | FET Controlled thyristor | |
| EP0108874A1 (en) | Radiation-controllable thyristor | |
| US4063278A (en) | Semiconductor switch having sensitive gate characteristics at high temperatures | |
| EP0081642A2 (en) | Multicellular thyristor | |
| US4825270A (en) | Gate turn-off thyristor |