DE102004003618A1 - Halbleitereinrichtung mit einer Gateelektrode einer Polymetall-Gatestruktur, verarbeitet mittels Seitennitridieren in Ammoniakatmosphäre - Google Patents

Halbleitereinrichtung mit einer Gateelektrode einer Polymetall-Gatestruktur, verarbeitet mittels Seitennitridieren in Ammoniakatmosphäre Download PDF

Info

Publication number
DE102004003618A1
DE102004003618A1 DE102004003618A DE102004003618A DE102004003618A1 DE 102004003618 A1 DE102004003618 A1 DE 102004003618A1 DE 102004003618 A DE102004003618 A DE 102004003618A DE 102004003618 A DE102004003618 A DE 102004003618A DE 102004003618 A1 DE102004003618 A1 DE 102004003618A1
Authority
DE
Germany
Prior art keywords
polysilicon layer
film
gate
nitriding
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102004003618A
Other languages
English (en)
Other versions
DE102004003618A8 (de
Inventor
Eiji Kitamura
Satoru Yamada
Yoshiki Kato
Kanta Saino
Masayoshi Saito
Shinpei Iijima
Kiyonori Oyu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Publication of DE102004003618A1 publication Critical patent/DE102004003618A1/de
Publication of DE102004003618A8 publication Critical patent/DE102004003618A8/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232Field-effect technology
    • H01L21/8234MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238Complementary field-effect transistors, e.g. CMOS
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Eine Halbleitereinrichtung hat einen verringerten Kontaktwiderstand zwischen einem Wolframfilm und einer Polysiliziumschicht sowie eine Gateelektrode, die für einen verringerten Gatewiderstand vor einem Verarmen bewahrt. Gemäß einem Verfahren zum Fertigen einer solchen Halbleitereinrichtung wird eine Halbleitereinrichtung mit einer Gateelektrode mit Polymetall-Gatestruktur, die eine Dreischichtstruktur mit einem Wolframfilm (W), einem Wolframnitridfilm (WN) und eine Polysiliziumschicht (poly-Si) umfaßt, durch Nitridieren der Seiten der Gateelektrode bei einer Nitridiertemperatur im Bereich von 700 DEG C bis 950 DEG C in einer Ammoniakatmosphäre hergestellt, nachdem die Gateelektrode gebildet ist und bevor eine seitenselektive Oxidierung an der Gateelektrode durchgeführt wird.

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. Gebiet der Erfindung:
  • Die Erfindung betrifft eine Halbleitereinrichtung mit einer Gateelektrode mit Polymetall-Gatestruktur, die eine Dreischichtstruktur mit einem Metallfilm, einem Barrierefilm und einer Polysiliziumschicht umfaßt, und ein Verfahren zum Herstellen einer solchen Halbleitereinrichtung.
  • 2. Beschreibung der einschlägigen Technik:
  • In den letzten Jahren führten Bemühungen, die Größe von Halbleitereinrichtungen zu verringern, zu einer Tendenz bei MOSFETs in Halbleitereinrichtungen, eine verringerte Gatelänge und einen vergrößerten Gatewiderstand aufzuweisen. Um den Gatewiderstand zu verringern, wurde eine Polycid-Gatestruktur vorgeschlagen, worin eine Gateelektrode eine Zweischichtstruktur hat, die aus einer Metallsilicidschicht und einer Polysiliziumschicht zusammengesetzt ist.
  • Ebenfalls wurde eine Halbleitereinrichtung mit einer Gateelektrode einer Polymetall-Gatestruktur vorgeschlagen, um einen geringeren Gatewiderstand als die Polycid-Gatestruktur zu erreichen. Die Polymetall-Gatestruktur umfaßt eine Dreischichtstruktur, wobei eine Gateelektrode aus einer Polysiliziumschicht, einem Barrierefilm und einem Metallfilm zusammengesetzt ist. Der Metallfilm umfaßt besonders einen Wolframfilm, aus Wolfram aufgebaut, das ein Metall mit einem hohen Schmelzpunkt ist, und der Barrierefilm umfaßt einen Wolframnitridfilm, so daß die Gateelektrode aus einer Verbundschichtstruktur besteht, umfassend einen Wolframfilm, einen Wolframnitridfilm und eine Polysiliziumschicht.
  • Ein Prozeß zum Herstellen einer herkömmlichen Halbleitereinrichtung mit einer Gateelektrode einer Polymetallstruktur wird unten unter Bezugnahme auf 1 bis 9 der begleitenden Zeichnungen beschrieben werden.
    • (1) Zuerst werden, wie in 1 der begleitenden Zeichnungen gezeigt, in einem Siliziumsubstrat Bereiche 10, die die Einrichtungen trennen, mittels eines Prozesses wie etwa eines STI-Prozesses („Shallow Trench Isolation") oder ähnlichem gebildet, und eine p-Verunreinigung/p-Störstelle und eine n-Verunreinigung/n-Störstelle wird jeweils in die NMOS- und PMOS-Bereiche injiziert, um einen p-Trog (p-Well) und einen n-Trog (n-Well) zu bilden.
    • (2) Dann werden, wie in 2 der begleitenden Zeichnungen gezeigt, Gateisolierfilm 21, Siliziumschicht 22, Barrierefilm 23 und Wolframfilm 24 nacheinander auf dem Siliziumsubstrat gebildet, und auf dem Wolframfilm 24 wird ein Maskennitridfilm 25 abgeschieden, der als eine Ätzmaske zum Bilden eines Gates dient. Der Prozeß des Bildens dieser Filme und Schichten wird unten im Detail beschrieben. Zuerst wird eine Gateoxidierung durchgeführt, um Gateisolierfilm 21 zu bilden. Dann wird Silizium durch ein LPCVD-Verfahren („Low Pressure Chemical Vapour Deposition") abgeschieden, um Polysiliziumschicht 22 zu bilden. Polysiliziumschicht 22 wird zum Beispiel aus n-Polysilizium oder p-Polysilizium gebildet. Wenn ein doppeltes Gate eingesetzt werden soll, so wird dann der NMOS-Bereich aus n-Polysilizium gebildet, und der PMOS-Bereich wird aus p-Polysilizium gebildet. Zum Beispiel wird nichtdotiertes Silizium abgeschieden, und eine n-Verunreinigung/n-Störstelle und eine p-Verunreinigung/p-Störstelle werden unter Verwendung einer Injektionsmaske injiziert. Um diese Verunreinigungen/Störstellen zu aktivieren, wird ein RTA (Rapid Thermal Annealing) bei 950°C 10 Sekunden lang in einer N2-Atmosphäre durchgeführt. Phosphor oder Arsen wird über eine Ionenimplantation in den NMOS-Bereich eingebracht, und Bor oder Indium wird über eine Ionenimplantation bei 10 keV und 3 × 1015 cm–2 in den PMOS-Bereich eingebracht. Alsdann wird Barrierenfilm 23 aus Wolframnitrid gebildet, und Wolframfilm 24 wird auf Barrierefilm 23 durch Sputtern abgeschieden. Zum Beispiel hat Barrierefilm 23 eine Stärke von 10 nm, und Wolframfilm 24 hat eine Stärke von 80 nm. Zuletzt wird Siliziumnitrid als Maskennitridfilm 25 auf Wolframfilm 24 mittels Plasma-CVD abgeschieden. Zum Beispiel hat Maskennitridfilm 25 eine Stärke von 180 nm.
    • (3) Dann wird, wie in 3 der begleitenden Zeichnungen gezeigt, in einem erwünschten Gatemuster ein Fotolack (Fotoresist) 31 auf Maskennitridfilm 25 gestaltet.
    • (4) Dann wird, wie in 4 der begleitenden Zeichnungen gezeigt, ein Maskennitridfilm 25 unter Verwendung von Fotolack 31 als Maske geätzt. Nachdem Fotolack 31 entfernt worden ist, werden Wolframfilm 24, Barrierefilm 23 und Polysiliziumschicht 22 unter Verwendung von Maskennitridfilm 25 als Maske geätzt, wodurch Gateelektrode 41 gebildet wird. Danach wird die Zusammensetzung einer seitenselektiven Oxidierung unterzogen, um die Seiten der Polysiliziumschicht 22 und das Silizium des Siliziumsubstrats zu oxidieren. Die Oxidierung wird bei 750°C 105 Minuten lang in einer H2O/H2/N2-Atmosphäre derart durchgeführt, daß Wolframfilm 24 auf dem Polymetall-Gate nicht oxidiert und Polysiliziumschicht 22 oxidiert wird. Die selektive Oxidierung wird durchgeführt, um die Stärke des Gateoxidfilms auf den Gateenden zu vergrößern, damit ein Leckstrom zwischen Polysiliziumschicht 22 und dem Siliziumsubstrat verringert wird, indem Polysiliziumschicht 22 an den Gateenden und das Siliziumsubstrat oxidiert wird. Die selektive Oxidierung soll ebenfalls zum Beheben eines Schaden dienen, der durch das Gateätzen verursacht wurde.
    • (5) Wie in 5 der begleitenden Zeichnungen gezeigt, werden Erweiterungsbereiche 52 und Tascheninjektionsschichten 51 in dem NMOS-Bereich und dem PMOS-Bereich unter Verwendung einer Injektionsmaske gebildet. In den Erweiterungsbereich 52 in dem NMOS-Bereich wird eine n-Verunreinigung (n-Störstelle) injiziert, und in den Erweiterungsbereich 52 in dem PMOS-Bereich wird eine p-Verunreinigung (p-Störstelle) injiziert. In die Tascheninjektionsschicht 51 in dem NMOS-Bereich wird eine p-Verunreinigung (p-Störstelle) injiziert, und in die Tascheninjektionsschicht 51 in dem PMOS-Bereich wird eine n-Verunreinigung (p-Störstelle) injiziert.
    • (6) Dann wird, wie in 6 der begleitenden Zeichnungen gezeigt, mittels CVD ein Nitridfilm auf der gesamten, bislang gebildeten Oberfläche abgeschieden und darauf mittels post-anisotropen Ätzens rückgeätzt, wodurch Distanzstücke 61 an den Gateseiten gebildet werden.
    • (7) Dann werden, wie in 7 der begleitenden Zeichnungen gezeigt, Source/Drainbereiche 71, 72 in dem NMOS-Bereich und dem PMOS-Bereich unter Verwendung einer Injektionsmaske gebildet. In Source/Drainbereiche 71, 72 in dem NMOS-Bereich wird eine n-Störstelle injiziert, und in Source/Drainbereiche 71, 72 in dem PMOS-Bereich wird eine p-Störstelle injiziert.
    • (8) Dann wird, wie in 8 der begleitenden Zeichnungen gezeigt, die gesamte, bislang gebildete Oberfläche mit einem Isolierfilm wie etwa einem Oxidfilm oder ähnlichem bedeckt, der mittels CMP oder ähnlichem geebnet wird. Der Isolierfilm dient als Zwischenschichtfilm 81 zwischen dem Siliziumsubstrat und der Gateelektrode 41 und als obere Verknüpfungen.
    • (9) Zuletzt werden, wie in 9 der begleitenden Zeichnungen gezeigt, Kontaktlöcher 92 in den Source- und Drainbereichen von Siliziumsubstrat und Gateelektrode 41 mittels Photolithographie und Ätzen gebildet, und ein leitfähiger Film wird in Kontaktlöcher 92 eingebettet. Danach werden Verknüpfungen oder Elektrodenfelder 91 auf dem leitfähigen Film gestaltet.
  • Die oben beschriebene herkömmliche Halbleitereinrichtung leidet unter einem Problem, nämlich darunter, daß, weil die seitenselektive Oxidierung durchgeführt wird, während Polysiliziumschicht 22 freiliegt, der Kontaktwiderstand zwischen Wolframfilm 24 und Polysiliziumschicht 22 vergrößert wird und der Gatewiderstand nicht verringert werden kann.
  • Zum Beispiel sind herkömmliche Verfahren zum Verringern des Gatewiderstands durch Durchführen einer Seitennitridierung an der Gateelektrode mittels RTA in einer Stickstoffatmosphäre (N2) vor der seitenselektiven Oxidierung in den folgenden Dokumenten 1 und 2 offenbart:
    Dokument 1: Japanische Offenlegungsschrift Nr. 2001-326348 und
    Dokument 2: Japanische Offenlegungsschrift Nr. 2002-16248.
  • Die obigen herkömmlichen Verfahren beruhen auf der Idee, daß der Kontaktbereich zwischen Polysiliziumschicht 22 und Wolframfilm 24, wenn die Seiten von Polysiliziumschicht 22 zum Verringern der Gatelänge im Übermaß oxidiert werden, verringert wird, wodurch der Kontaktwiderstand vergrößert wird, was eine Vergrößerung des Kontaktwiderstands aufgrund der seitenselektiven Oxidierung zur Folge hat. Gemäß den herkömmlichen Verfahren zum Fertigen von Halbleitereinrichtungen wird ein Nitridfilm an den Gateseiten zur Verfügung gestellt, um Siliziumnitridfilme an den Seiten von Polysiliziumschicht 22 zu bilden. Da die Siliziumnitridfilme als Oxidationsverhinderungsfilme dienen, wird, wenn die seitenselektive Oxidierung an der Gateelektrode ausgeführt wird, gemäß den herkömmlichen Verfahren verhindert, daß die Seiten von Polysiliziumschicht 22 im Übermaß oxidiert werden, um zu verhindern, daß der Kontaktwiderstand vergrößert wird, wodurch eine Vergrößerung des Gatewiderstands unterdrückt wird.
  • Jedoch haben die Erfinder der vorliegenden Erfindung herausgefunden, daß der Kontaktwiderstand zwischen Wolframfilm 24 und Polysiliziumschicht 22 nicht hinreichend verringert werden kann, indem lediglich ein Siliziumnitridfilm zur Verfügung gestellt wird, der als ein Oxidationsverhinderungsfilm an den Seiten der Gateelektrode funktioniert, um dadurch den Kontaktbereich zwischen Wolframfilm 24 und Polysiliziumschicht 22 zu erhalten.
  • Es besteht Bedarf nach einem Prozeß zum Fertigen von Halbleitereinrichtungen, um den Gatewiderstand kleiner als die obigen herkömmlichen Verfahren zum Fertigen von Halbleitereinrichtungen zu machen. Um den Gatewiderstand zu verringern, ist es wei terhin notwendig, daß nicht nur der Kontaktwiderstand zwischen Wolframfilm 24 und Polysiliziumschicht 22 verringert wird, sondern daß ebenfalls die Verarmung der Gateelektrode verhindert wird, um die Störstellenkonzentration auf einem bestimmten hohen Niveau zu halten.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Es ist ein Ziel der Erfindung, für eine Halbleitereinrichtung mit einem verringerten Kontaktwiderstand zwischen einem Wolframfilm und einer Polysiliziumschicht und mit einer Gateelektrode, bei der verhindert wird, daß sie für einen verringerten Gatewiderstand verarmt, und für ein Verfahren zum Herstellen solch einer Halbleitereinrichtung zu sorgen.
  • Um dieses Ziel zu erreichen, wird in Übereinstimmung mit einem Gesichtspunkt der vorliegenden Erfindung ein Verfahren zum Fertigen einer Halbleitereinrichtung mit einer Gateelektrode einer Polymetall-Gatestruktur zur Verfügung gestellt, die eine Dreischichtstruktur mit einem Metallfilm, einem Barrierefilm und einer Polysiliziumschicht umfaßt, wobei es die folgenden Schritte umfaßt: Ein sukzessives Bilden eines Gateisolierfilms, einer Polysiliziumschicht, eines Barrierefilms und eines Metallfilms auf einem Halbleitersubstrat, ein Ätzen des Metallfilms, des Barrierefilms und der Polysiliziumschicht, um eine Gateelektrode zu bilden, ein Ausführen einer Seitennitridierung an der Gateelektrode bei einer Nitridiertemperatur aus einem Bereich von 700°C bis 950°C in einer Ammoniakatmosphäre und eines Ausführens einer seitenselektiven Oxidierung, um die Polysiliziumschicht und Silizium in dem Halbleitersubstrat zu oxidieren, ohne daß der Metallfilm oxidiert wird.
  • Gemäß der Erfindung werden, nachdem die Gateelektrode gebildet ist und bevor die seitenselektive Oxidierung auf der Gateelektrode ausgeführt wird, die Seiten der Gateelektrode bei einer niedrigen Nitridiertemperatur aus einem Bereich von 700°C bis 950° C in einer Ammoniakatmosphäre nitridiert. Deshalb wird ein Siliziumnitridfilm an den Seiten der Polysiliziumschicht gebildet, ohne daß eine nach außen gerichtete Diffusion von Störstellen in der Polysiliziumschicht beschleunigt wird. Der so gebildete Siliziumnitridfilm ist wirksam, um eine oxidierte Menge der Polysiliziumschicht zu verringern und um ebenfalls eine injizierte Menge interstitieller Si-Atome zu verringern, wobei eine schnelle Diffusion der Störstellen unterdrückt wird. Deshalb wird die Störstellenkonzentration in einer Wolframgrenzfläche der Polysiliziumschicht auf einem hohen Niveau gehalten, wodurch der Kontaktwiderstand zwischen dem Metallfilm und der Polysiliziumschicht verringert wird.
  • Nach seitenselektiver Oxidierung wird ein Oxidnitridfilm an den Seiten der Polysiliziumschicht gebildet. Die Störstellen in der Polysiliziumschicht diffundieren in einem anschließenden Wärmebehandlungsprozeß nach außen. Die Störstellenkonzentration in der Wolframgrenzfläche der Polysiliziumschicht wird auf hohem Niveau gehalten, wodurch der Kontaktwiderstand zwischen dem Metallfilm und der Polysiliziumschicht verringert wird.
  • Da die Störstellen in der Polysiliziumschicht in einem anschließenden Wärmebehandlungsprozeß nach außen diffundieren, wird die Störstellenkonzentration in einer Gateoxidfilmgrenzfläche der Polysiliziumschicht ebenfalls auf hohem Niveau gehalten, wodurch die Verarmung der Gateelektrode unterdrückt wird.
  • Da der Kontaktwiderstand zwischen dem Metallfilm und der Polysiliziumschicht verringert und die Verarmung der Gateelektrode unterdrückt wird, wird der Widerstand der Gateelektrode verringert.
  • Gemäß einem weiteren Gesichtspunkt der vorliegenden Erfindung wird ebenfalls ein Verfahren zum Fertigen einer Halbleitereinrichtung mit einer Gateelektrode einer Polymetall-Gatestruktur zur Verfügung gestellt, die eine Dreischichtstruktur mit einem Metallfilm, einem Barrierefilm und einer Polysiliziumschicht umfaßt, wobei es die folgenden Schritte umfaßt: Sukzessives Bilden eines Gateisolierfilms, einer Polysiliziumschicht, eines Barrierefilms und eines Metallfilms auf einem Halbleitersubstrat, Ätzen des Metallfilms, des Barrierefilms und der Polysiliziumschicht, um eine Gateelektrode zu bilden, Ausführen einer Seitennitridierung an der Gateelektrode mittels einer Plasmanitridierung und Ausführen einer seitenselektiven Oxidierung, um die Polysiliziumschicht und Silizium in dem Halbleitersubstrat zu oxidieren, ohne den Metallfilm zu oxidieren.
  • Gemäß dem weiteren Gesichtspunkt der vorliegenden Erfindung unterdrückt, da die Seiten der Gateelektrode durch Plasmanitridierung nitridiert sind, das Verfahren nicht die Oxidierung auf dem Halbleitersubstrat durch Nitridieren des Halbleitersubstrats. Das Verfahren gemäß dem weiteren Gesichtspunkt der vorliegenden Erfindung bietet die gleichen Vorteile wie diejenigen, die durch das Verfahren geboten werden, das die Gateelektroden mittels eines RTS in der Ammoniakatmosphäre nitridiert.
  • Der Metallfilm kann einen Wolframfilm umfassen, und der Barrierefilm einen Wolframnitridfilm.
  • Obige und weitere Ziele, Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden Beschreibung unter Bezugnahme auf die begleitenden Zeichnungen ersichtlich werden, die Beispiele der vorliegenden Erfindung illustrieren.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1 bis 9 sind jeweils Querschnittansichten, die Schritte eines Prozesses zum Fertigen einer Halbleitereinrichtung einer Polymetall-Gatestruktur zeigen,
  • 10 ist eine Darstellung, die einen Vergleich der Auswirkungen, die hervorgerufen werden, wenn ein RTA in einer Stickstoffatmosphäre durchgeführt wurde und wenn ein RTA in einer Ammoniakatmosphäre durchgeführt wurde, auf die Nitridierung bei der gleichen Seiten-Stickstoffkonzentration zeigt,
  • 11 ist eine Darstellung, die einen Vergleich der Auswirkungen, die hervorgerufen werden, wenn ein RTA in einer Stickstoffatmosphäre durchgeführt wurde und wenn ein RTA in einer Ammoniakatmosphäre durchgeführt wurde, auf eine Seitennitridierung bei der gleichen Nitridiertemperatur zeigt,
  • 12 ist eine Darstellung, die einen Vergleich eines Prozesses zum Fertigen einer Halbleitereinrichtung gemäß einer ersten Ausführungsform der Erfindung und einem herkömmlichen Prozeß zum Fertigen einer Halbleitereinrichtung von dem Schritt eines Gateätzens bis zu dem Schritt einer Gateseitenoxidierung zeigt,
  • 13 ist ein Diagramm, das zeigt, wie sich der Kontaktwiderstand zwischen einem Wolframfilm und einer Polysiliziumschicht ändert, wenn sich die Seitennitridiertemperatur ändert,
  • 14 ist ein Diagramm, das zeigt, wie sich die Donorkonzentration in einer Grenzfläche zwischen einer Polysiliziumschicht und einem Gateoxidfilm ändert, wenn sich die Seitennitridiertemperatur ändert,
  • 15 ist eine Darstellung, die zeigt, wie sich die Donor-/Akzeptorkonzentration in einer Grenzfläche zwischen einem Wolframfilm und einer Polysiliziumschicht und die Dotierungsmittelkonzentration in einer Grenzfläche zwischen einer Polysiliziumschicht und einem Gateoxidfilm in Abhängigkeit von der Seitennitridiertemperatur ändert,
  • 16 ist eine Darstellung, die das Profil einer Störstellenkonzentration in einer Polysiliziumschicht zu dem Zeitpunkt zeigt, an dem sich die Seitennitridiertemperatur ändert,
  • 17 ist eine Darstellung, die die Abhängigkeit des Kontaktwiderstands von der Störstellenkonzentration zeigt,
  • 18 ist eine Darstellung, die eine untere Grenze für Nitridierbedingungen zeigt,
  • 19 ist eine Darstellung, die eine obere Grenze für Nitridierbedingungen zeigt,
  • 20 ist eine Darstellung, die die Abhängigkeit einer Stickstoffkonzentration von der Nitridiertemperatur zeigt, und
  • 21 ist eine Darstellung, die die Beziehung zwischen einem Verhältnis von reoxidierten Mengen und einer Stickstoffspitzenkonzentration zeigt, wenn eine Gateseitennitridierung mittels Plasmanitridierung gemäß einer zweiten Ausführungsform der Erfin dung durchgeführt wurde und eine Gateseitennitridierung mittels RTA in einer Ammoniakatmosphäre gemäß der ersten Ausführungsform der Erfindung durchgeführt wurde.
  • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Bevorzugte Ausführungsformen der vorliegenden Erfindung werden unten im Detail unter Bezugnahme auf die Zeichnungen beschrieben werden. 1 bis 9 dienen als Veranschaulichung für ein herkömmliches Verfahren zum Fertigen von Halbleitereinrichtungen mit Polymetall-Gatestruktur. Die Ausführungsformen werden unten unter Verwendung der in 1 bis 9 gezeigten Bezugsziffern beschrieben werden.
  • 1. Ausführungsform:
  • Im Folgenden wird ein Verfahren zum Fertigen einer Halbleitereinrichtung gemäß einer ersten Ausführungsform beschrieben.
  • Die Erfinder haben bestimmt, daß, wenn eine seitenselektive Oxidierung an einem MOSFET einer Polymetall-Gatestruktur durchgeführt wird, während Polysiliziumschicht 22 freiliegt, der Kontaktwiderstand zwischen Wolframfilm 24 und Polysiliziumschicht 22 vergrößert wird, da ein Störstellenprofil aufgrund der folgenden zwei Phänomene variiert:
    Die zwei Phänomene beinhalten eines, in dem Störstellen in Polysiliziumschicht 22 von den Seiten der Gateelektrode nach außen diffundieren, und eines, in dem Störstellen bei einer vergrößerten Geschwindigkeit diffundieren und so die Störstellenkonzentration in einem oberen Abschnitt von Polysiliziumschicht 22 aufgrund einer Injektion von interstitiellen Si-Atomen verringern, die sich ereignet, wenn Polysiliziumschicht 22 der Gateelektrode oxidiert wird. Angesichts dieser Phänomene wurden eine Struktur und ein Prozeß erfunden, um die nach außen gerichtete Diffusion der Störstellen in Polysiliziumschicht 22 und die Injektion von interstitiellen Si-Atomen nach einer Oxidierung zu unterdrücken, um dabei das Störstellenprofil zwecks Verringerns des Kontaktwider stands zwischen Wolframfilm 24 und Polysiliziumschicht 22 auf hohem Niveau zu halten.
  • Die Erfinder haben ebenfalls festgestellt, daß der Gatewiderstand durch eine seitenselektive Oxidierung auf der Gateelektrode vergrößert wird, da die Gateelektrode zum Verarmen neigt.
  • Detaillierte Gründe, warum der Gatewiderstand durch eine seitenselektive Oxidierung auf der Gateelektrode vergrößert wird, wenn Polysiliziumschicht 22 freiliegt, werden unten beschrieben werden.
  • Zuerst wird der Kontaktwiderstand zwischen Wolframfilm 24 und Polysiliziumschicht 22 aus den folgenden zwei Gründen vergrößert:
    • (1) Wenn die Gateelektrode oxidiert wird, während Polysiliziumschicht 22 von Gateelektrode 41 freiliegt, steigt die oxidierte Menge an. Wenn die oxidierte Menge ansteigt, dann steigt ebenfalls die Menge an interstitiellen Si-Atomen an, die in Siliziumschicht 22 injiziert werden. Daher diffundieren Störstellen wie etwa Phosphor und Bor in Polysiliziumschicht 22, die auftreten, während die Gateelektrode oxidiert oder – nachdem sie oxidiert wurde – aufgeheizt wird, mit einer erhöhten Geschwindigkeit, was eine Verringerung der Störstellenkonzentration in einer Wolframgrenzfläche zur Folge hat.
    • (2) Wenn die Seiten von Polysiliziumschicht 22 freiliegen, dann neigen die Störstellen in Polysiliziumschicht 22 dazu, in einem anschließenden Wärmebehandlungsprozeß nach außen zu diffundieren, mit dem Ergebnis, daß die Störstellenkonzentration in einer Wolframgrenzfläche in Polysiliziumschicht 22 abgesenkt wird.
  • Die Gateelektrode neigt aus dem folgenden Grund zum Verarmen:
    Wenn die Seiten von Polysiliziumschicht 22 freiliegen, neigen die Störstellen in Polysiliziumschicht 22 dazu, in einem anschließenden Wärmebehandlungsprozeß nach außen zu diffundieren, und zwar mit dem Ergebnis, daß die Störstellenkonzentration nicht nur in der Wolframgenzfläche, sondern ebenfalls in einer Gateoxidfilmgenzfläche verringert wird.
  • Wenn die obigen Phänomene unterdrückt werden müssen, um zu verhindern, daß der Gatewiderstand vergößert wird, dann kann, wie in den obigen Dokumenten 1 und 2 offenbart, vorgeschlagen werden, die Seiten der Polysiliziumschicht 22 zu nitridieren, um einen Nitridfilm auf den Seiten der Polysiliziumschicht 22 zu bilden, bevor eine seitenselektive Oxidierung an der Gateelektrode ausgeführt wird. Zum Verringern der nach außen gerichteten Diffusion ist es vorteilhaft, eine stärkere Nitridierung zu vollziehen, um einen stärkeren Nitridfilm zu bilden. Eine stärkere Nitridierung kann bei einer höheren Temperatur erreicht werden. Jedoch beschleunigt eine Nitridierung bei einer höheren Temperatur die nach außen gerichtete Diffusion nach Nitridierung, was eine Verringerung der Störstellenkonzentration in Polysiliziumschicht 22 zur Folge hat. Daher ist es notwendig, einen Prozeß zum Durchführen einer stärkeren Nitridierung einzusetzen, ohne daß die Zusammensetzung bei einer höheren Temperatur behandelt wird.
  • Die LPCVD ist wirksam, um eine Nitridierung bei einer erwünschten Konzentration ohne ein Behandeln der Zusammensetzung bei einer höheren Temperatur durchzuführen. Jedoch kann die LPCVD nicht verwendet werden, da sie nicht nur die Seiten der Gateelektrode nitridieren würde, sondern ebenfalls das Siliziumsubstrat.
  • Das Verfahren zum Nitridieren des Bauteils in der N2-Atmosphäre kann, wie in den obigen Dokumenten 1 und 2 offenbart, keine stärkere Nitridierung durchführen, wenn nicht die Temperatur vergrößert wird. Jedoch gelingt es, wie oben beschrieben, da eine Nitridierung bei einer höheren Temperatur die nach außen gerichtete Diffusion beschleunigt, beim Nitridieren der Zusammensetzung in der N2-Atmosphäre nicht, Variationen in dem Störstellenprofil ausreichend zu unterdrücken. Wenn man zum Beispiel einen erwünschten Nitridfilm durch Nitridieren der Zusammensetzung in der N2-Atmosphäre erhalten will, dann muß die Temperatur für eine Nitridierung ungefähr 1200°C hoch sein. Ein Nitridieren der Zusammensetzung bei einer so hohen Temperatur würde eine nach außen gerichtete Diffusion nach Nitridierung der Gateseiten verursachen, was zu einer Verringerung der Störstellenkonzentration einlädt und wodurch es nicht gelingt, ein erwünschtes Störstellenprofil zu erhalten.
  • In dem Verfahren zum Fertigen einer Halbleitereinrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung werden, bevor Gateelektrode 41 gebildet wird und bevor die Seiten des Gates einer seitenselektiven Oxidierung unterzogen werden, die Seiten von Gateelektrode 41 in einer Ammoniakatmosphäre (NH3) nitridiert. In diesem Schritt werden die Seiten der Gateelektrode und das Siliziumsubstrat nitridiert. Die Ammoniakatmosphäre besteht zu 100 % aus NH3. Die Nitridiertemperatur ist 1000°C oder niedriger.
  • Ein Vergleich der Auswirkungen, die hervorgerufen wurden, wenn ein RTA in einer Stickstoffatmosphäre durchgeführt wurde und wenn ein RTA in einer Ammoniakatmosphäre durchgeführt wurde, wird unten unter Bezugnahme auf 10 und 11 beschrieben werden. 10 zeigt die Auswirkungen, die hervorgerufen wurden, wenn die Zusammensetzung bei der gleichen Seiten-Stickstoffkonzentration nitridiert wurde, und 11 zeigt die Auswirkungen, die hervorgerufen wurden, wenn die Zusammensetzung einer Seitennitridierung bei der gleichen Nitridiertemperatur unterzogen wurde.
  • Aus 10 ist ersichtlich, daß dann, wenn die Zusammensetzung bei der gleichen Seiten-Stickstofkonzentration in einer Stickstoffatmosphäre nitridiert wird, die Nitridiertemperatur höher ist, was eine größere nach außen gerichtete Diffusion zur Folge hat, als wenn die Zusammensetzung in einer Ammoniakatmosphäre nitridiert wird. Wenn die Zusammensetzung in einer Stickstoffatmosphäre nitridiert wird, wird daher die Störstellenkonzentration abgesenkt und der Kontaktwiderstand zwischen Wolframfilm 24 und Polysiliziumschicht 22 vergrößert, wodurch das Polysilizium 22 verarmt. Im Ergebnis kann der Gatewiderstand nicht auf einem niedrigen Wert gehalten werden.
  • Er ist aus 11 ersichtlich, daß dann, wenn die Zusammensetzung für eine Seitennitridierung bei der gleichen Nitridiertemperatur nitridiert wird, die Stickstoffkonzentration des gebildeten Siliziumnitrids geringer ist, als wenn die Zusammensetzung in einer Ammoniakatmosphäre nitridiert wird. Deshalb kann mit dem Siliziumnitrid, das durch Nitridieren der Zusammensetzung in der Stickstoffatmosphäre hergestellt wird, die oxidierte Menge von Polysiliziumschicht 22 nach selektiver Oxidierung nicht unterdrückt werden, und die Injektion von interstitiellen Si-Atomen in Polysiliziumschicht 22 kann nicht ausreichend unterdrückt werden. Deshalb wird der Kontaktwiderstand zwischen Wolframfilm 24 und Polysiliziumschicht 22 vergrößert, wodurch Polysilizium 22 verarmt. Im Ergebnis kann der Gatewiderstand nicht auf einem niedrigen Wert gehalten werden.
  • Ein Vergleich eines Prozesses zum Fertigen einer Halbleitereinrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung und einem herkömmlichen Prozeß zum Fertigen einer Halbleitereinrichtung ohne Gateseitennitridierung wird nachfolgend von dem Schritt eines Gateätzens bis zu dem Schritt einer Gateseitenoxidierung unter Bezugnahme auf 12 beschrieben.
  • Es kann anhand von 12 verstanden werden, daß es zu dem Zeitpunkt, zu dem das Gateätzen beendet ist, keinen Unterschied zwischen dem herkömmlichen Fertigungsverfahren und dem Fertigungsverfahren gemäß der Erfindung gibt. In dem Fertigungsverfahren gemäß der Erfindung wird eine Gateseitennitridierung nach dem Gateätzen durchgeführt, um Wolframnitrid (WN) an den Seiten von Wolframfilm 24 und Siliziumnitrid (SiN) an den Seiten von Polysiliziumschicht 22 zu bilden. Weiterhin wird Siliziumnitrid (SiN) oder Siliziumoxidnitrid (SiON) an Teilen einer Grenzfläche zwischen Gateisolierfilm 21 und Polysiliziumschicht 22 und einer Grenzfläche zwischen Gateisolierfilm 21 und dem Siliziumsubstrat gebildet.
  • Wenn die Gateelektrode einer seitenselektiven Oxidierung nach der Gateseitennitridierung unterzogen wird, wird ein Oxidnitridfilm an den Seiten von Polysiliziumschicht 22 gebildet. Die Stickstoffspitzenkonzentration in dem Oxidnitridfilm ist 10 (Atom-%) oder höher. Der Oxidnitridfilm hat eine Filmstärke von ungefähr 3 nm.
  • Die Eigenschaften der so gemäß der vorliegenden Ausführungsform gefertigten Halbleitereinrichtung werden unten unter Bezugnahme auf 13 bis 19 beschrieben.
  • 13 zeigt, wie sich der Kontaktwiderstand zwischen Wolframfilm 24 und Polysiliziumschicht 22 ändert, wenn sich die Seitennitridiertemperatur ändert. 14 zeigt, wie sich die Donorkonzentration in einer Grenzfläche zwischen Polysiliziumschicht 22 und Gateoxidfilm 21 ändert, wenn sich die Seitennitridiertemperatur ändert.
  • 15 zeigt, wie sich die Donor-/Akzeptorkonzentration in einer Grenzfläche zwischen Wolframfilm 24 und Polysiliziumschicht 22 und die Dotierungsmittelkonzentration in einer Grenzfläche zwischen Polysiliziumschicht 22 und Gateoxidfilm 21 in Abhängigkeit von der Seitennitridiertemperatur ändern. In 15 wird die Donor-/Akzeptorkonzentration in der Grenzfläche zwischen Wolframfilm 24 und Polysiliziumschicht 22 aus den Werten des in 13 gezeigten Kontaktwiderstandes abgeschätzt, und die Dotiermittelkonzentration in der Grenzfläche zwischen Polysiliziumschicht 22 und Gateoxidfilm 21 wird aus den gemessenen C-V-Ergebnissen abgeschätzt.
  • 16 zeigt das Profil einer Störstellenkonzentration in der Polysiliziumschicht zu dem Zeitpunkt, wenn sich die Seitennitridiertemperatur ändert. Eine Durchsicht von 16 zeigt an, daß das Profil der Störstellenkonzentration, wenn die Nitridiertemperatur 850° C und 950°C beträgt, einen großen Gradienten hat, und die Diffusion des Dotiermittels langsam ist. Es ist ebenfalls aus 16 ersichtlich, daß das Profil der Störstellenkonzentration, wenn die Nitridiertemperatur 700°C ist und wenn keine Gateseitennitridierung durchgeführt wird, einen geringen Gradienten hat und eine Diffusion des Dotiermittels schnell ist.
  • 17 zeigt die Abhängigkeit des Kontaktwiderstands zwischen Wolframfilm 24 und Polysiliziumschicht 22 von der Störstellenkonzentration. Es ist aus 17 verständlich, daß die konstante Widerstandsgröße um so geringer ist, je größer die Menge an injizierten Störstellenionen ist.
  • Die Gründe, warum der Kontaktwiderstand zwischen Wolframfilm 24 und Polysiliziumschicht 22 durch das Verfahren zum Fertigen einer Halbleitereinrichtung gemäß der vorliegenden Ausführungsform geringer als durch den herkömmlichen Prozeß zum Fertigen einer Halbleitereinrichtung ohne Gateseitennitridierung gemacht werden kann, werden unten beschrieben werden.
  • Der Kontaktwiderstand zwischen Wolframfilm 24 und Polysiliziumschicht 22 kann aus den folgenden zwei Gründen reduziert werden:
    • (1) Wenn Polysiliziumschicht 22, die mit Siliziumnitrid bedeckt ist, oxidiert wird, ist die oxidierte Menge kleiner, als wenn Polysiliziumschicht 22 nicht mit Siliziumnitrid bedeckt ist. Da die oxidierte Menge verringert wird, wird die Menge an interstitiellen Si-Atomen ebenfalls verringert, die in Siliziumschicht 22 injiziert werden. Deshalb wird die schnelle Diffusion von Störstellen wie etwa Phosphor und Bor in Polysiliziumschicht 22 unterdrückt, die auftritt, während die Gateelektrode oxidiert oder – nachdem sie oxidiert wurde – erhitzt wird. Die schnelle Diffusion des Dotierungsmittels wird unterdrückt, da die Menge an interstitiellen Si-Atomen, die nach Gateseitenoxidierung injiziert werden, um so kleiner ist, je höher die Stickstoffkonzentration ist. Insofern, als die Störstellen durch eine Niederenergie-Ionenimplantation in Polysiliziumschicht 22 eingebracht werden, ist die Störstellenkonzentration in der Wolframgrenzfläche höher als die mittlere Konzentration in Polysiliziumschicht 22. Deshalb wird die Störstellenkonzentration in der Wolframgrenzfläche auf einem hohen Niveau gehalten, wenn die Diffusion unterdrückt wird. Wie in 15 gezeigt, wird die Störstellenkonzentration in der Wolframgrenzfläche durch Gateseitennitridierung vergrößert. Im Ergebnis kann, wie in 13 gezeigt, der Kontaktwiderstand zwischen Wolframfilm 24 und Polysiliziumschicht 22 mittels Durchführens einer Gateseitennitridierung verringert werden.
    • (2) Ein Oxidnitridfilm wird an den Seiten von Polysiliziumschicht 22 mittels Gateseitennitridierung gebildet. Der Oxidnitridfilm ist wirksam, um die nach außen gerichtete Diffusion der Störstellen in Polysiliziumschicht 22 in einem anschließenden Wärmebehandlungsprozeß zu unterdrücken. Im Ergebnis wird, wie in 15 gezeigt, die Störstellenkonzentration in der Wolframgrenzfläche auf einem hohen Niveau gehalten. Der Kontaktwiderstand zwischen Wolframfilm 24 und Polysiliziumschicht 22 hängt von der Störstellenkonzentration in Polysiliziumschicht 22 ab. Der Widerstand ist um so geringer, je höher die Störstellenkonzentration ist. Als Folge davon kann, wie in 13 gezeigt, der Kontaktwiderstand zwischen Wolframfilm 24 und Polysiliziumschicht 22 mittels Durchführen einer Gateseitennitridierung verringert werden.
  • Das Verfahren zum Fertigen einer Halbleitereinrichtung gemäß der vorliegenden Ausführungsform ermöglicht es, die Verarmung der Gateelektrode im Vergleich mit dem herkömmlichen Prozeß zum Fertigen einer Halbleitereinrichtung ohne Gateseitennitridierung zu verbessern. Gründe, warum die Verarmung der Gateseitenelektrode verbessert wird, sind wie folgt:
    Wie oben beschrieben, wird, wenn eine Gateseitenoxidierung durchgeführt wird, ein Oxidnitridfilm auf den Seiten von Polysiliziumschicht 22 gebildet, und der Oxidnitridfilm unterdrückt eine nach außen gerichtete Diffusion der Störstellen in Polysiliziumschicht 22 in einem anschließenden Wärmebehandlungsprozeß. Im Ergebnis wird, wie in 14 und 15 gezeigt, die Störstellenkonzentration auf einem hohen Niveau nicht nur in der Wolframgrenzfläche gehalten, sondern ebenfalls in der Gateoxidfilmgrenzfläche. Daher wird die Verarmung der Gateelektrode verbessert.
  • Wenn das Verfahren zum Fertigen einer Halbleitereinrichtung gemäß der vorliegenden Ausführungsform auf eine p+-Gateelektrode mit einer doppelten Polymetall-Gatestruktur angewandt wird, dann wird zusätzlich zum Erreichen der obigen Vorteile das Eindringen von Bor in den Gateoxidfilm unterdrückt. Das Eindringen von Bor in den Gateoxidfilm wird aus den folgenden Gründen unterdrückt:
    Es ist bekannt, daß, wenn die Zusammensetzung in einer Wasserstoffatmosphäre erhitzt wird, der Wasserstoff die Diffusion von Bor in den Siliziumoxidfilm beschleunigt. Daher wird, wenn die Zusammensetzung oxidiert wird, während das Polymetall-Gate freiliegt, die Polysiliziumschicht der Wasserstoffatmosphäre ausgesetzt. In einem P-Polysiliziumgate mit darin eingebrachtem Bor ist die Wahrscheinlichkeit hoch, daß das Bor in den Gateoxidfilm eindringt und das Siliziumsubstrat erreicht. Wenn das Bor das Siliziumsubstrat erreicht, hat es nachteilige Auswirkungen wie etwa Variationen in der Schwellspannung von MOS-Transistoren zur Folge. Wenn jedoch ein Oxidnitridfilm an den Seiten der Polysiliziumschicht gebildet wird, dann unterdrückt der Oxidnitridfilm die Diffusion von Wasserstoff in die Polysiliziumschicht, was eine Verringerung der Wahrscheinlichkeit dafür zur Folge hat, daß das Bor den Gateoxidfilm durchdringt und das Siliziumsubstrat erreicht.
  • Sekundäre Vorteile, die durch die Gateseitennitridierung hervorgerufen werden, sind die Verbesserung von Kontrolleigenschaften für einen „birds beak" unter dem Gate nach einer seitenselektiven Oxidierung und die Verbesserung von Pause-/Wiederauffrischungseigenschaften.
  • Wenn eine seitenselektive Oxidierung ohne Gateseitennitridierung durchgeführt wird, dann neigt, da die Zusammensetzung mit nichts oder einem dünnen Oxidfilm auf den Seiten von Polysiliziumschicht 22, auf Polysiliziumschicht 22 an den Gatekanten und auf dem Siliziumsubstrat oxidiert wird, Polysiliziumschicht 22 an den Gatekanten und das Siliziumsubstrat dazu, im Übermaß oxidiert zu werden. Daher ist es schwierig, den „birds beak" unter dem Gate nach einer seitenselektiven Oxidierung zu kontrollieren.
  • Wenn eine Gateseitennitridierung vor einer seitenselektiven Oxidierung durchgeführt wird, dann werden, da die Zusammensetzung mit einem Oxidnitridfilm an den Seiten von Polysiliziumschicht 22, auf Polysiliziumschicht 22 an den Gatekanten und auf dem Siliziumsubstrat oxidiert werden, Polysiliziumschicht 22 an den Gatekanten und das Siliziumsubstrat davor bewahrt, exzessiv oxidiert zu werden.
  • Die Pause-/Auffrischungseigenschaften können aus den folgenden Gründen verbessert werden:
    Wenn keine Gateseitennitridierung durchgeführt wird, dann werden anschließende Schritte mit Wolframfilm 24 durchgeführt, der an den Seiten von Gateelektrode 41 freiliegt. Deshalb wird in anschließendem Wärmebehandlungsprozeß eine erhöhte Menge des Metallmaterials (Wolfram) verteilt, und die Menge an Metall, das in das Siliziumsubstrat implantiert wird, wird mittels des Anstoßens nach Ionenimplantation vergrößert. Von dem Metall, das in das Siliziumsubstrat implantiert wird, vergrößert das Metall, das in der Verarmungsschicht vorhanden ist, einen Leckstrom des pn-Übergangs, was eine herabgesetzte Pause-/Auffrischungscharakteristik zur Folge hat.
  • Wenn eine Gateseitennitridierung vor einer seitenselektiven Oxidierung durchgeführt wird, dann wird auf den Seiten von Polysiliziumschicht 22 von Gateelektrode 41 ein Oxidnitridfilm gebildet. Zur gleichen Zeit wird ein Nitrid an den Seiten des Metallmaterials des Wolframfilms 24 oberhalb von Polysiliziumschicht 22 gebildet. Das so gebildete Nitrid ist wirksam, um die verteilte Menge des Metallmaterials in dem anschlie ßenden Wärmebehandlungsprozeß zu verringern. Wenn die verteilte Menge des Metallmaterials verringert wird, so wird dann ebenfalls die Menge an Metall verringert, das in das Siliziumsubstrat durch das Anstoßen nach einer Ionenimplantation implantiert wird. Von dem Metall, das in das Siliziumsubstrat implantiert wird, vergrößert das Metall, das in der Verarmungsschicht vorhanden ist, einen Leckstrom des pn-Übergangs. Da dieser Nachteil verringert wird, wird der Leckstrom des pn-Übergangs verringert, was die Pause-/Auffrischungseigenschaften verbessert.
  • Das Verfahren zum Fertigen einer Halbleitereinrichtung gemäß der vorliegenden Ausführungsform bietet die verschiedenen, oben beschriebenen Vorteile. Jedoch ist ein bloßes Nitridieren von Polysiliziumschicht 22 auf Gateelektrode 41 nicht wirksam, sondern es gibt bestimmte Nitridierbedingungen zum Nitridieren der Gateseiten und bestimmte begrenzende Bedingungen für den Oxidnitridfilm auf Polysiliziumschicht 22, um die obigen Vorteile zu erreichen.
  • Zuerst wird die Stickstoffkonzentration in dem Oxidnitridfilm auf den Seiten von Polysiliziumschicht 22 von Gateelektrode 41 unter den folgenden Bedingungen begrenzt. Die Stickstoffkonzentration in dem Oxidnitridfilm, der benötigt wird, um die nach außen gerichtete Diffusion der Störstellen in Polysiliziumschicht 22 von Gateelektrode 41 und die Injektion von interstitiellen Si-Atomen nach Oxidierung zu unterdrücken, hängt nicht nur von Nitridierbedingungen ab, sondern ebenfalls von Oxidierungsbedingungen. Deshalb wird eine untere Grenze für die Stickstoffkonzentration durch die Stickstoff konzentration nach Oxidierung bestimmt. Es ist aus 18 ersichtlich, daß wegen der Abhängigkeit des Kontaktwiderstands zwischen Wolframfilm 24 und Polysiliziumschicht 22 von der Stickstoffspitzenkonzentration in dem Oxidnitridfilm die untere Grenze für einen integrierten Wert der Stickstoffkonzentration vorzugsweise 2,0 × 1015 (Atome/cm2) sein sollte. Der integrierte Wert der Stickstoffkonzentration stellt die Anzahl an Stickstoffatomen dar, die in einem Volumen vorhanden sind, das durch die Oberflächenfläche 1 cm2 × Filmstärke des gebildeten Oxidnitridfilms bestimmt wird.
  • Die Nitridierbedingungen für eine Gateseitennitridierung sind durch die nach außen gerichtete Diffusion aufgrund der Temperatur des Nitridierprozesses selbst begrenzt. Es ist aus 19 ersichtlich, daß wegen der Abhängigkeit der Donorkonzentration in Poly siliziumschicht 22 neben Gateoxidfilm 21 von der Nitridiertemperatur eine obere Grenze für die Nitridiertemperatur bei 1000°C liegt. Wenn die Nitridiertemperatur höher als 1000°C wäre, dann würde aufgrund der nach außen gerichteten Diffusion auf einer Nitridierung die Donorkonzentration niedriger sein als bei Nichtdurchführung einer Gateseitennitridierung, wodurch es nicht gelingt, die Vorteile zu erreichen, die erhalten werden, wenn eine Gateseitennitridierung durchgeführt wird.
  • Wenn die Nitridiertemperatur geringer als ungefähr 800°C ist, so ist die diffundierte Menge, die durch eine nach außen gerichtete Diffusion nach Nitridierung hergestellt wird, geringer als die diffundierte Menge, die durch nach außen gerichtete Diffusion in anschließenden Prozessen hergestellt wird. Wenn die Nitridiertemperatur höher als ungefähr 800°C ist, dann ist die diffundierte Menge, die durch die nach außen gerichtete Diffusion nach Nitridierung hergestellt wird, größer als die diffundierte Menge, die durch eine nach außen gerichtete Diffusion in anschließenden Verfahren hergestellt. wird. Anders ausgedrückt, wenn die Nitridiertemperatur stark von ungefähr 800°C abweicht, so wird jeweils die nach außen gerichtete Diffusion zu groß, was eine Verringerung der Donorkonzentration zur Folge hat. Folglich kann die Donorkonzentration nicht vergrößert werden, wenn die Nitridiertemperatur zu hoch oder zu niedrig ist. Es ist aus 19 ersichtlich, daß die Nitridiertemperatur im dem Bereich von 700°C bis 950°C liegen sollte, um die Donorkonzentration zu vergrößern, um ausreichende Vorteile im Vergleich zu dem Prozeß ohne jegliche Gateseitennitridierung zu erhalten.
  • 20 zeigt die Abhängigkeit der Stickstoffkonzentration von der Nitridiertemperatur. In 20 wird [Atom-%] durch die Anzahl an Stickstoffatomen in der Anzahl aller Atome in dem thermischen Oxidfilm definiert. Die Dichte an Atomen in dem thermischen Oxidfilm ist 6 × 1022/cm3.
  • 2. Ausführungsform:
  • Ein Verfahren zum Fertigen einer Halbleitereinrichtung gemäß einer zweiten Ausführungsform der Erfindung wird nachfolgend beschrieben.
  • In dem Verfahren zum Fertigen einer Halbleitereinrichtung gemäß der ersten Ausführungsform werden, wie oben beschrieben, nachdem Gateelektrode 41 gebildet ist und bevor die Gateseiten einer seitenselektiven Oxidierung unterzogen werden, die Seiten von Gateelektrode 41 mittels RTA in der Ammoniakatmosphäre (NH3) nitridiert. In dem Verfahren zum Fertigen einer Halbleitereinrichtung gemäß der zweiten Ausführungsform werden die Seiten von Gateelektrode 41 durch Plasmanitridierung bevorzugt gegenüber einem RTA in der Ammoniakatmosphäre nitridiert. Die Plasmanitridierung wird bei 400°C und bei 500 mTorr mit 1000 W durchgeführt.
  • Die Plasmanitridierung ist darin vorteilhaft, daß – anders als in der Ammoniakatmosphäre – die Oxidierung des Siliziumnitrids nicht unterdrückt wird, da Stickstoff kaum die Oberfläche des Siliziumsubstrats erreicht.
  • 21 zeigt die Beziehung zwischen einem Verhältnis von reoxidierten Mengen und einer Stickstoffspitzenkonzentration, wenn eine Gateseitennitridierung mittels Plasmanitridierung gemäß der zweiten Ausführungsform durchgeführt wurde und wenn eine Gateseitennitridierung mittels RTA in einer Ammoniakatmosphäre gemäß der ersten Ausführungsform durchgeführt wurde. In 21 stellt das Verhältnis von reoxidierten Mengen ein Verhältnis von Vergrößerungen der Stärke des Oxidfilms in einem anschließenden Oxidierungsverfahren, wenn ein Wafer mit einem Oxidfilm auf dessen Oberfläche nitridiert und nicht nitridiert wird, dar, und wird als (nitridiert)/(nicht nitridiert) definiert.
  • Eine Untersuchung von 21 zeigt auf, daß, wenn eine Gateseitennitridierung mittels RTA in der Ammoniakatmosphäre gemäß der ersten Ausführungsform durchgeführt wird, eine Oxidierung unterdrückt wird, und das Verhältnis von reoxidierten Mengen ist um so geringer, je größer die Stickstoffspitzenkonzentration ist, was eine Verringerung der Stärke des Oxidfilms in einem anschließenden Oxidierungsprozeß zur Folge hat, und daß, wenn eine Plasmanitridierung gemäß der vorliegenden Ausführungsform durchgeführt wird, das Verhältnis von reoxidierten Mengen im wesentlichen 1 ist, selbst wenn die Stickstoffspitzenkonzentration höher ist, und die Stärke des Oxidfilms in einem anschließenden Oxidierungsverfahren nicht beeinflussen wird. Deshalb ist das Verfahren zum Fertigen einer Halbleitereinrichtung gemäß der zweiten Ausführungsform wirksam, besonders wenn ein „birds beak" unter dem Gate zwangsläufig gebildet werden muß.
  • In dem Verfahren zum Fertigen einer Halbleitereinrichtung gemäß der zweiten Ausführungsform wird eine untere Grenze für die Menge an Stickstoff (ein integrierter Wert der Stickstoffspitzenkonzentration oder der Stickstoffkonzentration) in der gleichen An und Weise bestimmt, als wenn eine Gateseitennitridierung mittels RTA in einer Ammoniakatmosphäre durchgeführt wird. Jedoch gibt es keine obere Grenze in Abhängigkeit von der Temperatur.
  • In den ersten und zweiten Ausführungsformen der Erfindung umfaßt der Metallfilm, der als Gateelektrode 41 dient, Wolframfilm 24, und der Wolframnitridfilm wird als Barrierefilm 23 verwendet. Jedoch ist die Erfindung nicht auf diese Einzelheiten begrenzt, sondern ebenfalls anwendbar auf eine Halbleitereinrichtung mit einer Gateelektrode mit Polymetallstruktur, die aus anderen Metallen als Wolfram erzeugt ist.
  • Während bevorzugte Ausführungsformen der Erfindung unter Verwendung von besonderen Bezeichnungen beschrieben wurden, dient eine solche Beschreibung lediglich dem Zweck einer Darstellung und ist derart zu verstehen, daß Änderungen und Variationen durchgeführt werden können, ohne von dem Gedanken oder Ziel der folgenden Ansprüche abzuweichen.

Claims (7)

  1. Verfahren zum Fertigen einer Halbleitereinrichtung mit einer Gateelektrode einer Polymetall-Gatestruktur, die eine Dreischichtstruktur mit einem Metallfilm, einem Barrierefilm und einer Polysiliziumschicht umfaßt, wobei es die Schritte umfaßt: Sukzessives Bilden eines Gateisolierfilms, einer Polysiliziumschicht, eines Barrierefilms und eines Metallfilms an einem Halbleitersubstrat, Ätzen des Metallfilms, des Barrierefilms und der Polysiliziumschicht, um eine Gateelektrode zu bilden, Ausführen einer Seitennitridierung an der Gateelektrode bei einer Nitridiertemperatur in einem Bereich von 700°C bis 950°C in einer Ammoniakatmosphäre und Ausführen einer seitenselektiven Oxidierung, um die Polysiliziumschicht und Silizium in dem Halbleitersubstrat zu oxidieren, ohne den Metallfilm zu oxidieren.
  2. Verfahren zum Fertigen einer Halbleitereinrichtung mit einer Gateelektrode einer Polymetall-Gatestruktur, die eine Dreischichtstruktur mit einem Metallfilm, einem Barrierefilm und einer Polysiliziumschicht umfaßt, wobei es die Schritte umfaßt: Sukzessives Bilden eines Gateisolierfilms, einer Polysiliziumschicht, eines Barrierefilms und eines Metallfilms an einem Halbleitersubstrat, Ätzen des Metallfilms, des Barrierefilms und der Polysiliziumschicht, um eine Gateelektrode zu bilden, Ausführen einer Seitennitridierung an der Gateelektrode mittels Plasmanitridierung und Ausführen einer seitenselektiven Oxidierung, um die Polysiliziumschicht und Silizium in dem Halbleitersubstrat zu oxidieren, ohne den Metallfilm zu oxidieren.
  3. Verfahren nach Anspruch 1 oder 2, wobei der Metallfilm einen Wolframfilm und der Barrierefilm einen Wolframnitridfilm umfaßt.
  4. Halbleitereinrichtung mit einer Gateelektrode einer Polymetall-Gatestruktur, die eine Dreischichtstruktur mit einem Metallfilm, einem Barrierefilm und einer Polysiliziumschichtumfaßt, wobei die Polysiliziumschicht Seiten aufweist, die mit einem integrierten Wert einer Nitridkonzentration von mindestens 2 × 1015 Atomen/cm2 nitridiert sind.
  5. Halbleitereinrichtung mit einer Gateelektrode einer Polymetall-Gatestruktur, die eine Dreischichtstruktur mit einem Metallfilm, einem Barrierefilm und einer Polysiliziumschicht umfaßt, wobei die Polysiliziumschicht Seiten aufweist, die mit einem integrierten Wert einer Nitridkonzentration von mindestens 2 × 1015 Atomen/cm2 bei einer Nitridiertemperatur eines Bereichs von 700°C bis 950°C in einer Ammoniakatmosphäre nitridiert sind.
  6. Halbleitereinrichtung mit einer Gateelektrode einer Polymetall-Gatestruktur, die eine Dreischichtstruktur mit einem Metallfilm, einem Barrierefilm und einer Polysiliziumschichtumfaßt, wobei die Polysiliziumschicht Seiten aufweist, die mittels Plasmanitridierung mit einem integrierten Wert einer Nitridkonzentration von mindestens 2 × 1015 Atomen/cm2 nitridiert sind.
  7. Halbleitereinrichtung nach einem der Ansprüche 4 bis 6, wobei der Metallfilm einen Wolframfilm und der Barrierefilm einen Wolframnitridfilm umfaßt.
DE102004003618A 2003-01-17 2004-01-16 Halbleitereinrichtung mit einer Gateelektrode einer Polymetall-Gatestruktur, verarbeitet mittels Seitennitridieren in Ammoniakatmosphäre Ceased DE102004003618A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP03-009490 2003-01-17
JP2003009490A JP2004221459A (ja) 2003-01-17 2003-01-17 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
DE102004003618A1 true DE102004003618A1 (de) 2004-08-05
DE102004003618A8 DE102004003618A8 (de) 2006-08-10

Family

ID=32677521

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004003618A Ceased DE102004003618A1 (de) 2003-01-17 2004-01-16 Halbleitereinrichtung mit einer Gateelektrode einer Polymetall-Gatestruktur, verarbeitet mittels Seitennitridieren in Ammoniakatmosphäre

Country Status (6)

Country Link
US (1) US20040171241A1 (de)
JP (1) JP2004221459A (de)
KR (1) KR100520601B1 (de)
CN (1) CN1519901A (de)
DE (1) DE102004003618A1 (de)
TW (1) TWI227916B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008086113A1 (en) * 2007-01-08 2008-07-17 Cypress Semiconductor Corporation Low temperature oxide formation

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7358171B2 (en) * 2001-08-30 2008-04-15 Micron Technology, Inc. Method to chemically remove metal impurities from polycide gate sidewalls
KR100609942B1 (ko) * 2004-01-09 2006-08-08 에스티마이크로일렉트로닉스 엔.브이. 플래쉬 메모리 셀의 제조 방법
JP4738178B2 (ja) * 2005-06-17 2011-08-03 富士通セミコンダクター株式会社 半導体装置の製造方法
US7442319B2 (en) * 2005-06-28 2008-10-28 Micron Technology, Inc. Poly etch without separate oxide decap
US8173531B2 (en) * 2009-08-04 2012-05-08 International Business Machines Corporation Structure and method to improve threshold voltage of MOSFETS including a high K dielectric
CN101789369A (zh) * 2010-01-28 2010-07-28 上海宏力半导体制造有限公司 多金属钨栅极刻蚀方法
CN103021824B (zh) * 2011-09-22 2015-06-03 上海华虹宏力半导体制造有限公司 在cmos源漏掺杂时进行多晶硅栅注入的方法
JP2013084918A (ja) 2011-09-27 2013-05-09 Hitachi Kokusai Electric Inc 基板処理装置、半導体装置の製造方法及びプログラム
CN102376557B (zh) * 2011-11-30 2015-01-14 格科微电子(上海)有限公司 掺杂的多晶硅栅极的制作方法、mos晶体管及其制作方法
CN103578998B (zh) * 2012-07-30 2016-06-08 上海华虹宏力半导体制造有限公司 防止pmos器件工艺中栅极多晶硅耗尽的方法
CN103681341B (zh) * 2012-09-21 2016-04-13 上海华虹宏力半导体制造有限公司 抑制pmos器件阈值电压漂移的方法
JP6311547B2 (ja) * 2013-11-05 2018-04-18 東京エレクトロン株式会社 マスク構造体の形成方法、成膜装置及び記憶媒体
KR102389819B1 (ko) * 2015-06-17 2022-04-22 삼성전자주식회사 반도체 소자의 제조 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10223900A (ja) * 1996-12-03 1998-08-21 Toshiba Corp 半導体装置及び半導体装置の製造方法
US6265297B1 (en) * 1999-09-01 2001-07-24 Micron Technology, Inc. Ammonia passivation of metal gate electrodes to inhibit oxidation of metal
JP2001326348A (ja) * 2000-05-16 2001-11-22 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置
JP2002016248A (ja) * 2000-06-30 2002-01-18 Mitsubishi Electric Corp 半導体装置の製造方法
KR100456314B1 (ko) * 2000-06-30 2004-11-10 주식회사 하이닉스반도체 반도체 소자의 게이트전극 형성 방법
JP2002093743A (ja) * 2000-09-11 2002-03-29 Oki Electric Ind Co Ltd 半導体装置の製造方法
US6458714B1 (en) * 2000-11-22 2002-10-01 Micron Technology, Inc. Method of selective oxidation in semiconductor manufacture

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008086113A1 (en) * 2007-01-08 2008-07-17 Cypress Semiconductor Corporation Low temperature oxide formation

Also Published As

Publication number Publication date
TW200414328A (en) 2004-08-01
KR100520601B1 (ko) 2005-10-10
DE102004003618A8 (de) 2006-08-10
JP2004221459A (ja) 2004-08-05
US20040171241A1 (en) 2004-09-02
CN1519901A (zh) 2004-08-11
KR20040067895A (ko) 2004-07-30
TWI227916B (en) 2005-02-11

Similar Documents

Publication Publication Date Title
DE4430366C2 (de) Halbleitereinrichtung und Verfahren zum Herstellen derselben
DE60312467T2 (de) Vorrichtung zum verhindern der seitlichen oxidation in einem transistor unter verwendung einer ultradünnen sauerstoffdiffusionsbarriere
DE4213244C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE3326534C2 (de)
DE10323013B4 (de) Verfahren zur Herstellung eines Halbleiterbauelementes mit PMOS- und NMOS-Transistor
DE4340405C2 (de) Verfahren zur Herstellung einer Halbleitereinrichtung mit isolierender Trennschicht und Wannenbereich
EP0839386B1 (de) Verfahren zur herstellung eines mos-transistors
DE4407250B4 (de) Verfahren zur Herstellung eines PMOS-Feleffekttransistors, in einem Halbleiterbauelement, PMOS-Feldeffekttransistor, Polysiliziumschicht in einem Halbleiterbauelement und Verfahren zu deren Herstellung
DE102008023622B4 (de) Verfahren zum Herstellen einer DRAM-Vorrichtung mit einer dielektrischen Gate-Schicht mit mehreren Dicken
DE10201864A1 (de) CMOS-Halbleitervorrichtung und -verfahren zur Herstellung derselben
DE3932621A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE4229574A1 (de) Feldeffekttransistor und verfahren zu dessen herstellung
DE102004003618A1 (de) Halbleitereinrichtung mit einer Gateelektrode einer Polymetall-Gatestruktur, verarbeitet mittels Seitennitridieren in Ammoniakatmosphäre
DE102006029701B4 (de) Halbleiterbauteil sowie Verfahren zur Herstellung eines Halbleiterbauteils
DE102018124692A1 (de) Halbleitervorrichtung mit Diodenvorrichtungen mit unterschiedlichen Barrierenhöhen und Verfahren zu deren Herstellung
DE102012215988A1 (de) CET und GATE-Leckstromverringerung in Metall-GATE-Elektrodenstrukturen mit grossem ε durch Wärmebehandlung und nach Entfernung der Diffusionsschicht
EP0764982B1 (de) Verfahren zur Herstellung einer integrierten CMOS-Schaltung
DE60132129T2 (de) Halbleiterbauelement mit LDD-Struktur und dessen Herstellungsverfahren
DE112005001048B4 (de) Halbleitervorrichtung mit einer Abstandsschicht, die mit langsamer diffundierenden Atomen dotiert ist als das Substrat, Verfahren zur Herstellung einer solchen Halbleitervorrichtung, Metalloxid-Halbleiter und Halbleiterstruktur
DE3728849C2 (de) MIS (Metallisolatorhalbleiter)-Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE19840402C2 (de) Verfahren zum Herstellen einer Struktur eines DMOS-Leistungselementes und Struktur eines DMOS-Leistungselementes
DE10158706B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE4112044A1 (de) Halbleitereinrichtung mit wenigstens zwei feldeffekttransistoren und herstellungsverfahren fuer diese
DE10138648A1 (de) Verfahren zum parallelen Herstellen eines MOS-Transistors und eines Bipolartransistors
DE19823133A1 (de) Verfahren zur Herstellung von MOS-Transistoren mit der Möglichkeit der Spannungswahl aus zwei Spannungen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8196 Reprint of faulty title page (publication) german patentblatt: part 1a6
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection