TWI227916B - Semiconductor device having gate electrode of polymetal gate structure processed by side nitriding in ammonia atmosphere - Google Patents
Semiconductor device having gate electrode of polymetal gate structure processed by side nitriding in ammonia atmosphere Download PDFInfo
- Publication number
- TWI227916B TWI227916B TW092137429A TW92137429A TWI227916B TW I227916 B TWI227916 B TW I227916B TW 092137429 A TW092137429 A TW 092137429A TW 92137429 A TW92137429 A TW 92137429A TW I227916 B TWI227916 B TW I227916B
- Authority
- TW
- Taiwan
- Prior art keywords
- film
- polycrystalline silicon
- silicon layer
- gate
- gate electrode
- Prior art date
Links
- 238000005121 nitriding Methods 0.000 title claims abstract description 65
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 title claims abstract description 30
- 229910021529 ammonia Inorganic materials 0.000 title abstract description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 113
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 49
- 239000010937 tungsten Substances 0.000 claims abstract description 49
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 43
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 claims abstract description 17
- 229920005591 polysilicon Polymers 0.000 claims abstract description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 74
- 238000000034 method Methods 0.000 claims description 58
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 53
- 229910052757 nitrogen Inorganic materials 0.000 claims description 38
- 229910052751 metal Inorganic materials 0.000 claims description 36
- 239000002184 metal Substances 0.000 claims description 36
- 230000003647 oxidation Effects 0.000 claims description 35
- 230000004888 barrier function Effects 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 23
- -1 tungsten nitride Chemical class 0.000 claims description 9
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 5
- 239000010931 gold Substances 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 4
- 239000007789 gas Substances 0.000 claims description 4
- 241001674048 Phthiraptera Species 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 241000219112 Cucumis Species 0.000 claims 1
- 235000015510 Cucumis melo subsp melo Nutrition 0.000 claims 1
- FJJCIZWZNKZHII-UHFFFAOYSA-N [4,6-bis(cyanoamino)-1,3,5-triazin-2-yl]cyanamide Chemical compound N#CNC1=NC(NC#N)=NC(NC#N)=N1 FJJCIZWZNKZHII-UHFFFAOYSA-N 0.000 claims 1
- 238000002309 gasification Methods 0.000 claims 1
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 106
- 239000012535 impurity Substances 0.000 description 46
- 230000008569 process Effects 0.000 description 28
- 238000009792 diffusion process Methods 0.000 description 24
- 229910052710 silicon Inorganic materials 0.000 description 22
- 239000010703 silicon Substances 0.000 description 22
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 18
- 239000004575 stone Substances 0.000 description 13
- 229910052581 Si3N4 Inorganic materials 0.000 description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 11
- 230000008859 change Effects 0.000 description 10
- 238000010438 heat treatment Methods 0.000 description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 8
- 230000008901 benefit Effects 0.000 description 8
- 229910052796 boron Inorganic materials 0.000 description 8
- 230000007423 decrease Effects 0.000 description 7
- 238000009826 distribution Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 125000004429 atom Chemical group 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- OFLYIWITHZJFLS-UHFFFAOYSA-N [Si].[Au] Chemical compound [Si].[Au] OFLYIWITHZJFLS-UHFFFAOYSA-N 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000008267 milk Substances 0.000 description 2
- 210000004080 milk Anatomy 0.000 description 2
- 235000013336 milk Nutrition 0.000 description 2
- 125000004433 nitrogen atom Chemical group N* 0.000 description 2
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000010405 reoxidation reaction Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- YZCKVEUIGOORGS-NJFSPNSNSA-N Tritium Chemical compound [3H] YZCKVEUIGOORGS-NJFSPNSNSA-N 0.000 description 1
- UMVBXBACMIOFDO-UHFFFAOYSA-N [N].[Si] Chemical compound [N].[Si] UMVBXBACMIOFDO-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000006902 nitrogenation reaction Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 150000004032 porphyrins Chemical class 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 229910052702 rhenium Inorganic materials 0.000 description 1
- WUAPFZMCVAUBPE-UHFFFAOYSA-N rhenium atom Chemical compound [Re] WUAPFZMCVAUBPE-UHFFFAOYSA-N 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical group [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 229910052722 tritium Inorganic materials 0.000 description 1
- 238000009834 vaporization Methods 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
1227916 五、發明說明（1) 發明背景 【發明所屬之技術領域】 本發明係關於-種具有閘電極為多晶矽金 半導^件’該多晶矽金屬結構由金屬膜、障礙暝：少曰 矽層等三層結構所組成。本發明亦提出製作 導!: 的方法。 卞V體兀件 【先前技術】 近年來，半導體元件的 成閘極的電阻值上升，為能 化物層與多晶石夕層所組成的 經被提出來。 微型化使閘極的長度下降並造 降低閘極的電阻值，由金屬石夕 多晶金屬石夕化物的閘極結構已
另外一種夕晶矽金屬閘極的結構也被提出，該 的電阻值低於多晶金屬矽物閘極。這種多晶矽金 = 由金屬膜、障礙膜及多晶矽膜等三層結構所組成。:的 是，該金屬層是使用具有高熔點的鎢，而障礙層曰 鎢，因此該閘電極為一種層狀結構，是以鎢膜、氮=二 及多晶矽層等所構成。 < 化鶴 傳統上，用以製造該種半導體元件其閘電極具有多晶 金屬矽化物結構的製程，將參照第丨圖到第9圖描述如$曰。曰 ,(1)首先，如第1圖所示，以ST丨（淺溝渠隔離）或類似 的製程在矽基板上形成元件隔離區丨〇，並將p型雜質與η型 雜質分別植入NMOS區與PMOS區以形成Ρ型井與Ν型井。、 (2)然後，如第2圖所示，閘極絕緣膜21、矽層22、障
2138-6069-PF(N2);Ahddub.ptd 五、發明說明（3) 五、發明說明（3) 以 7 5 〇。。 化而多 ^反的矽氧化。該氧化製程是在Io/h〆〜環境中、 曰行1 0 5刀釦，如此多晶金屬閘中的鎢膜2 4不會氧 曰曰石夕層2 2則會氧化。 選擇性氧化之目的在於增加閘極氧化膜在閘極 的厚度，藉此可以降低多晶石夕層與石夕基板間的漏電處 外5亥選擇性氧化亦被視為可以修補因閘極蝕刻製程， 的破壞。 W起 (5)如第5圖所示，以植入罩幕在.(^及1^〇區形成 伸區52與袋狀植入層51。n型雜質植入NM〇s區的延伸區 52，而p型雜質則植入pM〇s區的延伸區52。p型雜質植入 NM0S的袋狀植入區51，η型雜質則植入pm〇S的袋狀植入層 上述之製作半導體元件的傳統方法會有問題，因為在 進行側壁選擇性氧化時多晶石夕層2 2是暴露在氧化的環圭竟 中，鎢膜24與多晶矽層22之間的接觸電阻會增加，如此閑 極電阻值就無法降低。 為降低閘極電阻，傳統上是在進行側壁選擇性氧化之 前，先在氮氣的環境中用R Τ Α使閘電極的側壁氮化。譬如 下述的兩份文件1、2 : 文件1 :曰本早期公開專利申請書，編號 2001-326348，以及 文件2 :曰本早期公開專利申請書’編號 20 0 2- 1 6248。 上述的傳統製程是基於這樣的概念：多晶矽層2 2之側
2138-6069-PF(N2);Ahddub.ptd 第10頁 1227916 五、發明說明（4) 壁的過度氧化使閘極的長度下降，故多晶矽層2 2與鎢膜2 4 的接觸面積就減少，電阻因此增加，結果側壁選擇性氧化 就造成接觸電阻的上升。依據傳統製程所製作出的半導體 元件，在閘極之多晶矽層2 2的側壁上會形成氮化矽膜，因 為氮1矽膜可以阻止氧化的進行，所以依傳統的製程，當 側壁選擇性氧化作用在閘電極時，多晶矽層2 2的側壁不會 發生過度的氧化，所以阻止了接觸電阻的上升，進而抑制 閘極電阻值的增加。 然而，該發明申請書的發明者發現，在閘電極側壁上 的氮化矽膜並不能因其可以阻止氧化而維持鎢膜24與多晶 矽層22之間的接觸面積，故鎢膜24與多晶矽層22之間的接 觸電阻無法因此有效地降低。 為能獲的比傳統製程所製作的半導體元件有更低的 電極電阻，新製程的需求已出現；同時，4 了降低閑極電 阻值，除了必須減低鎢膜24與多晶矽層22間的接觸電阻 =，也需要使雜質能維持在某個高濃度以阻止閘電極發生 【發明内容】 ’該元件具有較 以及可因防止空 時也提出製作該 谷即提出一種製
本發明之目的係提供一種半導體元 低的於鎢膜與多晶矽層間之接觸電阻 乏的形成而減低間極電阻值的閘電極； 半導體元件的方法。 為達成上述的目的，本發明的其一
第11頁 I22791£_ 五、發明說明（5) _ 造半導體元件的 金屬閘結構，士 ^ = 此万去所製造的閘電極具有多晶石夕 層等三層結構為多晶石夕金屬間由金屬膜、障礙膜與多晶矽 地沉積閘‘絕：：成：=製程步驟為在半導體基板上連續 屬膜、障礙η/Γ 、、夕晶石夕層、障礙膜與金屬膜；蝕刻金 I氣氣多晶石夕層以形成問電極；在7 0 0 °c，〇 氧化使多9曰:M，閘電極施以側壁氮化；實施側壁選擇性 屬膜。 a 土板之石夕產生氧化，但不氧化金 根據本發明，形 壁氧化之前，誃n雷代”和之後而在對該閘電極實施侧 700〜9 50 X：、」二Ύ的側壁會在較低的氮化溫度， 矽層的側壁會形成H的Ή施以氮化。因此，在多晶 加速地向外二^ >矽膜，在多晶矽層内的雜質則不合 於曰 擴该氮化石夕膜可有效地降低冬日功既 化置以及間隙矽原子 有欢地IV低夕日日矽層的氧 速擴散，所以位於鎢应多曰ς =可有效地抑制雜質的快 某個高濃度，進而減；曰上的雜質可以維持在 氮氧化物膜，多晶可t多晶石夕層的側壁上產生-向外擴散，位於鎢與；曰：：：：，續之熱處理製程而 個高：進而減少“：=:::==持在某 因為在多晶矽屑肉ΑΑ μ #人y增間的接觸電阻。 在某度，故抑制；;=::=雜質亦可以維持 當金屬膜與多^王乏。 層間的接觸電阻降低了，而間電極
散，位於閘極氧化膜斑多：：：後來的熱處理而向外擴 1227916 _ 五、發明說明（6) '^' - — -----— 的空乏也被抑制住，則閘電極的電阻值就可以降低。 、根據本發明另〆内容，即提出一種製造半導體元件的 方法’此方法所製造出的閘電極具有多晶矽金屬閘結構， 。亥夕晶石夕金屬閘結構係由金屬膜、障礙膜與多晶矽層等三 層結構所組成。製程步驟為在半導體基板上連續地形成問 絕緣膜、多晶石夕層、障礙膜與金屬膜；姓刻金屬膜、障礙 膜與多晶矽層以形成閘電極；以電漿氮化對閘電極施以側 壁氮化；實施側壁選擇性氧化使多晶矽層與半導體基板之 矽產生氧化，但不氧化金屬膜。 根據本發明另一内容，因為閘電極側壁是以電漿氮化 來氮化’此方法無法壓制半導體基板因基板的氮化而產生 的氧化。根據本發明另一内容，閘電極的氮化處理係在氨 氣環境中以R T A進行’此方法也可得到相同的優點。 該金屬膜可以由鎢膜構成，而障礙膜則可由氮化鐫膜 所構成。 接下來的說明並對照著相關的圖示將可突顯出本發明 的特色與優點。 【實施方式】 本發明之較佳貫施例將參照著圖示詳述於後。第1圖 到第9圖係說明製作多晶石夕金屬閘結構之半導體元件的傳 統製程’本發明的實施例將使用第1圖到第9圖""中的對應數 字來描述如下。 第一實施例：
2138-6069-PF(N2);Ahddub.ptd 第 13 頁 1227916 五、發明說明（7) 下文將說明由本發明所提出用以製作半導體元件之方 法的第一實施例。 本申請書的發明者已經確認，對具有多晶矽金屬閘結 構之MOSFET實施側壁選擇性氧化時，若將多晶矽層22暴露 在氧化的環境中，則鎢膜2 4與多晶矽層2 2之間的接觸電阻 會因雜質濃度分布曲線的改變而增加，分布曲線改變是來 自於下述的兩個現象： 此兩 外擴散的 度區擴散 而造成間 請書的發 引起之多 入，因此 24與多晶 同時 性氧化所 因閘 會引起閘 首先 於下面兩 這現象係 現象，與 的現象， 隙矽原子 明者即提 晶石夕層2 2 可避免雜 矽層2 2間 ，本申請 造成之閘 電極之多 極電阻增 ，鎢膜2 4 個原因： 包括在多晶矽 多晶矽層2 2上 此現象是因閘 的注入所引起 出一個結構與 内雜質的向外 質濃度分布曲 的接觸電阻。 書的發明者也 極電阻的增加 晶石夕層2 2的暴 加的詳細原因 與多晶矽層2 2 層2 2中的雜質從閘電極向 部中的雜質加速地朝低濃 電極的多晶石夕層2 2被氧化 。從這些現象來看，本申 一個製程來壓抑因氧化而 擴散與間隙矽原子的注 線的變化，進而降低鎢膜 確認由閘電極的側壁選擇 f來自於閘電極的空乏。 露進而使側壁選擇性氧化 將描述如後。 間的接觸電阻會增加是基 (1 )若閘電極41的多晶矽層22在進杆„ + 時是暴露的，則氧化量會增加，當氧化旦I、， 乳化處埋 、 里增加了 ，則間隙 矽原子注入矽層2 2的量也會增加。因此， 、 ’ 閘電極是在氧化
2l38-6069-PF(N2);Ahddub.ptd 第14頁 1227916_ 五、發明說明（8) " ' 1— 或在氧化之後的其他熱處理時，於多晶矽層22内之雜質如 磷及侧等的擴散速率將變快，結果在鎢介面上的雜質濃度 下降了。 & (2 )若多晶矽層2 2的側壁是暴露的，則在後續的熱處 理製程中，多晶矽層2 2内的雜質會向外擴散，所以在多&晶 石夕層2 2的鶴膜介面上的雜質濃度會降低。 閘電極傾向發生空乏的原因： 若多晶矽層2 2的側壁是暴露的，在後續的熱處理製程 中，多晶矽層2 2内的雜質會向外擴散，則不但在鎢介面上 的雜貝/辰度會下降’在閘極氧化膜介面上的濃度亦會減 少 〇 若要抑止上述的現象而避免閘極電阻的上升，則如上 述文件1、2所揭露的可在實施閘電極實施側壁選擇氧化 前’對多晶矽層2 2的側壁加以氮化使在該處形成氮化物 膜。為減少向外的擴散，最好能施以較強的氮化以形成較 厚的氮化物，較強的氮化可以在較高的溫度下進行。然而 在較咼的溫度下執行氮化卻也會加速雜質向外的擴散，使 多晶石夕層2 2内的雜質濃度降低，故需要一種製程可以不須 在局溫下即可進行較強的氮化。 以LPCVD製程可以不須在高溫下即能獲得所需的濃 度，然而實際上卻無法使用PLCVD，因為此製程不僅會使 閘電極的側壁氮化，矽基板也會氮化。 ，上面提及的文件1、2中所揭露的在氮氣環境中所實 施的氮化’並不能進行較強的氮化，除非將溫度提高。可
第15頁 立 (9) 疋如上所述，在高溫下進行氮化會加速雜質的向外擴散， 故在氮氣環境中實施氮化並不能制止雜質濃度分布曲線的 改變。舉例來說，若在氮氣環境中實施氮化以獲得所需的 氣化物膜，則其氮化溫度大約高到丨2 〇 〇，在如此高的溫 度下對閘極側壁進行氮化會加速向外擴散，造成雜質濃度 的下降而無獲得所需的雜質分布曲線。 依本發明第一實施例所提出的製作半導體元件之方 法’形成閘電極4 1之後而在實施側壁選擇性氧化之前，將 問電極的側壁在氨氣（Nfj3 )的環境中進行氮化，在此步驟 ^三閘電極的側壁與矽基板都會被氮化。氨氣環境為丨〇 〇% 氨氣，氮化溫度為1 〇 〇 〇 °c或更低。 從第1 0圖可以看見在相 較高時，在氮氣環境中實施 氨氣環境中實施氮化。因此 化」則雜質濃度會較低而鶴 阻就上升，結果就無法 由第U圖可看出，^ 化溫度條件下，則在氮氣環 的氮濃度會比在氨氣環境S 境中進行氮化所得到的氮化 氮氣環境中實施RTA與在氨氣環境中實施RTA兩者效果 的比較:將參照第丨〇圖及第丨丨圖於後討論。第丨〇圖係說明 ，相同虱濃度條件下對閘電極氮化的效果，第丨丨 在相同的氮化溫度下對間電極氮化的效果。… 件下， 的向外 是在氮 矽層24 阻。 氮化是 化所形 低，因 制多晶 擴散大於在 氣環境中氮 間的接觸電 在相同的氮 成之氮化矽 此在氮氣環 矽層2 2在選 同氮濃度條 氮化所造成 ，若閘電極 膜2 4與多晶 低的閘極電 電極的侧壁 境中實施氮 實施氮化還 矽並不能抑
第16頁 1227916 五、發明說明（10) 擇性氧化時所產生的負卟旦 门。士 , 座玍旳虱化里，同時間隙矽原子的注入量也 =效地抑制。所以鴣膜24與多晶石夕膜22 會增加，結果就無法維持低的閘極電阻。 —無閘極側壁氮化的傳統製程，與本發明所提出的第一 貝施：f者間製程步驟的比較將參照地12圖說明如下。 從第1 2圖可以了解到，完成閘極蝕刻蝕時，傳統的 導體元件製程與本發明的實施例兩者並無二致。依本發明 所提出的實施例，於閘極飯刻後實施閘極側壁氮化，會在 鎢膜24的側壁形成氮化鎢（WN)、在多晶矽層22的侧壁ς成 氮化矽（SiN)，而在閘極絕緣膜21與多晶矽層22之間的部 分及閘極絕緣膜2 1與矽基板之間的部分會形成氮化矽 (SiN)或是氮氧化矽（si〇N)。 在閘極氮化後，閘電極會被施以側壁選擇性氧化，一 氮氧化膜會在多晶矽層2 2的側壁形成，其内之氮濃度的峰 值是10 (atom%)或更高，厚度則約為3nm。 由本發明所提實施例所製作出之半導體元件的特性將 參照弟1 3圖〜第1 9圖說明如下。 、 第1 3圖說明鎢膜24與多晶矽層22間的接觸電阻隨側壁 氮化溫度改變而變化的情形，第丨4圖則顯示位於多晶矽層 2 2與閘極氧化膜2 1介面上的施體濃度隨側壁氮化溫度改變 而變化的情形。 第1 5圖顯示位於鎢膜2 4與多晶矽層2 2間介面上的施體 與受體的濃度，以及多晶矽層2 2與閘極氧化膜2 1間介面上 的摻雜物濃度隨側壁氮化溫度改變而變化的情形。在第j 5
1227916 __ _、一 五、發明說明（11) 圖’位於鎢膜24與多晶矽層22間介面上的施體與受體的濃 度是從第1 3圖中的接觸電阻估算出來的，而多晶矽層2 2與 閘極氧化膜2 1介面上的摻雜物濃度則是從c-V量測值估算 出來的。 第1 6圖表示在多晶矽層内雜質濃度分布曲線隨側壁氮 化溫度改變而變化的情形。從第1 6圖可知，當氮化溫度為 8 5 0 °C與9 5 0 °C時，雜質濃度分布曲線呈現出陡的梯度，而 摻雜物的擴散很慢。從第1 6圖也可以看出，未經側壁氮化 與氮化溫度為7 0 0 °C時，雜質濃度分布曲線呈現出平緩的 梯度，而摻雜物的擴散迅速。 第1 7圖顯示雜質濃度與介於鎢膜2 4、多晶矽膜2 2間之 接觸電阻的相關性。由此圖可以了解到當注入的雜質離子 量增加時，接觸電阻會下降。 下文是描述以本實施例所提及之製作半導體元件的方 法能獲得比使用傳統的、無閘極側壁氮化的製程更低 電阻的原因： ^ (1 )當覆蓋有氮化矽的多晶矽層2 2被氧化時，其氣化 量是少於未覆蓋有氮化矽的多晶矽層22。因為氧化量耖 少，、間隙矽原子的注入量也就較小，因此在閘電極被^ 時或是在之後的熱處理時，於多晶矽層22内的磷或硼 散就會被壓抑。能抑制換雜物的快速擴散是因為當氮^ 較咼時，在閘極側壁氧化時所產生之間隙矽原子的注=， 較少。 /八量 因為在晶⑪層22内的雜f是以低能量離子植人的方式
1227916 五、發明說明（12) 摻入’位於鎢介面上的雜質其濃度高於多晶矽層2 2内的平 均》辰度。所以，當雜質的擴散被壓抑時，位於鎢介面上的 雜質可以維持某個高濃度。如第丨5圖所示，位於鎢介面上 的雜負〉辰度會因閘極側壁氮化而上升。結果，如第1 3圖所 不’鶴膜2 4與多晶矽層2 2間的接觸電阻可因閘極側壁氮化 而降低。 (2 )閘極側壁氮化處理會在多晶矽層2 2的侧壁形成一 氮氧化矽膜，該膜可以抑止後續熱處理時發生多晶矽層2 2 2雜質的向外擴散。結果如第丨5圖所示，在鎢介面上的雜 質可以維持在某一高濃度。鎢膜24與多晶膜22間的介面接 觸電阻與多晶矽層22内的雜質濃度有關，當雜質濃产高 時，電阻就較低，所以如第13圖所示，鎢膜24與多曰^膜22 間的介面接觸電阻可因閘極側壁的氮化而下降。 以傳統的、無閘極側壁氮化的製程所製作出的閘電極 ”：生空乏的現象，而依本實施例來製造半導體元件即可 改善延個缺點，其原因如下： 如上所描述，在進行閘極側壁氧化時，於多晶石夕声22 的側壁會形成一氮氧化膜，而該膜y u : 劫旁，田别< + M 成朕」以&抑在貫施後續的 二' ς % ’夕晶矽層22内的雜質向外擴散，社果如第 =圖所示’不僅在鎢介面，地氧化膜介、; 貝ρ:以：持在某一高濃度，因此可改善閑電 右以本實施例所提之製作半導體元件的方法於雜 多晶石夕金屬問έ 士構中的η +門蕾& …用於又 & 1 1 Γ· 1構T的閘電極，硼穿透閘極氧化膜6^1 象可被壓抑，此外也可以獲得 礼化朕的現 于上迷的好處。可抑制硼穿透
1227916 — 五、發明說明（13) 閘極氧化膜的原因如下： 已知若閘電極在氫氣的環境中被加熱，氫會使在 矽膜中的硼加速擴散，因此在氧化閘電極時，當多晶矽金 屬閘是暴露的，則多晶矽層就會暴露於氫氣的；境曰中曰。在 摻有硼的p型多晶矽閘極中，硼穿透過閘極氧化膜並到 矽基板的可能性很高，若硼到達了矽基板將會造成反嗖 果，譬如使MOS電晶體的臨界電壓改變。然而，有一氮氧 化膜在多晶矽層的側壁形成，則該氮氧化膜可以壓‘氫擴 散J入：晶矽層，結果就可以減少硼穿透過間極氧化膜並 到達$夕基板的現象。 2極側壁氮化的第二個好處是可以控制在閘極下方的 烏鳴特徵，這是發生於側壁選擇性氧化，同時也可盖 暫停/更新的特性。 口 "ΐ i經閘極側壁氮化即施以側壁選擇性氧化，此時在 多晶石夕層2 2的側壁上、位於托、直^_ t ^ 甘，L >、、、 位於閘極邊緣的多晶矽層22以及矽 ,a ^ ^99 潯溥的虱化膜，該側壁選擇性氧 化將使多晶矽層2 2以及矽基柄菸斗 〆 辟、n摆从-几卩士— 7 &板&生過度氧化，故很難控制 側壁遠擇性乳化時在閘極下方的鳥嘴。 右在進行側壁選擇性童〆卜命: β99 ,Θ)Ι ^ , μ ^ r乳化刖已經氮化，因為在多晶矽 層2 2的側壁上、位於閘極邊麦 有一氮氧化膜，則可防止ί 晶石夕層22以及石夕基板上 板的過度氧化。 閘極邊緣的多晶石夕層22以及石夕基 可改善暫停/更新特性的原 若未對閘極側壁施以氮化 因如下： 則在進行後續的步驟時
1227916 五、發明說明（14) 位於閘電極4"則壁上的鎢膜24是曝露的，因此金屬材料 (轉）被散射的量會隨著後來的熱處理而增加，同時金 J入石夕基板的量也因離子植入時被粒子撞擊而增加。 =植入到石夕基板後’這些出現在空乏層的金屬會接 面的漏電流上升，結果使暫停/更新的特性變差。 要 若，實施側壁選擇性氧化之前已經問極側壁氮 ?電極之多晶石夕層22的側壁上會形成氮氧化 多丨 :石夕層22上方的鎢膜24其金屬材料之側壁則會形成氮化夕 氮=有效地降低金屬材料於後續熱處理時被散 被植入到矽基板後，這些出現在空乏層的金 屬 之漏電流上升，因為這個缺點已被壓制，所以 ^面 電流會下降，而暫停/更新特性就可獲得改善。妾面的漏 以本實施例所提出之製造半導體元件 致上述的眾多優點，妒而料卩日+ 方法即可來獲 單的氛化並2;果然極41的多晶石夕層22施以簡 極側壁，並且；多％ :二在某特定的氮化條件來氮化閘 件，如此方能的氮氧化膜有某個限制條 、曲存百先’在閘電極41之多晶矽層22上的氮氧仆 = = 在如下述的條件内。在氮氧化:中:， 采良制閘電極4 1之客曰^ 、千的氮是用 關，也受到氧化條件的旦的派度不僅與氮化條件有 件的-響。因此，氮濃度的下限是由氧
2138-6069-PF(N2);Ahddub.ptd 第21頁 時間隙…的注入；f層兮内=的：外擴散以及氧化 五 、發明說明（15) 化後的氮化來決定。由第〗s 限以2.〇xl°15(atom/cm2)為佳，1知/氣濃度之積分值的下 間的接觸電阻與氮氧化膜 轉膜24與多晶石夕層22 出。該氮濃度之積分值是表。/辰度間的關係所計管 量，這是由表面㈣乘上氮7:膜，_ 閘極側壁氮化的氮化條件θ b膜的厚度所計算出。 擴散卻是因氮化製程本身的熱向外擴散所限制，而此 化處理的溫度上限是1 〇 〇 〇 t，、> θ。從第1 9圖可知，氮 多晶矽層2 2内的施體濃度與M ^ :罪近閘極氧化膜2 1之 的。若氮化溫度高於1 〇〇〇 t=的關係計算出來 低於未經閘極氮化的濃度，姓I 濃度會因向外擴散而 、、、。果貫施問才系氣/ 法獲得好處。 枝乳化處理反而無 若氮化溫度低於80(TC，氮化處I 量小於後續製程所造成的向外擴散之擴散量.H的擴放 ^於8G(TC時，則氮化處理時向外擴散’m显度 後續製程所造成的向外擴散的擴散量。換言之，里大於θ 度遠高於8GG t：，％向外擴散會變得太大，結果使右施孔體化曲溫 度下降。0此’氛化溫度太高或太低時都會使施體濃度降 低。從第1 9圖可知，氮化溫度應介於7 〇 〇它〜9 5 〇它，如此 才能獲得氮化所帶來的好處，而這些是未經氮化所沒有 的0 第20圖係表示氮化溫度與氮濃度間的關係。在此圖 中，[atom%]是定義為位於熱氧化膜内所有原子數中氮原 子的數量，在熱氧化膜中的原子密度為6 X 1 〇22 / c m3。
2138-6069-PF(N2);Ahddub.ptd 第 22 頁 1227916 五、發明說明（16) 第一貫施例·· 本發明所提及用以製作半導體元件的方法之第二實施 例將描述如下。 依照本發發明所提及製作半導體元件之方法的第一實 施例’於閘電極41形成後並在實施選擇性氧化前，在氨氣 的環境中以RTA對閘電極4 1的側壁進行氮化。用以製作半 導體=件之本發明的第二實施例則是利用電漿氮化製程來 進行氮化’而不是在氨氣環境中運用RTA，電漿氮化的條 件為 400 °C、500mTorr、l〇〇〇w。 ^在氨乳的環境中，氮原子不易到達矽基板的表面，則 ί化、：:it很難被抑制’然而電漿氮化就沒有這個現 不’廷也疋該製程的好處。 第2 1圖顯示再f[务旦^ h ^ ^ Μ /έ, m ^ 里的比率與氮峰值濃度間的關係， —實施例所提& a & ί ~戶 k之電漿氮化以及用第 效果比較。在第21圖中…：旦^進仃閘極氮化兩者的 度的增加比率，該厚度是指u::率是表示氧化膜厚 後厚度的變化，其定義A f a 、、面經過或未經氮化 疋我為（經過氮化）/ (未έ 由第21圖中可知，若間極的側壁氮t::,。… 戶:二^在氨氣之環境中以RTA來進 疋二:貫施例 )辰度時再氧化量的比率較小，結果在後續有車^的氬峰值 :匕艇的厚度會降低。但如果是以本例：匕製程中乳 聚氮化，即使有較高的氮峰值濃度，^斤bt及的使用電 上可維持為1’而且在後續的氧化製程中匕：的比率基本 乳化膜的厚度 第23頁 2138-6069-PF(N2);Ahddub.ptd 1227916_^ 五、發明說明（17) 並不會受到影響。因此，當閘極下方的鳥嘴是正向形成 時，依第二實施例所提出之製作半導體元件的方法會特別 有效。 依第二實施例所提之製作半導體元件的方法，決定氮 原子量下限（氮峰值濃度或氮濃度的積分值）的方法是與在 氨氣環境中以RTA進行閘極側壁氮化相同，然而在溫度上 卻沒有上限。 在本發明的第一與第二實施例中，閘電極4 1係金屬 膜，其由鎢膜2 4及當作障礙膜2 3的氮化鎢膜所構成。然 而，本發明並不限定於此，同時本發明亦可應用於其他具 有多晶矽金屬結構之閘電極的半導體元件，該金屬膜是非 鶴的其他金屬。 在雖然本發明的較佳實施例已詳述如前，然本發明的 範疇並非只限定於這些實施例，同時亦須了解到的是，各 種的改變與變化都脫離不出本發明的範疇與精神之中。
2138-6069-PF(N2);Ahddub.ptd 第24頁 1227916_ 圖式簡單說明 第1圖係為剖面圖，其說明製作多晶矽金屬閘結構之 半導體元件的製程步驟。 第2圖係為剖面圖，其說明製作多晶矽金屬閘結構之 半導體元件的該製程步驟。 第3圖係為剖面圖，其說明製作多晶矽金屬閘結構之 半導體元件的該製程步驟。 第4圖係為剖面圖，其說明製作多晶矽金屬閘結構之 半導體元件的該製程步驟。 第5圖係為剖面圖，其說明製作多晶矽金屬閘結構之 半導體元件的該製程步驟。 第6圖係為剖面圖，其說明製作多晶矽金屬閘結構之 半導體元件的該製程步驟。 第7圖係為剖面圖，其說明製作多晶矽金屬閘結構之 半導體元件的該製程步驟。 第8圖係為剖面圖，其說明製作多晶矽金屬閘結構之 ^ 半導體元件的該製程步驟。 ， 第9圖係為剖面圖，其說明製作多晶矽金屬閘結構之 半導體元件的該製程步驟。 第1 0圖係為圖表，其說明於相同側壁氮濃度的條件 下，在氮氣環境中使用RTA與在氨氣環境中使用RTA氮化效 t 果的比較。 第11圖係為圖表，其說明於相同的氮化處理溫度下， 在氮氣環境中使用RTA與在氨氣環境中使用RTA氮化效果的 比較。
2138-6069-PF(N2);Ahddub.ptd 第25頁 1227916_ 圖式簡單說明 第1 2圖係為圖表，其說明從閘極蝕刻步驟到閘極側壁 氧化步驟，以本發明所提第一實施例之製作半導體元件的 製程與傳統製作半導體元件之製程的比較。 第1 3圖係為圖表，其說明鎢膜與多晶矽層間的接觸電 阻隨著側壁氮化溫度改變的情形。 第1 4圖係為圖表，其說明位於多晶矽層與閘極氧化膜 間介面的施體濃度隨著側壁氮化溫度改變的情形。 第1 5圖係為圖表，其說明位於鎢膜與多晶矽層間之介 面的施體/受體濃度，以及位於多晶矽層與閘極氧化膜間 之介面的摻雜物濃度隨著側壁氮化溫度改變的情形。 0 第1 6圖係為圖表，其說明位於多晶矽層内雜質的濃度 曲線隨著側壁氮化溫度的改變情形。 第1 7圖係為圖表，其說明雜質濃度與接觸電阻間的相 關性。 第1 8圖係為圖表，其說明氮化條件的下限。 第1 9圖係為圖表，其說明氮化條件的上限。 / 第2 0圖係為圖表，其說明氮化溫度與氮濃度間的相關 性。 第2 1圖係為圖表，其說明閘極氮化是以本發明第二實 施例中的電漿氮化，以及本發明第一實施例中的在氨氣環 <1 境中以RTA氮化此兩者再氧化量比率與氮峰值濃度間的相 關性。 【符號說明】
2138-6o69-PF(N2);Ahddub.ptd 第26頁 1227916 圖式簡單說明 ίο〜 22〜 24〜 3卜 5；1〜 6；[〜 72〜 9卜 隔離區； 多晶矽層； 鎢膜； 光阻； 袋狀植入層 側壁； >及極區， 電極墊； 2 1〜閘極絕緣膜； 2 3〜障礙膜； 2 5〜罩幕氮化物膜； 4 1〜閘電極； 5 2〜延伸區域； 7 1〜源極區， 81〜介層膜； 9 2〜接觸窗。
2138-6069-PF(N2);Ahddub.ptd 第27頁
Claims (1)
1227916 六、申請專利範圍 案號 9^29 一 | i i 曰 、^ 一種具有閘電極為多晶矽金屬閘結構之閘電極之半 導體7G件的製造方法，該多晶矽金屬閘結構由一金屬膜、 一障礙膜及一多晶矽層等三層 括： S 結構所組成，該製造方法包 在一半導體基板上連續士 逆、”只地幵/成一閘極絕緣膜、一多晶 矽層、一障礙膜與一金屬膜； 涿朕 Ί虫刻該金屬膜、該陸忠摇·你—々 . 吻|早礙膜與該多晶矽層以形成一閘電 極； 在氣氣％: i兄中對該鬧雷托 7丨 所蛋極之側壁施以侧壁氮化，氮化 溫度從70 0 °C到950 °c ;以及 進行侧壁選擇性氧化以# # # ^ ^ sX μ时π a乳化乂使該多晶石夕層與該半導體基板 虱化而該金屬膜不發生氧化。 做 導想2元二;=極閘結構之閉電極之半 ^ ^ . a μ夕日日石夕金屬閘結構由一金屬膜、 一 Ρ早礙膜及一多晶矽層箄二爲纟士姓 括· 寻一層t構所組成，該製造方法包 在一半導體基板上連續从# r. a t ^ b 逆、·、只地形成一閘極絕緣膜、一多曰 石夕層、一 P早礙膜與一金屬膜； 日日 餘刻該金屬膜、該障磁瞄法 • /1早礙膜與該多晶矽層以形成一閘電 極； 以電聚氣化的方法對兮pq帝 對該閘電極之側壁施以側壁氮化； 進行侧壁選擇性氧仆w β I 斗k Μ时 乳4匕乂使該多晶矽層與該半導體基柘 氧化而該金屬膜不發生氧化。 板 鲁 以及
3 ·如申請專利範圍第所述之製造方法，其中該金 膜由鎢膜所組成，以及該障礙膜由氮化鎢膜所組成。 修正 4·如申請專利範圍第2項所述之製造方法，其中該金 膜由鎢膜所組成，以及該障礙膜由氮化鎢膜所組成。 5」一種具有閘電極為多晶矽金屬閘結構之閘電極的半 一，件，該多晶矽金屬閘結構由一金屬膜、一障礙膜以 及夕晶矽層等三層結構所組成，該多晶矽層已被側壁氮 化而具有的氮濃度積分值至少為2xl015 atoms/cm2。 6」一種具有閘電極為多晶矽金屬閘結構之閘電極的半 導，，件，該多晶矽金屬閘結構由一金屬膜、一障礙膜以 ，一多晶矽層等三層結構所組成，其中多晶矽層已被侧壁 氣，有的氮濃度積分值至少為2xl015 atoms/cm2，以及 在氨氣5辰境中的氮化溫度範圍從70 0 °C到950 °C。 7」種具有閘電極為多晶矽金屬閘結構之閘電極的半 導，兀件，該多晶矽金屬閘結構由一金屬膜、一障礙膜以 多晶矽層等三層結構所組成，其中該多晶矽層已經電 ，虱化的方法實施侧壁氮化，而具有的氮濃度積分值至 為2xl〇15 atoms/c瓜2。 8. 如申请專利範圍第5項所述之半導體元件，其中該 f屬膜係由鎢膜所組成，以及該障礙膜係由氮化鎢膜所組 /?Χι 9. 如申請專利範圍第6項所述之半導體元件，其中該 金屬膜係由鎢膜所組成，以及該障礙膜係由氮化鎢膜所 成0 、’ 第29頁 1227916 案號 92137429 'f· Λ V π 曰 修正 六、申請專利範圍 ~lij1 Ο.如申請專利範圍第7項所述之半導體元件，其中該 金屬膜係由鎢膜所組成，以及該障礙膜係由氮化鎢膜所組 成0
2138-6069-PFl(N2).ptc 第30頁
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003009490A JP2004221459A (ja) | 2003-01-17 | 2003-01-17 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200414328A TW200414328A (en) | 2004-08-01 |
| TWI227916B true TWI227916B (en) | 2005-02-11 |
Family
ID=32677521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW092137429A TWI227916B (en) | 2003-01-17 | 2003-12-30 | Semiconductor device having gate electrode of polymetal gate structure processed by side nitriding in ammonia atmosphere |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20040171241A1 (zh) |
| JP (1) | JP2004221459A (zh) |
| KR (1) | KR100520601B1 (zh) |
| CN (1) | CN1519901A (zh) |
| DE (1) | DE102004003618A1 (zh) |
| TW (1) | TWI227916B (zh) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7358171B2 (en) * | 2001-08-30 | 2008-04-15 | Micron Technology, Inc. | Method to chemically remove metal impurities from polycide gate sidewalls |
| KR100609942B1 (ko) * | 2004-01-09 | 2006-08-08 | 에스티마이크로일렉트로닉스 엔.브이. | 플래쉬 메모리 셀의 제조 방법 |
| JP4738178B2 (ja) * | 2005-06-17 | 2011-08-03 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| US7442319B2 (en) | 2005-06-28 | 2008-10-28 | Micron Technology, Inc. | Poly etch without separate oxide decap |
| US20080166893A1 (en) * | 2007-01-08 | 2008-07-10 | Jeong Soo Byun | Low temperature oxide formation |
| US8173531B2 (en) * | 2009-08-04 | 2012-05-08 | International Business Machines Corporation | Structure and method to improve threshold voltage of MOSFETS including a high K dielectric |
| CN101789369A (zh) * | 2010-01-28 | 2010-07-28 | 上海宏力半导体制造有限公司 | 多金属钨栅极刻蚀方法 |
| CN103021824B (zh) * | 2011-09-22 | 2015-06-03 | 上海华虹宏力半导体制造有限公司 | 在cmos源漏掺杂时进行多晶硅栅注入的方法 |
| JP2013084918A (ja) | 2011-09-27 | 2013-05-09 | Hitachi Kokusai Electric Inc | 基板処理装置、半導体装置の製造方法及びプログラム |
| CN102376557B (zh) * | 2011-11-30 | 2015-01-14 | 格科微电子（上海）有限公司 | 掺杂的多晶硅栅极的制作方法、mos晶体管及其制作方法 |
| CN103578998B (zh) * | 2012-07-30 | 2016-06-08 | 上海华虹宏力半导体制造有限公司 | 防止pmos器件工艺中栅极多晶硅耗尽的方法 |
| CN103681341B (zh) * | 2012-09-21 | 2016-04-13 | 上海华虹宏力半导体制造有限公司 | 抑制pmos器件阈值电压漂移的方法 |
| JP6311547B2 (ja) * | 2013-11-05 | 2018-04-18 | 東京エレクトロン株式会社 | マスク構造体の形成方法、成膜装置及び記憶媒体 |
| KR102389819B1 (ko) * | 2015-06-17 | 2022-04-22 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10223900A (ja) * | 1996-12-03 | 1998-08-21 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
| US6265297B1 (en) * | 1999-09-01 | 2001-07-24 | Micron Technology, Inc. | Ammonia passivation of metal gate electrodes to inhibit oxidation of metal |
| JP2001326348A (ja) * | 2000-05-16 | 2001-11-22 | Mitsubishi Electric Corp | 半導体装置の製造方法及び半導体装置 |
| KR100456314B1 (ko) * | 2000-06-30 | 2004-11-10 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트전극 형성 방법 |
| JP2002016248A (ja) * | 2000-06-30 | 2002-01-18 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JP2002093743A (ja) * | 2000-09-11 | 2002-03-29 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| US6458714B1 (en) * | 2000-11-22 | 2002-10-01 | Micron Technology, Inc. | Method of selective oxidation in semiconductor manufacture |
-
2003
- 2003-01-17 JP JP2003009490A patent/JP2004221459A/ja active Pending
- 2003-12-30 TW TW092137429A patent/TWI227916B/zh not_active IP Right Cessation
-
2004
- 2004-01-13 KR KR10-2004-0002187A patent/KR100520601B1/ko not_active IP Right Cessation
- 2004-01-14 US US10/756,314 patent/US20040171241A1/en not_active Abandoned
- 2004-01-16 DE DE102004003618A patent/DE102004003618A1/de not_active Ceased
- 2004-01-16 CN CNA2004100019377A patent/CN1519901A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| TW200414328A (en) | 2004-08-01 |
| US20040171241A1 (en) | 2004-09-02 |
| KR20040067895A (ko) | 2004-07-30 |
| DE102004003618A8 (de) | 2006-08-10 |
| JP2004221459A (ja) | 2004-08-05 |
| CN1519901A (zh) | 2004-08-11 |
| DE102004003618A1 (de) | 2004-08-05 |
| KR100520601B1 (ko) | 2005-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100530401B1 (ko) | 저저항 게이트 전극을 구비하는 반도체 장치 | |
| TWI301326B (zh) | ||
| TWI227916B (en) | Semiconductor device having gate electrode of polymetal gate structure processed by side nitriding in ammonia atmosphere | |
| TW560069B (en) | Groove gate field-effect transistor and method of manufacturing the same | |
| US8674457B2 (en) | Methods to reduce gate contact resistance for AC reff reduction | |
| US6690060B2 (en) | Field effect transistor and method of fabricating the same by controlling distribution condition of impurity region with implantation of additional ion | |
| US8816448B2 (en) | Semiconductor device and manufacturing method thereof | |
| TWI320222B (en) | Method of manufacturing semiconductor device | |
| US6756647B2 (en) | Semiconductor device including nitride layer | |
| JP3768871B2 (ja) | 半導体装置の製造方法 | |
| JP2008205065A (ja) | 半導体装置及びその製造方法 | |
| JP2000036593A (ja) | 半導体装置 | |
| US20010010967A1 (en) | Method for supressing boron penetrating gate dielectric layer by pulsed nitrogen plasma doping | |
| JPH0748562B2 (ja) | 半導体装置の製造方法 | |
| JP2004103693A (ja) | 半導体装置及びその製造方法 | |
| JP2009032840A (ja) | 半導体装置及びその製造方法 | |
| JP5194732B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2005175143A (ja) | 半導体装置およびその製造方法 | |
| JP2004200595A (ja) | Ｍｉｓトランジスタおよびその製造方法 | |
| JP2004228351A (ja) | 半導体装置及びその製造方法 | |
| JP2004228547A (ja) | 半導体装置およびその製造方法 | |
| KR101045373B1 (ko) | 반도체소자의 게이트 형성 방법 및 이를 이용한 듀얼 폴리 게이트 형성 방법 | |
| JP4538978B2 (ja) | 半導体装置およびその製造方法 | |
| US20010031546A1 (en) | Method of manufacturing a semiconductor device | |
| KR20020002750A (ko) | 반도체 소자의 트랜지스터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |