CN103681341B - 抑制pmos器件阈值电压漂移的方法 - Google Patents
抑制pmos器件阈值电压漂移的方法 Download PDFInfo
- Publication number
- CN103681341B CN103681341B CN201210356394.5A CN201210356394A CN103681341B CN 103681341 B CN103681341 B CN 103681341B CN 201210356394 A CN201210356394 A CN 201210356394A CN 103681341 B CN103681341 B CN 103681341B
- Authority
- CN
- China
- Prior art keywords
- metal silication
- ion implantation
- silication tungsten
- polycrystalline silicon
- boron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 25
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 67
- 229910052796 boron Inorganic materials 0.000 claims abstract description 67
- 229910052751 metal Inorganic materials 0.000 claims abstract description 53
- 239000002184 metal Substances 0.000 claims abstract description 53
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 53
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 52
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 51
- 239000010937 tungsten Substances 0.000 claims abstract description 51
- 238000005468 ion implantation Methods 0.000 claims abstract description 37
- 239000007787 solid Substances 0.000 claims abstract description 5
- 238000002513 implantation Methods 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 238000003892 spreading Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 12
- 229920005591 polysilicon Polymers 0.000 description 12
- 239000012535 impurity Substances 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种抑制PMOS器件阈值电压漂移的方法，包括步骤：在栅极多晶硅中进行硼离子注入；在栅极多晶硅的表面形成金属硅化钨；在金属硅化钨中进行硼离子注入。本发明方法通过在金属硅化钨生长之后，采用硼离子注入向金属硅化钨进行硼掺杂，使金属硅化钨的硼掺杂浓度接近或达到硼原子在金属硅化钨中的固溶度，由于金属硅化钨中硼掺杂浓度已经达到或接近最大值，故能够防止在后续热过程中栅极多晶硅中的硼向栅极多晶硅和金属硅化钨的接触表面扩散，降低了硼原子在金属硅化钨中聚集的风险，从而有效抑制PMOS器件的阈值电压漂移。
Description
技术领域
本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种抑制PMOS器件阈值电压漂移的方法。
背景技术
现有工艺中，为了方便于NMOS器件集成，PMOS器件的栅极多晶硅采用和NMOS器件的栅极多晶硅相同的掺杂条件，即都为N型掺杂且都要求重掺杂，PMOS器件的栅极多晶硅N型掺杂后，必须在沟道区形成一P型埋沟（buriedchannel）才能解决N型栅极多晶硅造成的阈值电压（Vt）较高的问题，P型埋沟的引入又会产生较大的漏电流问题。为了解决现有PMOS器件的埋沟引起的较高的Vt和较大的漏电流的问题，现有技术中采用P型硼杂质来对PMOS器件的栅极多晶硅进行P型掺杂并且为重掺杂，即NMOS器件的栅极多晶硅形成N型掺杂的结构、PMOS器件的栅极多晶硅形成P型掺杂的结构，这样才能降低PMOS器件的P型栅极多晶硅和硅衬底上的沟道区之间的接触势，能达到降低PMOS器件的阈值电压和漏电的作用。但是由于NMOS器件和PMOS器件要集成在一起，故要保证NMOS器件的栅极和PMOS器件的栅极能够实现良好的接触，由于P型栅极多晶硅和N型栅极多晶硅之间存在接触问题，所以现有技术中采用在P型栅极多晶硅和N型栅极多晶硅上都分别形成金属硅化钨（WSI，TungstenPolycide）来实现NMOS器件的栅极和PMOS器件的栅极的良好的接触连接。
PMOS器件的栅极多晶硅采用硼掺杂以及形成金属硅化钨后，由于硼在金属硅化钨与多晶硅中溶解度大致为100:1，这样容易受后续热处理的影响，导致硼穿越金属硅化钨和栅极多晶硅的界面，进入到金属硅化钨中并在金属硅化钨中聚积，即最后会产生PMOS器件的栅极多晶硅耗尽（PolyDepletionEffects），从而造成PMOS器件的阈值电压漂移。如图1所示，在硅衬底101上形成有栅氧化层102，以及栅极多晶硅层103和金属硅化钨104，其中栅极多晶硅层103中注入有P型硼杂质，该结构在进行后续热处理后，由于硼的在金属硅化钨104中的溶解度更大，故硼杂质会穿透到金属硅化钨104中，栅极多晶硅层103的硼杂质会大大减少，这样就会是最后形成的PMOS器件的阈值电压漂移。
为了克服上述硼穿透到金属硅化钨中的情况发生，如图2所示，现有一种工艺方法是在栅极多晶硅层103进行硼掺杂后，在栅极多晶硅层103的表面形成一层钛和氮化钛（Ti/TiN）的阻挡层105，再在阻挡层105上形成金属硅化钨104，其中在金属硅化钨104上的氮化硅层106为隔离保护层。即现有方法利用阻挡层105来阻止栅极多晶硅103中的硼杂质在加热后向金属硅化钨104中渗透聚集。虽然上述方法能够抑制栅极多晶硅耗尽发生，但是新引入的钛很容易在后续的栅极多晶硅的再氧化（Re-oxidation）工艺被氧化而发生膨胀，最后造成球形凸起（pilling），这会对栅极结构的形貌影响很大，不利于器件的性能稳定。同时，钛的引入，也对工艺线上的产品存在金属离子污染的风险。
发明内容
本发明所要解决的技术问题是提供一种抑制PMOS器件阈值电压漂移的方法，能抑制PMOS器件的栅极多晶硅中的硼穿透到金属硅化钨中，使PMOS器件的阈值电压稳定。
为解决上述技术问题，本发明提供的抑制PMOS器件阈值电压漂移的方法包括如下步骤：
步骤一、在硅衬底上形成栅极多晶硅后，进行第一次硼离子注入，该第一次硼离子注入将硼离子注入到所述栅极多晶硅中并使所述栅极多晶硅呈P型掺杂结构。
步骤二、在第一次硼离子注入后的所述栅极多晶硅的表面形成金属硅化钨。
步骤三、进行第二次硼离子注入，该第二次硼离子注入将硼离子注入到所述金属硅化钨中并使所述金属硅化钨中的硼的掺杂浓度达到或接近硼在所述金属硅化钨的固溶度；由第二次硼离子注入后的所述金属硅化钨和所述栅极多晶硅组成所述PMOS器件的栅极。
进一步的改进，步骤一中的第一次硼离子注入的注入能量为3KeV～8KeV，注入剂量为1E14cm-2～1E16cm-2。
进一步的改进，步骤三中的第二次硼离子注入的能量为3KeV～15KeV，注入剂量为1E15cm-2～5E15cm-2。
进一步的改进，在步骤三的第二次硼离子注入之后，还包括在所述金属硅化钨的表面形成氮化硅的工艺。
本发明方法通过在金属硅化钨生长之后，采用硼离子注入向金属硅化钨进行硼掺杂，使金属硅化钨的硼掺杂浓度接近或达到硼原子在金属硅化钨中的固溶度，由于金属硅化钨中硼掺杂浓度已经达到或接近最大值，故能够防止在后续热过程中栅极多晶硅中的硼向栅极多晶硅和金属硅化钨的接触表面扩散，降低了硼原子在金属硅化钨中聚集的风险，从而有效抑制PMOS器件的阈值电压漂移。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有PMOS器件带有金属硅化钨和多晶硅层的栅极结构；
图2是现有PMOS器件带有金属硅化钨、阻挡层和多晶硅层的栅极结构；
图3是本发明实施例方法的流程图；
图4A-图4D是本发明实施例方法各步骤中器件结构图。
具体实施方式
如图3所示，是本发明实施例方法的流程图；本发明实施例抑制PMOS器件阈值电压漂移的方法包括如下步骤：
步骤一、如图4A所示，在硅衬底1依次形成栅极氧化层2和栅极多晶硅3，在形成所述栅极多晶硅3后，进行第一次硼离子注入，该第一次硼离子注入将硼离子注入到所述栅极多晶硅中并使所述栅极多晶硅呈P型掺杂结构。所述第一次硼离子注入的注入能量为3KeV～8KeV，注入剂量为1E14cm-2～1E16cm-2。
步骤二、如图4A所示，在第一次硼离子注入后的所述栅极多晶硅3的表面形成金属硅化钨4。
步骤三、如图4B所示，进行第二次硼离子注入，该第二次硼离子注入将硼离子注入到所述金属硅化钨4中并使所述金属硅化钨4中的硼的掺杂浓度达到或接近硼在所述金属硅化钨4的固溶度.由第二次硼离子注入后的所述金属硅化钨4和所述栅极多晶硅3组成所述PMOS器件的栅极。所述第二次硼离子注入的能量为3KeV～15KeV，注入剂量为1E15cm-2～5E15cm-2。
如图4C所示，在第二次硼离子注入之后的所述金属硅化钨4的表面形成氮化硅5，该氮化硅5用于对栅极进行隔离保护。
如图4D所示，采用光刻刻蚀工艺依次对所述氮化硅5、所述金属硅化钨4、所述栅极多晶硅3和栅极氧化层2进行刻蚀形成栅极结构图形。
之后在PMOS器件的栅极的侧面形成侧墙，并在所述栅极两侧的所述硅衬底1中形成PMOS器件的源漏区。
PMOS器件一般和NMOS器件集成在一起形成，在形成NMOS器件的区域中，NMOS器件的栅极多晶硅采用N型掺杂，在栅极多晶硅上也形成有金属硅化钨。PMOS器件和NMOS器件集成在一起时，通过金属硅化钨实现器件之间的栅极的连接。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (3)
1.一种抑制PMOS器件阈值电压漂移的方法，其特征在于，包括如下步骤：
步骤一、在硅衬底上形成栅极多晶硅后，进行第一次硼离子注入，该第一次硼离子注入将硼离子注入到所述栅极多晶硅中并使所述栅极多晶硅呈P型掺杂结构；
步骤二、在第一次硼离子注入后的所述栅极多晶硅的表面形成金属硅化钨；
步骤三、进行第二次硼离子注入，该第二次硼离子注入将硼离子注入到所述金属硅化钨中并使所述金属硅化钨中的硼的掺杂浓度达到或接近硼在所述金属硅化钨的固溶度；由第二次硼离子注入后的所述金属硅化钨和所述栅极多晶硅组成所述PMOS器件的栅极；
在第二次硼离子注入之后，还包括在所述金属硅化钨的表面形成氮化硅的工艺。
2.如权利要求1所述的抑制PMOS器件阈值电压漂移的方法，其特征在于：步骤一中的第一次硼离子注入的注入能量为3KeV～8KeV，注入剂量为1E14cm-2～1E16cm-2。
3.如权利要求1所述的抑制PMOS器件阈值电压漂移的方法，其特征在于：步骤三中的第二次硼离子注入的能量为3KeV～15KeV，注入剂量为1E15cm-2～5E15cm-2。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210356394.5A CN103681341B (zh) | 2012-09-21 | 2012-09-21 | 抑制pmos器件阈值电压漂移的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210356394.5A CN103681341B (zh) | 2012-09-21 | 2012-09-21 | 抑制pmos器件阈值电压漂移的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103681341A CN103681341A (zh) | 2014-03-26 |
| CN103681341B true CN103681341B (zh) | 2016-04-13 |
Family
ID=50318530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210356394.5A Active CN103681341B (zh) | 2012-09-21 | 2012-09-21 | 抑制pmos器件阈值电压漂移的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103681341B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1213845A (zh) * | 1997-09-29 | 1999-04-14 | 西门子公司 | 用于减少栅极结构中掺杂剂向外扩散的方法和装置 |
| CN1519901A (zh) * | 2003-01-17 | 2004-08-11 | 尔必达存储器株式会社 | 具有由氨气中侧氮化处理的多金属栅结构的栅电极的半导体器件 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030040171A1 (en) * | 2001-08-22 | 2003-02-27 | Weimer Ronald A. | Method of composite gate formation |
-
2012
- 2012-09-21 CN CN201210356394.5A patent/CN103681341B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1213845A (zh) * | 1997-09-29 | 1999-04-14 | 西门子公司 | 用于减少栅极结构中掺杂剂向外扩散的方法和装置 |
| CN1519901A (zh) * | 2003-01-17 | 2004-08-11 | 尔必达存储器株式会社 | 具有由氨气中侧氮化处理的多金属栅结构的栅电极的半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103681341A (zh) | 2014-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102386234B (zh) | 半导体元件与其形成方法 | |
| CN110034067B (zh) | 半导体器件及其形成方法 | |
| CN104810408A (zh) | 一种超势垒整流器件及其制造方法 | |
| CN103477439A (zh) | 半导体装置及其制造方法 | |
| CN103378134B (zh) | 栅极结构及形成方法、半导体结构及形成方法 | |
| CN105448916A (zh) | 晶体管及其形成方法 | |
| CN103579112A (zh) | Cmos及其形成方法 | |
| CN104282766A (zh) | 一种新型碳化硅mosfet及其制造方法 | |
| CN102931093A (zh) | N沟道耗尽型功率mosfet器件及制造方法 | |
| CN104347370B (zh) | 提高pmos器件栅极的负偏压温度稳定性方法 | |
| CN103811420B (zh) | 一种半导体器件的制备方法 | |
| US20120021571A1 (en) | Method of Reducing Floating Body Effect of SOI MOS Device Via a Large Tilt Ion Implantation | |
| CN104347707B (zh) | 一种mosfet结构及其制造方法 | |
| CN104992943B (zh) | Sonos存储器的制作工艺方法 | |
| CN104124275A (zh) | 回形多叉指场效应晶体管及其制备方法 | |
| CN104637879A (zh) | 一种半导体器件的制备方法 | |
| CN103943504A (zh) | 一种半导体器件及其制备方法 | |
| CN103681341B (zh) | 抑制pmos器件阈值电压漂移的方法 | |
| CN103578948B (zh) | 抑制pmos器件工艺中栅极多晶硅耗尽的方法 | |
| CN104425359A (zh) | 半导体结构的形成方法 | |
| CN101930924B (zh) | Mos晶体管的制作方法 | |
| CN103137694B (zh) | 一种表面沟道场效应晶体管及其制造方法 | |
| CN104319292A (zh) | 一种新型碳化硅mosfet及其制造方法 | |
| CN103165453B (zh) | 高介电金属栅mos及其制造方法 | |
| CN103681334B (zh) | 抑制pmos器件工艺中栅极多晶硅耗尽的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |