DE112005001048B4 - Halbleitervorrichtung mit einer Abstandsschicht, die mit langsamer diffundierenden Atomen dotiert ist als das Substrat, Verfahren zur Herstellung einer solchen Halbleitervorrichtung, Metalloxid-Halbleiter und Halbleiterstruktur - Google Patents

Halbleitervorrichtung mit einer Abstandsschicht, die mit langsamer diffundierenden Atomen dotiert ist als das Substrat, Verfahren zur Herstellung einer solchen Halbleitervorrichtung, Metalloxid-Halbleiter und Halbleiterstruktur Download PDF

Info

Publication number
DE112005001048B4
DE112005001048B4 DE112005001048.1T DE112005001048T DE112005001048B4 DE 112005001048 B4 DE112005001048 B4 DE 112005001048B4 DE 112005001048 T DE112005001048 T DE 112005001048T DE 112005001048 B4 DE112005001048 B4 DE 112005001048B4
Authority
DE
Germany
Prior art keywords
substrate
spacer layer
layer
semiconductor device
phosphorus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE112005001048.1T
Other languages
English (en)
Other versions
DE112005001048T5 (de
Inventor
Qi Wang
Amber Crellin-Ngo
Hossein Paravi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Publication of DE112005001048T5 publication Critical patent/DE112005001048T5/de
Application granted granted Critical
Publication of DE112005001048B4 publication Critical patent/DE112005001048B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Eine Halbleitervorrichtung (10), umfassend: ein stark mit Phosphor dotiertes Siliziumsubstrat (12); eine über dem Substrat (12) angeordnete Abstandsschicht (14), wobei die Abstandsschicht (14) mit Dotiersubstanzatomen dotiert ist, die in der Abstandsschicht (14) einen Diffusionskoeffizienten aufweisen, der geringer ist, als ein Diffusionskoeffizient von Phosphor in Silizium; eine über dem Substrat (12) angeordnete Epitaxieschicht (16); und eine über dem Substrat (12) und über der Epitaxieschicht (16) und der Abstandsschicht (14) angeordnete Vorrichtungsschicht (20).

Description

  • QUERBEZUG AUF VERWANDTE ANWENDUNGEN
  • BEREICH DER ERFINDUNG
  • Die vorliegende Erfindung betrifft allgemein Halbleitervorrichtungen und genauer die Epitaxieschicht von Halbleitervorrichtungen.
  • BESCHREIBUNG DES VERWANDTEN STANDES DER TECHNIK
  • Der spezifische Widerstand von stark mit Phosphor (P) dotierten Silizium-Halbleiterscheiben kann weniger als 1 Tausendstel (0,001) Ohm-Zentimeter (Ohm-cm) betragen. Substrate mit derartig niedrigem spezifischem Widerstand sind aus vielen Gründen wünschenswert, die Fähigkeit, darauf Vorrichtungen mit verbesserter Leitfähigkeit oder verringertem Durchlasswiderstand auszubilden, mit eingeschlossen.
  • Aus dem Stand der Technik sind Halbleitervorrichtungen bekannt, deren Silizium-Substrate mit Antimon dotiert sind. Das Dokument EP 0 453 026 A2 beschreibt beispielsweise ein Verfahren zum Bilden eines begrabenen Drain- oder Kollektorbereichs in monolithischen Halbleitervorrichtungen. Die Vorrichtungen umfassen einen integrierten Steuerkreis und einen oder mehrere in demselben Chip integrierte Leistungstransistoren mit vertikalem Stromfluss. Der begrabene Drainbereich oder Kollektorbereich wird durch selektives Implantieren von Phosphor (ein sehr diffusionsfähiger Dotierstoff) auf dem Substrat geschaffen. Während des epitaxialen Aufwachsens und der nachfolgenden Diffusionen steigt das Phosphor schneller an die Oberseite des Chips als das Antimon, mit dem das Substrat dotiert ist.
  • Aus stark Phosphor-dotierten Silizium-Halbleiterscheiben hergestellte Vorrichtungen können Maßnahmen erforderlich machen, um die Diffusion von Phosphoratomen aus dem Substrat in den Aktiv- oder Vorrichtungsbereich zu verhindern, die während Herstellungsprozessen auftreten kann, die bei erhöhten Temperaturen durchgeführt werden, wie zum Beispiel Glühen. Das Vergrößern der Stärke der Epitaxieschicht der Vorrichtung, oder das Hinzufügen einer Epitaxieschicht/Beabstandung zu der Vorrichtung ist eine Maßnahme, die durchgeführt werden kann, um die Auswirkungen derartiger Diffusion zu verringern. Das Verwenden einer stärkeren oder zusätzlichen Epitaxieschicht/Beabstandung vergrößert den Abstand zwischen dem Substrat und dem Vorrichtungs-/Aktiv-Bereich und verringert daher die Auswirkungen der Diffusion von Phosphor. Der höhere spezifische Widerstand einer stärkeren oder zusätzlichen Epitaxieschicht (relativ zu dem Substrat) erhöht jedoch den Durchlasswiderstand der Vorrichtung beträchtlich und unerwünschterweise.
  • Daher wird in diesem Technikbereich eine Halbleitervorrichtung mit einer Struktur benötigt, die die Diffusion von Phosphoratomen in den Vorrichtungs-/Aktiv-Bereich von einem stark mit Phosphor dotieren Substrat verringert und trotzdem einen relativ niedrigen Durchlasswiderstand aufrecht erhält, sowie ein Verfahren, desgleichen zu bilden.
  • Weiterhin wird in dem Technikbereich eine Halbleitervorrichtung mit einer relativ starken Epitaxieschicht mit einem relativ niedrigen oder verringerten spezifischen Widerstand benötigt, die auch Diffusion von Phosphoratomen von einem stark mit Phosphor dotierten Substrat in den Vorrichtungs-/Aktiv-Bereich verringert, und ein Verfahren, desgleichen zu bilden.
  • ABRISS DER ERFINDUNG
  • Die vorliegende Erfindung stellt eine Halbleitervorrichtung und eine Struktur bereit, die Diffusion von Phosphoratomen aus einem stark dotierten Phosphor-Substrat in die aktive Schicht einer Vorrichtung verringert.
  • Die Erfindung umfasst in einer Ausführungsform eine Halbleitervorrichtung mit einem stark mit Phosphor dotierten Siliziumsubstrat. Eine Abstandsschicht ist über dem Substrat angeordnet und mit Dotiersubstanzatomen dotiert, die in dem Abstandsschichtmaterial einen Diffusionskoeffizienten aufweisen, der geringer ist als der Diffusionskoeffizient von Phosphor in Silizium. Außerdem wird eine Epitaxieschicht über dem Substrat angeordnet. Über dem Substrat und über der Epitaxieschicht und der Abstandsschicht ist eine Vorrichtungsschicht angeordnet.
  • Ein Vorteil der vorliegenden Erfindung besteht darin, dass die Diffusion von Phosphoratomen aus dem stark dotierten Phosphor-Substrat zu der aktiven Schicht der Vorrichtung beträchtlich verringert ist.
  • Ein weiterer Vorteil der vorliegenden Erfindung besteht darin, dass die Auswirkungen der Abstandsschicht auf den Durchlasswiderstand der Vorrichtung verringert ist.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die oben erwähnten und andere Merkmale und Vorteile dieser Erfindung, und die Art, wie sie erreicht werden, werden durch Bezug auf die folgende Beschreibung einer Ausführungsform der Erfindung zusammen mit den beigefügten Zeichnungen deutlich werden und besser verstanden werden, wobei:
  • 1 den Drain-zu-Source-Widerstand (RDSon) und die Halbleiterscheibenniveaudurchschlagsspannung (BVDSS) als eine Funktion der Stärke der epitaxialen Abstandsschicht einer auf einem stark mit Phosphoratomen dotierten Substrat gebildeten Vorrichtung zeigt;
  • 2 eine Querschnittsansicht eines Abschnitts einer Ausführungsform einer Halbleitervorrichtung der vorliegenden Erfindung ist;
  • 3 die Diffusionskoeffizienten von Phosphor, Arsen und Antimon in Silizium gegen die Temperatur zeigt;
  • 4 die Profile spezifischen Widerstands dreier verschiedener auf Phosphordotierten Substraten ausgebildeten epitaxialen Strukturen gegen die Stärke der epitaxialen Strukturen zeigt; und
  • 5 ein Flussdiagramm einer Ausführungsform eines Verfahrens zum Herstellen einer Halbleitervorrichtung der vorliegenden Erfindung zeigt.
  • Entsprechende Bezugszeichen bezeichnen durchgehend durch die verschiedenen Ansichten entsprechende Teile. Die hierin dargelegten Veranschaulichungen stellen eine bevorzugte Ausführungsform der Erfindung in einer Form dar, und derartige Veranschaulichungen dürfen nicht als den Rahmen der Erfindung in irgendeiner Weise beschränkend ausgelegt werden.
  • DETAILLIERTE BESCHREIBUNG DER ZEICHNUNGEN
  • Nun Bezug nehmend auf die Zeichnungen und insbesondere auf 1, sind der Drain-zu-Source-Widerstand (RDSon) und die Halbleiterscheibenniveaudurchschlagsspannung (BVDSS) als eine Funktion der Stärke der Epitaxieschicht oder der Beabstandung einer auf einem stark mit Phosphoratomen dotierten Substrat ausgebildeten Vorrichtung eingezeichnet. Die Darstellung von RDSon entspricht einer angelegten Gate-Spannung von 10 Volt. Der spezifische Widerstand der Epitaxieschicht oder der Beabstandung ist der gleiche wie der spezifische Widerstand des Aktiv-/Vorrichtungs-Bereiches. Die gestrichelte Linie in 1 stellt typische Niveaus von RDSon und BVDSS für eine auf einem Arsen-dotierten Substrat ausgebildete Vorrichtung dar, die ansonsten identisch zu der auf dem Phosphor-dotierten Substrat gebildeten Vorrichtung ist.
  • Wie aus 1 deutlich wird, nehmen sowohl RDSon als auch BVDSS schnell mit der Stärke der Epitaxieschicht/Beabstandung in der auf dem Phosphor-dotierten Substrat gebildeten Vorrichtung zu. Wie auch aus 1 deutlich wird, erfordert ein Phosphor-dotiertes Substrat das Vergrößern der Stärke der epitaxialen Schicht um etwa 2 Mikron (μ) oder das Hinzufügen einer epitaxialen Abstandsschicht mit dieser Stärke, um einen BVDSS zu erreichen, der äquivalent zu dem BVDSS der auf dem Arsen-dotierten Substrat gebildeten Vorrichtung ist, wie er durch die gestrichelte Linie dargestellt ist. Das Vergrößern der Stärke der epitaxialen Schicht um etwa 2 Mikron (μ), oder Hinzufügen einer epitaxialen Abstandsschicht mit dieser Stärke, vergrößert jedoch RDSon um etwa 30% relativ zu einer Vorrichtung mit einer epitaxialen Schicht/Beabstandung, die etwa 1,2 μ stark ist. Es ist wünschenswert, die Verringerung der Diffusion von Phosphoratomen zu erreichen, die durch Vergrößern der Stärke der epitaxialen Schicht/Beabstandung erreicht wird, und dennoch das Vergrößern von RDSon zu vermeiden.
  • Nun Bezug nehmend auf 2, wird eine Ausführungsform einer Halbleitervorrichtung der vorliegenden Erfindung gezeigt. Eine Halbleitervorrichtung 10, wie zum Beispiel ein Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET – metal oxide semi-conductor field effect transistor) des N-Typs umfasst ein Substrat 12, eine epitaxiale Beabstandung 14 und eine epitaxiale Schicht 16. Innerhalb der Epitaxieschicht 16 sind eine Vorrichtungs-/Aktiv-Schicht 20 und ein Drainbereich 22 ausgebildet. Die Vorrichtung 10 umfasst außerdem verschiedene Merkmale und Strukturen, wie beispielsweise Gräben, Gates, Sources, usw., die innerhalb der Vorrichtungsschicht 20 gebildet sind. Die gezeigte spezielle Ausführungsform der Vorrichtung 10 umfasst P– Well-Bereiche 24, P+ Body-Bereiche 26, N+ Source-Bereiche 28, und einen Gategraben 30, der mit dielektrischem Gatematerial 32 überzogen und mit leitendem Gatematerial 34 gefüllt ist. Eine dielektrische Zwischenniveauschicht 36 ist über dem Gategraben 30 und teilweise über den Sources 28 abgelagert, und ebenso ist eine Metallschicht 38 durch Verfahren und für Zwecke abgelagert, die in dem technischen Bereich gut bekannt sind.
  • Das Substrat 12 ist ein N+ Siliziumsubstrat, das stark mit Phosphoratomen P N+-dotiert ist. Das Substrat 12 ist zu einer Dotiersubstanzkonzentration dotiert, die zum Beispiel größer als 5 × 1018 Phosphoratome/cm–3 ist.
  • Die epitaxiale Beabstandung 14 ist eine Schicht Silizium des N-Typs mit einer Stärke T, die über dem Substrat 12 gebildet oder epitaxial gewachsen ist. Die Stärke T der epitaxialen Beabstandung 14 hängt zumindest teilweise von dem thermischen Gesamtbudget der speziellen Technikfamilie ab, zu der die Vorrichtung 10 gehört oder in der die Vorrichtung 10 klassifiziert ist. Halbleitervorrichtungen innerhalb einer Technikfamilie werden im Allgemeinen gemeinsamen Herstellungsprozessen ausgesetzt, von denen einige bei erhöhten Temperaturen erfolgen oder ausgeführt werden. Erhöhte Temperaturen erleichtern die Diffusion der Phosphordotiersubstanzatome von innerhalb des Substrates 12 zu dem Aktiv-/Vorrichtungs-Bereich 20. Daher ist die Stärke T der ersten epitaxialen Beabstandung 14 vergrößert oder relativ groß, wenn die Vorrichtung 10 ein relativ hohes thermisches Budget aufweist, d. h., sie einer relativ großen Anzahl von Herstellungsprozessen mit erhöhter Temperatur ausgesetzt ist, die Diffusion der Phosphoratome von dem Substrat zu der Aktiv-/Vorrichtungs-Schicht 20 fördern. Umgekehrt ist die Stärke T der epitaxialen Beabstandung 14 verringert oder relativ klein, wenn die Vorrichtung 10 ein kleineres thermisches Budget aufweist und daher weniger diffusionserzeugenden Prozessen erhöhter Temperatur ausgesetzt werden muss.
  • Die epitaxiale Beabstandung 14 ist beispielsweise, in situ, durch Ionenimplantierung oder andere geeignete Prozesse, mit einer oder mehreren Arten von Atomen A dotiert, die Diffusionskoeffizienten aufweisen, die einen vorbestimmten Betrag geringer sind als der Diffusionskoeffizient der Phosphoratome P, mit denen das Siliziumsubstrat 12 dotiert ist. Die Atome A umfassen zum Beispiel Arsen, Antimon oder andere geeignete Dotiersubstanzatome. Die epitaxiale Beabstandung 14 ist zu einer Dotiermittelkonzentration dotiert, die von etwa 2 bis etwa 20 mal der Dotiersubstanzkonzentration des Drainbereichs 22 und/oder der Epitaxieschicht 16 beträgt, die typischerweise zu einer Konzentration von etwa 1 × 1014 bis etwa 1 × 1017 Phosphoratomen/cm–3 dotiert sind. Daher ist die epitaxiale Beabstandung 14 zu von 2 × 1014 bis etwa 20 × 1017 Phosphoratomen/cm–3 dotiert.
  • Die spezifische Dotiersubstanzkonzentration, zu der die epitaxiale Beabstandung 14 dotiert ist, hängt außerdem im Allgemeinen zumindest teilweise von der Stärke der Beabstandung 14 ab. Genauer gesagt, muss die Konzentration, zu der die epitaxiale Beabstandung 14 dotiert ist, auch vergrößert werden, wenn die Stärke der epitaxialen Beabstandung 14 sich vergrößert. Das Vergrößern der Konzentration, zu der die epitaxiale Beabstandung 14 dotiert ist, wenn die Stärke T sich vergrößert, ermöglicht es, einen gegebenen oder gewünschten (relativ kleinen) Wert von RDSon zu erreichen oder aufrecht zu erhalten, indem der spezifische Widerstand pro Einheit der epitaxialen Beabstandung 14 verringert wird. Umgekehrt wird ein gegebener oder gewünschter Wert von RDSon erreicht oder aufrecht erhalten, wenn die Stärke T sich verringert, indem die Dotiersubstanzkonzentration, zu der die epitaxiale Beabstandung 14 dotiert ist, verringert wird. Die verringerte Stärke gleicht das Vergrößern des spezifischen Widerstands pro Einheit durch eine reduzierte Dotiersubstanzkonzentration innerhalb der Beabstandung 14 aus.
  • Wie oben behandelt ist die epitaxiale Beabstandung 14 mit einer oder mehreren Arten von Atomen dotiert, die Diffusionskoeffizienten aufweisen, die einen vorbestimmten Betrag geringer als der Diffusionskoeffizient der Phosphoratome sind, mit denen das Siliziumsubstrat dotiert ist. Beispiele von Atomen mit kleineren Diffusionskoeffizienten als Phosphor umfassen Arsen und Antimon. 3 stellt die Diffusionskoeffizienten von Phosphor (Kurve P), Arsen (Kurve As) und Antimon (Kurve Sb) in Silizium gegen die Temperatur dar und zeigt, dass die Diffusionskoeffizienten von Arsen und Antimon etwa 100 mal kleiner (d. h. langsamer) als Phosphor sind. Das Dotieren der epitaxialen Beabstandung 14 mit Atomen mit langsameren Diffusionsgeschwindigkeiten als die Phosphoratome im Substrat 12 ermöglicht es, die Konzentration, zu der die epitaxiale Beabstandung 14 dotiert ist, beträchtlich zu vergrößern, was ihren Widerstand entsprechend und beträchtlich reduziert und dadurch einen gewünschten niedrigen Wert von RDSon für die Vorrichtung 10 beibehält.
  • Es sollte insbesondere angemerkt werden, dass die epitaxiale Beabstandung 14 zu einem Niveau dotiert werden kann, das etwa das gleiche Konzentrationsniveau ist, zu dem ein herkömmliches Arsen-dotiertes Substrat dotiert ist. Daher ist der Durchlasswiderstand der epitaxialen Beabstandung 14 beträchtlich geringer als der Durchlasswiderstand einer herkömmlichen Epitaxieschicht der gleichen Stärke. Ferner sind die Stärken von Epitaxieschichten in den meisten herkömmlichen Vorrichtungen für ein Arsen-dotiertes Substrat optimiert. Die Ausführungsform der vorliegenden Erfindung, bei der eine epitaxiale Beabstandung 14 mit Arsenatomen zu einem Konzentrationsniveau dotiert ist, das ähnlich demjenigen ist, zu dem herkömmliche Arsensubstrate dotiert sind, beeinflusst die BVDSS der Vorrichtung 10 nicht merklich. In der Tat wirkt die arsendotierte epitaxiale Beabstandung 14 als ein virtuelles Arsensubstrat auf die Vorrichtung 10, so lange die Stärkte T ausreichend ist, um Diffusion der Phosphoratome in den Vorrichtungs-/Aktiv-Bereich 20 zu verhindern. Ähnliche Vorteile werden aufgrund der großen Ähnlichkeit der Diffusionskoeffizienten der zwei Dotiersubstanzen in Silizium mit einer Antimon-dotierten epitaxialen Beabstandung 14 erhalten, wie oben behandelt und in 3 gezeigt.
  • Nun Bezug nehmend auf 4 sind Standardprofile spezifischen Widerstands von drei verschiedenen epitaxialen Strukturen, die auf Phosphor-dotierten Substraten gebildet sind, gegen die Stärke eingezeichnet, nachdem alle thermischen Prozesse für eine typische fortgeschrittene Grabentechnikvorrichtung durchgeführt wurden. Die Substrate haben einen spezifischen Widerstand von etwa 0,0013 Ohm-cm.
  • Das Profil spezifischen Widerstands 50 entspricht einer Struktur, die eine eigenleitende (undotierte) Abstandsschicht mit einer Stärke von 1,5 μ und eine epitaxiale Schicht mit einer Dotiersubstanzkonzentration von etwa 3 × 1016 Atomen-cm–3 (d. h. einem spezifischen Widerstand von etwa 0,215 Ohm-cm) mit einer Stärke von etwa 4 μ umfasst. Das Profil spezifischen Widerstands 60 entspricht einer Struktur, die eine eigenleitende Schicht mit einer Stärke von 0,5 μ, eine Abstandsschicht mit einer Stärke von etwa 1,0 μ mit einer Dotiersubstanzkonzentration von etwa 3 × 1016 Atomen-cm–3 (d. h. einem spezifischen Widerstand von etwa 0,215 Ohm-cm) und eine Epitaxieschicht mit einer Stärke von etwa 4 μ umfasst, ebenfalls mit einer Dotiersubstanzkonzentration von etwa 3 × 1016 Atomen-cm–3 (d. h. einem spezifischen Widerstand von etwa 0,215 Ohm-cm). Kurz gesagt, steht das Profil spezifischen Widerstands 50 für eine Vorrichtung oder ein Substrat mit einer undotierten Abstandsschicht, während das Profil spezifischen Widerstands 60 für eine Vorrichtung oder ein Substrat mit einer Abstandsschicht 14 mit einer vergrößerten Dotiersubstanzkonzentration (und somit einem niedrigeren spezifischen Widerstand) steht. Die Profile spezifischen Widerstands 50 und 60 sind nahezu identisch und zeigen dadurch, dass die Dotiersubstanzkonzentration der Abstandsschicht die höhere Diffusion nicht beeinflusst. Daher wird angesichts der niedrigeren Diffusionsraten von Arsenatomen in Silizium die Dotiersubstanzkonzentration der Abstandsschicht vergrößert, wodurch ihr Widerstand verringert wird und wiederum RDSon der Vorrichtung 10 verringert wird.
  • Nun wird Bezug nehmend auf 5 eine Ausführungsform eines Verfahrens zum Herstellen einer Halbleitervorrichtung der vorliegenden Erfindung gezeigt. Ein Verfahren 100 umfasst die Schritte des Bildens einer Abstandsschicht 102, Dotieren der Abstandsschicht 104, Bilden einer epitaxialen Schicht 106, und weitere Bearbeitungsschritte 108.
  • Der Bearbeitungsschritt des Bildens der Abstandsschicht 102 umfasst Bilden, zum Beispiel durch epitaxiales Wachstum, einer Abstandsschicht einer vorbestimmten oder gewünschten Stärke über einem Phosphor-dotierten Siliziumsubstrat. Der Bearbeitungsschritt des Dotierens der Abstandsschicht 104 umfasst Dotieren der Abstandsschicht mit Dotiersubstanzatomen, die in Silizium langsamer diffundieren als Phosphoratome, wie beispielsweise Arsen und/oder Antimon oder jegliche andere geeignete Dotiersubstanzatome. Der Bearbeitungsschritt des Dotierens der Abstandsschicht 104 kann integral und/oder gleichzeitig mit dem Bearbeitungsschritt des Bildens der Abstandsschicht 102 sein. Der Bearbeitungsschritt des Bildens der Vorrichtungsepitaxieschicht 106 umfasst Bilden, wie beispielsweise durch epitaxiales Wachstum, einer Vorrichtungsepitaxieschicht mit einer vorbestimmten oder gewünschten Stärke über der Abstandsschicht. Weitere Bearbeitungsschritte 108 umfassen in dem Technikbereich bekannte Standard- und herkömmliche Herstellungsprozesse für Substrate und integrierte Schaltkreise.
  • In der gezeigten Ausführungsform ist die Vorrichtung 10 als ein MOSFET mit Grabengate dargestellt. Es ist jedoch zu verstehen, dass die Vorrichtung der vorliegenden Erfindung alternativ aufgebaut sein kann, wie beispielsweise eine Grabenvorrichtung einer unterschiedlichen Technikfamilie und/oder eine ebene Vorrichtung.

Claims (31)

  1. Eine Halbleitervorrichtung (10), umfassend: ein stark mit Phosphor dotiertes Siliziumsubstrat (12); eine über dem Substrat (12) angeordnete Abstandsschicht (14), wobei die Abstandsschicht (14) mit Dotiersubstanzatomen dotiert ist, die in der Abstandsschicht (14) einen Diffusionskoeffizienten aufweisen, der geringer ist, als ein Diffusionskoeffizient von Phosphor in Silizium; eine über dem Substrat (12) angeordnete Epitaxieschicht (16); und eine über dem Substrat (12) und über der Epitaxieschicht (16) und der Abstandsschicht (14) angeordnete Vorrichtungsschicht (20).
  2. Die Halbleitervorrichtung (10) nach Anspruch 1, wobei die Abstandsschicht (14) zwischen dem Substrat (12) und der Epitaxieschicht (16) angeordnet ist.
  3. Die Halbleitervorrichtung (10) nach Anspruch 1, wobei die Abstandsschicht (14) epitaxiales Silizium umfasst.
  4. Die Halbleitervorrichtung (10) nach Anspruch 1, wobei die Dotiersubstanzatome Arsen und Antimon umfassen.
  5. Die Halbleitervorrichtung (10) nach Anspruch 1, wobei das Substrat (12) eine Dotiersubstanzkonzentration von etwa 5 × 1018 Phosphoratomen/cm3 oder größer aufweist.
  6. Die Halbleitervorrichtung (10) nach Anspruch 1, wobei die Abstandsschicht (14) eine Dotiersubstanzkonzentration von etwa 2 × 1014 bis etwa 20 × 1017 Phosphoratomen/cm3 aufweist.
  7. Ein Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET), umfassend: ein stark mit Phosphor dotiertes Siliziumsubstrat (12); eine über dem Substrat (12) angeordnete Abstandsschicht (14), wobei die Abstandsschicht (14) mit Dotiersubstanzatomen dotiert ist, die in der Abstandsschicht (14) einen Diffusionskoeffizienten aufweisen, der geringer ist als ein Diffusionskoeffizient von Phosphor in Silizium; eine über dem Substrat (12) angeordnete Epitaxieschicht (16); und eine über dem Substrat (12), der Epitaxieschicht (16) und der Abstandsschicht (14) angeordnete Vorrichtungsschicht (20).
  8. Der Metall-Oxid-Halbleiter-Feldeffekttransistor nach Anspruch 7, wobei die Abstandsschicht (14) zwischen dem Substrat (12) und der Epitaxieschicht (16) angeordnet ist.
  9. Der Metall-Oxid-Halbleiter-Feldeffekttransistor nach Anspruch 7, wobei die Abstandsschicht (14) epitaxiales Silizium umfasst.
  10. Der Metall-Oxid-Halbleiter-Feldeffekttransistor nach Anspruch 7, wobei die Dotiersubstanzatome mindestens Arsen oder Antimon umfassen.
  11. Der Metall-Oxid-Halbleiter-Feldeffekttransistor nach Anspruch 7, wobei das Substrat (12) eine Dotiersubstanzkonzentration von etwa 5 × 1018 Phosphoratomen/cm3 oder größer aufweist.
  12. Der Metall-Oxid-Halbleiter-Feldeffekttransistor nach Anspruch 7, wobei die Abstandsschicht (14) eine Dotiersubstanzkonzentration von etwa 2 × 1014 bis etwa 20 × 1017 Phosphoratomen/cm3 aufweist.
  13. Der Metall-Oxid-Halbleiter-Feldeffekttransistor nach Anspruch 7, wobei der Metall-Oxid-Halbleiter-Feldeffekttransistor einen einzigen Transistor umfasst.
  14. Eine Halbleiterstruktur, umfassend: ein stark mit Phosphor dotiertes Siliziumsubstrat (12); eine über dem Substrat (12) angeordnete Abstandsschicht (14), wobei die Abstandsschicht (14) mit Dotiersubstanzatomen dotiert ist, die in der Abstandsschicht (14) einen Diffusionskoeffizienten aufweisen, der geringer ist als ein Diffusionskoeffizient von Phosphor in Silizium; und eine über dem Substrat (12) angeordnete Epitaxieschicht (16).
  15. Die Halbleiterstruktur nach Anspruch 14, wobei die Abstandsschicht (14) zwischen dem Substrat (12) und der Epitaxieschicht (16) angeordnet ist.
  16. Die Halbleiterstruktur nach Anspruch 14, wobei die Abstandsschicht (14) epitaxiales Silizium umfasst.
  17. Die Halbleiterstruktur nach Anspruch 14, wobei die Dotiersubstanzatome mindestens Arsen oder Antimon umfassen.
  18. Die Halbleiterstruktur nach Anspruch 14, wobei das Substrat (12) eine Dotiersubstanzkonzentration von etwa 5 × 1018 Phosphoratomen/cm3 oder größer aufweist, und die Abstandsschicht (14) eine Dotiersubstanzkonzentration von etwa 2 × 1014 bis 20 × 1017 Phosphoratomen/cm3 aufweist.
  19. Die Halbleitervorrichtung nach Anspruch 1 oder 14, umfassend eine einzige Halbleitervorrichtung.
  20. Ein Verfahren (100) zum Herstellen einer Halbleitervorrichtung (10) auf einem Siliziumsubstrat (12), wobei das Siliziumsubstrat (12) stark mit Phosphoratomen dotiert ist, wobei das Verfahren umfasst: Bilden (102) einer Abstandsschicht (14) über dem Substrat (12); Dotieren (104) der Abstandsschicht (14) mit Dotiersubstanzatomen, die in der Abstandsschicht (14) einen Diffusionskoeffizienten aufweisen, der geringer ist als ein Diffusionskoeffizient von Phosphor in Silizium; Bilden (106) einer Epitaxieschicht (16) über dem Substrat (12); und Bilden einer aktiven Schicht (20) über dem Substrat.
  21. Das Verfahren nach Anspruch 20, wobei die Dotiersubstanzatome mindestens Arsen oder Antimon umfassen.
  22. Das Verfahren nach Anspruch 20, wobei die Verfahrensschritte des Bildens (102) und Dotierens (104) im Wesentlichen gleichzeitig erfolgen.
  23. Das Verfahren nach Anspruch 20, wobei das Bilden (102) einer Abstandsschicht (14) epitaxial gewachsenes Silizium umfasst.
  24. Das Verfahren nach Anspruch 20, wobei die Abstandsschicht (14) direkt auf dem Substrat (12) gebildet wird, und die Epitaxieschicht (16) über der Abstandsschicht (14) angeordnet ist, und der aktive Bereich (20) über der Epitaxieschicht (16) angeordnet ist.
  25. Das Verfahren nach Anspruch 20, wobei die Verfahrensschritte eine einzige Halbleitervorrichtung bilden.
  26. Eine Halbleitervorrichtung (10), umfassend: ein stark mit Phosphor dotiertes Siliziumsubstrat (12); eine über dem Substrat (12) angeordnete Abstandsschicht (14), wobei die Abstandsschicht (14) mit Dotiersubstanzatomen dotiert ist, die in der Abstandsschicht (14) einen Diffusionskoeffizienten aufweisen, der geringer ist als ein Diffusionskoeffizient von Phosphoratomen in Silizium; und eine über dem Substrat (12) angeordnete Epitaxieschicht (16); einen Drainbereich (22) innerhalb der Epitaxieschicht (16); und eine über dem Drainbereich (22) angeordnete Vorrichtungsschicht (20).
  27. Die Halbleitervorrichtung nach Anspruch 26, wobei die Vorrichtungsschicht (20) eine oder mehrere Well-Bereiche (24), Body-Bereiche (26) und Source-Bereiche (28) umfasst.
  28. Die Halbleitervorrichtung (10) nach Anspruch 27, wobei die Vorrichtungsschicht (20) weiterhin ein oder mehrere Gate-Gräben (30) umfasst, wobei ein dielektrisches Material (32) die Gate-Gräben (30) überzieht und ein leitendes Gate-Material (34) über dem dielektrischen Material (32) und innerhalb der Gate-Gräben (30) angeordnet ist.
  29. Die Halbleitervorrichtung (10) nach Anspruch 26, wobei die Abstandsschicht (14) zu etwa zwei bis etwa zwanzig mal der Dotiersubstanzkonzentration der Epitaxieschicht (16) dotiert ist.
  30. Die Halbleitervorrichtung (10) nach Anspruch 26, wobei die Abstandsschicht (14) zu einer Dotiersubstanzkonzentration von etwa 2 × 1014 bis etwa 20 × 1017 Atomen/cm3 dotiert ist.
  31. Die Halbleitervorrichtung (10) nach Anspruch 26, wobei die Dotiersubstanzatome aus einer Gruppe ausgewählt sind, die Arsen und Antimon umfasst.
DE112005001048.1T 2004-05-21 2005-05-19 Halbleitervorrichtung mit einer Abstandsschicht, die mit langsamer diffundierenden Atomen dotiert ist als das Substrat, Verfahren zur Herstellung einer solchen Halbleitervorrichtung, Metalloxid-Halbleiter und Halbleiterstruktur Expired - Fee Related DE112005001048B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/851,764 2004-05-21
US10/851,764 US7132715B2 (en) 2004-05-21 2004-05-21 Semiconductor device having a spacer layer doped with slower diffusing atoms than substrate
PCT/US2005/017631 WO2005114741A2 (en) 2004-05-21 2005-05-19 Semiconductor device having a spacer layer doped with slower diffusing atoms than substrate

Publications (2)

Publication Number Publication Date
DE112005001048T5 DE112005001048T5 (de) 2007-05-03
DE112005001048B4 true DE112005001048B4 (de) 2016-12-15

Family

ID=35374391

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112005001048.1T Expired - Fee Related DE112005001048B4 (de) 2004-05-21 2005-05-19 Halbleitervorrichtung mit einer Abstandsschicht, die mit langsamer diffundierenden Atomen dotiert ist als das Substrat, Verfahren zur Herstellung einer solchen Halbleitervorrichtung, Metalloxid-Halbleiter und Halbleiterstruktur

Country Status (7)

Country Link
US (2) US7132715B2 (de)
JP (1) JP2008500744A (de)
KR (1) KR101218001B1 (de)
CN (2) CN101023531A (de)
DE (1) DE112005001048B4 (de)
TW (1) TWI375982B (de)
WO (1) WO2005114741A2 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7745289B2 (en) 2000-08-16 2010-06-29 Fairchild Semiconductor Corporation Method of forming a FET having ultra-low on-resistance and low gate charge
DE102006033505B4 (de) * 2006-07-19 2010-09-16 Infineon Technologies Austria Ag Halbleitervorrichtung mit reduziertem "Tail"-Widerstand und Herstellungsverfahren für eine solche
KR20090034506A (ko) * 2007-10-04 2009-04-08 주식회사 카이로라이트 악취 및 ＶＯＣ'ｓ 제거기능을 갖는 친유성 실리케이트 및그 제조방법
CN103295911A (zh) * 2013-05-13 2013-09-11 成都瑞芯电子有限公司 一种功率mosfet的沟槽终端结构及制造方法
US10741638B2 (en) * 2018-08-08 2020-08-11 Infineon Technologies Austria Ag Oxygen inserted Si-layers for reduced substrate dopant outdiffusion in power devices
JP7405517B2 (ja) 2019-03-29 2023-12-26 ローム株式会社 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0453026A2 (de) * 1990-04-20 1991-10-23 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe Verfahren zur Herstellung einer vergrabenen Drain- oder Kollektorzone für monolythische Halbleiteranordnungen

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63138767A (ja) * 1986-11-29 1988-06-10 Tdk Corp 縦形半導体装置用半導体基体およびその製造方法
US4893160A (en) * 1987-11-13 1990-01-09 Siliconix Incorporated Method for increasing the performance of trenched devices and the resulting structure
US5814858A (en) * 1996-03-15 1998-09-29 Siliconix Incorporated Vertical power MOSFET having reduced sensitivity to variations in thickness of epitaxial layer
JP3077592B2 (ja) * 1996-06-27 2000-08-14 日本電気株式会社 デジタル回路とアナログ回路が混在する半導体集積回路装置およびその製造方法
GB9907184D0 (en) * 1999-03-30 1999-05-26 Philips Electronics Nv A method of manufacturing a semiconductor device
US6437375B1 (en) * 2000-06-05 2002-08-20 Micron Technology, Inc. PD-SOI substrate with suppressed floating body effect and method for its fabrication
US6713351B2 (en) * 2001-03-28 2004-03-30 General Semiconductor, Inc. Double diffused field effect transistor having reduced on-resistance
JP2003068751A (ja) * 2001-08-27 2003-03-07 Nec Yamagata Ltd 半導体装置及びその製造方法
US20030162360A1 (en) * 2002-02-25 2003-08-28 Beasom James D. Reduced mask count buried layer process
JP2005191247A (ja) * 2003-12-25 2005-07-14 Nec Electronics Corp 半導体基板及びそれを用いた半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0453026A2 (de) * 1990-04-20 1991-10-23 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe Verfahren zur Herstellung einer vergrabenen Drain- oder Kollektorzone für monolythische Halbleiteranordnungen

Also Published As

Publication number Publication date
KR20070006916A (ko) 2007-01-11
CN101645460A (zh) 2010-02-10
CN101023531A (zh) 2007-08-22
TWI375982B (en) 2012-11-01
JP2008500744A (ja) 2008-01-10
DE112005001048T5 (de) 2007-05-03
WO2005114741A3 (en) 2006-11-09
KR101218001B1 (ko) 2013-01-02
US20050258481A1 (en) 2005-11-24
TW200539294A (en) 2005-12-01
WO2005114741A2 (en) 2005-12-01
US20070059906A1 (en) 2007-03-15
US7132715B2 (en) 2006-11-07
CN101645460B (zh) 2012-12-26

Similar Documents

Publication Publication Date Title
DE102013101113B4 (de) Leistungs-MOS-Transistor und Verfahren zu dessen Herstellung
DE60222751T2 (de) Feldeffekttransistorstruktur und herstellungsverfahren
DE3889245T2 (de) Integrierter und kontrollierter Leistungs-MOSFET.
DE69221188T2 (de) Feldeffekttransistorstruktur und Verfahren zur Herstellung
DE112005003893B3 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE4212829C2 (de) Verfahren zur Herstellung von Metall-Oxid-Halbleiter-Feldeffekttransistoren
DE102006019835B4 (de) Transistor mit einem Kanal mit Zugverformung, der entlang einer kristallographischen Orientierung mit erhöhter Ladungsträgerbeweglichkeit orientiert ist
DE19744687A1 (de) Feldeffekttransistor und Herstellungsverfahren desselben
DE4407250B4 (de) Verfahren zur Herstellung eines PMOS-Feleffekttransistors, in einem Halbleiterbauelement, PMOS-Feldeffekttransistor, Polysiliziumschicht in einem Halbleiterbauelement und Verfahren zu deren Herstellung
DE68925116T2 (de) In gemischter Technologie hergestellte integrierte Schaltung mit CMOS-Strukturen und leistungsfähigen lateralen Bipolartransistoren mit erhöhter Early-Spannung und Herstellungsverfahren dafür
DE102011085331B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102008029866B4 (de) Laterales DMOS-Bauelement und Verfahren zu seiner Herstellung
DE2512373A1 (de) Sperrschicht-oberflaechen-feldeffekt- transistor
DE102006045441A1 (de) Verfahren zur Herstellung einer Halbleiterbauelementanordnung mit einer Trenchtransistorstruktur
DE69020160T2 (de) Misfet-anordnung mit abmessungen im submikrometerbereich und beseitigung der heissen ladungsträger.
DE112005001048B4 (de) Halbleitervorrichtung mit einer Abstandsschicht, die mit langsamer diffundierenden Atomen dotiert ist als das Substrat, Verfahren zur Herstellung einer solchen Halbleitervorrichtung, Metalloxid-Halbleiter und Halbleiterstruktur
DE19517002C2 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE19536495A1 (de) Lateraler Feldeffekttransistor und Verfahren zu seiner Herstellung
DE10224003B4 (de) Halbleitervorrichtung und Verfahren für ihre Herstellung
DE60132129T2 (de) Halbleiterbauelement mit LDD-Struktur und dessen Herstellungsverfahren
DE102016114913B4 (de) Leistungs-Mosfets und Verfahren zu deren Herrstellung
DE69105621T2 (de) Herstellungsverfahren eines Kanals in MOS-Halbleiteranordnung.
DE102006045126B4 (de) Verfahren zur Herstellung einer Anschlusselektrode für zwei übereinander angeordnete Halbleiterzonen
DE3728849A1 (de) Mis (metallisolatorhalbleiter)-halbleitervorrichtung und verfahren zur herstellung derselben
DE10341359B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed

Effective date: 20120308

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee