JPS60109260A - 補償された多結晶シリコン抵抗素子 - Google Patents

補償された多結晶シリコン抵抗素子

Info

Publication number
JPS60109260A
JPS60109260A JP12215984A JP12215984A JPS60109260A JP S60109260 A JPS60109260 A JP S60109260A JP 12215984 A JP12215984 A JP 12215984A JP 12215984 A JP12215984 A JP 12215984A JP S60109260 A JPS60109260 A JP S60109260A
Authority
JP
Japan
Prior art keywords
polycrystalline silicon
resistive element
doping
resistance
compensated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12215984A
Other languages
English (en)
Inventor
ミン・サング・チヨイ
デスモンド・エイ・フイツツパトリツク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS60109260A publication Critical patent/JPS60109260A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20Resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3215Doping the layers
    • H01L21/32155Doping polycristalline - or amorphous silicon layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、高信頼性及び再現性を有する多結晶シリコン
抵抗素子に係る。
[従来技術] 多結晶シリコンを抵抗素子として用いることは、集積回
路の製造に於て周知である。例えば、米国特許第428
5117号明細書は、絶縁ゲート型FET及びそれに関
連する負荷抵抗素子の両方を含む集積回路の製造方法に
ついて記載している。
その方法は、負荷抵抗素子のために多結晶シリコン層を
用い、導電率修正物質即ちドーパントを拡散することに
より多結晶シリコンの負荷抵抗素子の抵抗を制御してい
る。日本特開昭55−82458号明細書は、抵抗率を
増加させるために多結晶シリコンに窒素又は酸素を注入
することについて記載している。米国特許第35701
14号明細書は、燐又は硼素のいずれかを注入すること
により多結晶シリコンの抵抗率を減少させることについ
工記載しており、又アクセプタ又はドナーのドーパント
不純物を選択的に注入することにより多結晶シリコンの
導電型を選択的に制御することについても記載している
Journal of A 1ied Ph 5ics
 第46巻、1975年、第5247頁乃至第5254
頁に於ける、5etoによる、”The Electr
ical Properties ofPolycry
stalline 5ilicon Films”と題
する論文は、ドーピング濃度に対する多結晶シリコンの
抵抗率の依存性について記載している。その依存性の勾
配は極めて急峻であり、従って抵抗率の値を厳密に制御
するためには製造中に極めて多くの配慮が成されねばな
らない。更に、温度に於ける小さな変化は抵抗率に大き
な変化を生じ、即ち抵抗の温度係数が極めて大きい。
それらの特性は、多結晶シリコン抵抗素子の使用に於て
問題を生じる。多結晶シリコン抵抗素子の製造中の材料
及び処理に於ける小さなそして恐らく制御不可能な変化
は、多結晶シリコンの抵抗に大きな変化を生ゼしめる。
許容される収率を維持すべき場合には、設計は広範囲の
抵抗を許すものでなければならない。そのような広範囲
の抵抗は、高性能の装置に適合しない。更に、多結晶シ
リコン抵抗素子を含む装置は、極めて広範囲の温度に於
て動作することが予測される。大きな抵抗の温度係数は
、抵抗に大きな変化を生ぜしぬる。
従って、設計が広範囲の抵抗を許すものでなければなら
ず、又は動作温度が著しく制限される。
それらの抵抗率の変化を制御するためには、電気の伝導
のメカニズムを理解する必要がある。前述の5etoに
よる論文は、多結晶シリコンに於ける電気伝導は、多結
晶シリコンの粒界に於けるトラップ状態によって制御さ
れると結論している。
IEEE Transactions on Elec
tron Devices、第ED−28巻、1981
年、第818頁乃至第830頁に於ける、Lu等による
、” Modeling andOptimizati
on of Monolithic Po1ycrys
tallineSilicon Re5istors”
と題する論文は、電気伝導のモデル及び温度効果につい
て論じている。
集積回路に於て用いられているもう1つの型の抵抗素子
は、例えばシリコンの如き半導体の抵抗素子である。シ
リコン抵抗素子も同様に、半導体の性質のために、抵抗
の温度係数が大きい。米国特許第3683306号明細
書は、抵抗率の温度依存性を低下させる方法について記
載している。
その方法は、シリコン中に、2つの型のドーノベント、
即ち硼素又は燐の如きアクセプタ又はドナーのドーパン
ト及び錫の如き電気的に不活性のドーパン1−を導入し
ている。それらの2つのドーパントの間には、補償は何
ら存在しない。しかしながら、その電気的に不活性のド
ーパントは更に散乱を生ぜしぬる。Ion Im 1a
ntation 1nin Sem1conducto
rs Springer−Verlag、 Berl、
in。
1971年、第357頁乃至361頁に於ける、N1c
holas等による、”New Techniques
 forImproving Iligh Value
 Ion Implanted Re5istorq”
と題する論文は、電気的に活性のドーパント及び電気的
に不活性のドーパントを用いている、同様なダブル・ド
ーピングについて記載している。
多結晶シリコン抵抗素子の信頼性を増すためにイオン注
入を用いることは、多結晶シリコンの電気伝導のメカニ
ズムが単結晶シリコンの場合と極めて異なるために、従
来に於ては確実性を有していなかった。
[発明が解決しようとする問題点] 本発明の目的は、高い信頼性及び再現可能な抵抗を有し
、抵抗率の温度係数が小さい多結晶シリコン抵抗素子を
提供することである。
[問題点を解決するための手段] 本発明は、絶縁層と、所定の幅及び2つの接点領域間の
所定の長さを有する上記絶縁層上の多結晶シリコン層と
、上記多結晶シリコン層中に上記長さに亘り実質的に均
一に含まれている所定のアクセプタ濃度のP型ドーパン
トと、上記多結晶シリコン層中に上記長さに亘り実質的
に均一に含まれている所定のドナー濃度のN型ドーパン
トとを有し、上記アクセプタ濃度と上記ドナー濃度との
差である正味ドーパント濃度を有している、補償された
多結晶シリコン抵抗素子を提供する。
[実施例] 多結晶シリコンは異なる寸法の微結晶より成る。
各微結晶は、成る一定の結晶方向を有しており、粒界、
即ち配列の乱れた略1nmの厚さの原子層を経て、隣接
する微結晶に結合している。多結晶半導体に於ける電気
伝導のメカニズム及びエネルギ帯の構造は、粒界によっ
て修正される。最も広く受入れられている電気伝導のメ
カニズムは、前述のLu等による論文に記載されている
如き、キャリア・トラップ・モデルである。粒界は、多
結晶シリコンの微結晶の本質的(intrinsic)
フェルミ準位に関してエネルギETに配置されたキャリ
ア・トラップ位置を含む。そのトラップ位置の密度は、
表面電荷Qr/a&として測定される。単結晶シリコン
のエネルギ帯構造は、粒界の近傍を除けば、多結晶シリ
コンの場合も同じである。多結晶シリコンがN型又はP
型の材料をドープされた場合、中性のトラップがそれら
のキャリアをトラップすることにより帯電し、従って粒
界の近傍に於て多結晶シリコンの微結晶が空乏化する。
その結果、帯電したトラップにより、電位障壁V、が粒
界の近傍に形成される。空乏層の幅はトラップされた電
荷の量により変化する。従って、多結晶シリコシの有効
キャリア濃度及び導電率が粒界効果によって著しく低下
する。電気伝導のメカニズムは、粒界の電位よりも高い
エネルギを有する有効キャリアの熱電子放出から主に生
じるものと考えられる。多結晶シリコンに於けるキャリ
アの移動度の最小値及びシート抵抗Rsの急峻な勾配は
、その電位障壁の存在によるものである。
シート抵抗は、多結晶シリコンの薄膜に特に有用な抵抗
率の測定値である。それは、単位幅及び単位高さの所与
の厚さの被膜の抵抗である。シート抵抗はΩ又はΩ/口
として表わされる。
イオン注入量に対するR6の最大の感度は中間のドーピ
ング・レベル(2X 101″乃至1019/d)に於
て生じ、それは、それらの濃度に於て、粒界のトラップ
位置が未だ飽和されておらず、電位障壁の高さが未だ増
加しているためである。この濃度の範囲はRsの値の高
い抵抗素子に用いられる範囲である。より高いドーピン
グ・レベルに於ては1粒界が飽和され、空乏層の幅及び
電位障壁の高さの両方が減少して、注入量に対するR8
の感度が低下する結果となる。従来技術に従って多結晶
シリコンに硼素をイオン注入することにより幾つかの多
結晶シリコン抵抗素子を形成し、それらのシート抵抗を
測定してみた結果が、第2図に於て線10.12.14
及び16により、ドーピング濃度の逆数の関数として、
多結晶シリコン抵抗素子の4つの異なる成長条件につい
てプロットされている。その多結晶シリコンは、2つの
異なる厚さ、即ち線10.12及び16により表わされ
ている抵抗素子に於ては300nm、そして線14によ
り表わされている抵抗素子に於ては400nmの厚さに
付着された。それらの各抵抗素子は、第1図に示されて
いる如きアニール温度及びアニール時間でアニールされ
た。Lu等及び5etoも同様なプロットを示しており
、彼等はより広い範囲の濃度に亘って実験的にシート抵
抗を測定している。第2図に示されているドーピング濃
度の範囲は、集積回路に於ける多くの適用例に特に望ま
しい、より高いシート抵抗を与える範囲である。ドーピ
ング濃度に於ける係数2の変化は、シート抵抗に於て略
10の係数の変化を生じることが理解される。このドー
ピング濃度に対する大きな依存性は、多結晶シリコン抵
抗素子の製造に於けるシート抵抗の制御を困難にする。
多結晶シリコンに於ける電気伝導のメカニズムを理解す
ることは、ドーピング濃度の変化に対する感度がより低
いシート抵抗を有する多結晶シリコン抵抗素子を得るた
めに役立つものと考えられる。この場合も、電気伝導の
基本的メカニズムは同様である。しかしながら、多結晶
シリコンに於けるドーピングを補償すること、即ちN型
ドーパント及びP型ドーパントの両方を用いて、それら
の2つのドーピング・レベルの間の差である正味のドー
ピング濃度を得ることが提案される。その結果1粒界の
トラップが両種のキャリア、即ち電子及び正孔で帯電さ
れる。単結晶シリコンに於ける補償の効果は、電気伝導
特性が主として正味の即ち補償されたビーピング・レベ
ルにより決定されるので、余り大きくない。しかしなが
ら、多結晶シリコンに於ては、両種のキャリアが粒界に
於てトラップされている場合には、一方のドーピング濃
度が他方のドーピング濃度よりもどれだけ高いかによっ
て正味のドーピングの効果が決定されるとしても、粒界
に於ける有効障壁高さが補償されたドーピングによって
低下する。電気伝導は粒界に於ける電位の高さに極めて
敏感であるので、僅かな電位の低下も、正味ドーピング
濃度に対するシート抵抗の感度を著しく修正させる。
本発明の有効性を証明するために、従来技術による多結
晶シリコン抵抗素子と同様な、更に2つの多結晶シリコ
ン抵抗素子が形成され、それらの特性は第2図に於て線
18及び20により示されている。しかしながら、それ
らの2つの抵抗素子に於ては、アクセプタ・ドーパント
である硼素をイオン注入することによりバックグラウン
ド・ドーピングが施されてから、反対導電型のドナー・
ドーパントである燐を用いて更にイオン注入が施された
。その処理については後に詳述する。線18により特性
が示されている一方の抵抗素子には。
2 X 101g/iのバックグラウンド・ドーピング
が施された。それから、反対導電型の第2のイオン注入
が行われて、5X10”/c+/及び101gの正味ド
ーピング濃度が得られた。線18は、それらの2つの実
験点に基づいてプロットされている。
その多結晶シリコンの厚さ及びアニール条件は、線12
により表わされている補償されてい。ない抵抗素子の場
合と同一であった。第2図にプロットされている正味ド
ーピング濃度Nt、−Noは、バックグラウンド・ドー
ピングと第2のイオン注入により導入されたドーピング
とめ差である。第2図から理解される如く、正味ドーピ
ング濃度に対するシート抵抗の依存性は、補償を用いる
ことによって著しく減少する。他方の補償された多結晶
シリコン抵抗素子は、5 X 10”/dのバックグラ
ウンド・ドーピングを用いて形成され、その抵抗率の特
性は線20により表わされている。その多結晶シリコン
の厚さ及びそのアニール条件は、線14により表わされ
ている補償されていない抵抗素子の場合と同様である。
この場合にも、ドーピング濃度に対する依存性が減少し
ている。更に、これらの実験は、バックグラウンド・ド
ーピングの増加がドーピング濃度に対するシート抵抗の
依存性を減少させることを示している。
更に、第3図に於て正味ドーピング濃度の関数として示
されている抵抗率特性を有する、5つの補償された多結
晶シリコン抵抗素子を用いて比較が行われた。それらの
中の第1多結晶シリコン抵抗素子に於ては、厚さ300
nmの多結晶シリコン層が基板上に付着された。アクセ
プタ・ドーパン1〜をイオン注入する事により、7.3
X10”/dのバックグラウンド・ドーピングが施され
た。
更に、ドナー・ドーパントの第2イオン注入が行われて
、第3図に示されている正味ドーピング濃度が生じた。
松に、その試料は、1000℃で81分間アニールされ
た。曲線22は、それらの実験的に測定された点をプロ
ットしている。第3図から理解される如く、ドーピング
濃度に対するシート抵抗の依存性はゆるい勾配を有して
いる。第2多結晶シリコン抵抗素子は、アクセプタ・ド
ーパン1−によるバックグラウンド・ドーピングが9゜
I X 101″/dに増加された以外は、曲線22の
場合と同様にして形成された。それらの結果は曲線24
によりプロットされている。第3多結晶シリコン抵抗素
子は2 X 1019/cJのバックグラウンド・ドー
ピングが用いられた以外は、同様にして形成され、その
抵抗値特性は曲線26により示されている。それらの3
本の曲線22.24及び26から理解される如く、バッ
クグラウンド・ドーピングに於ける増加は、所与の正味
ドーピング濃度に関してシート抵抗を低下させるととも
に、正味ドーピング濃度に対するシート抵抗の依存性を
低下させる傾向を有する。
第4多結晶シリコン抵抗素子は、該抵抗素子への接触を
容易にするために該抵抗素子の接点領域に於て更に硼素
を用いたイオン注入が行われた以外は1曲線26の場合
と同様にして形成された。
それらは又、更に900℃で30分間アニールされた。
この抵抗素子の抵抗値特性は曲線28により示されてお
り、この曲線28は、更に施された接点領域に於けるイ
オン注入がシート抵抗に小さな影響しか与えないことを
示している。第5多結晶シリコン抵抗素子は、アクセプ
タ・ドーパントによる5 X 10”/ai?のバック
グラウンド・ドーピングを用いて形成され、950℃で
64分間アニールされた。この抵抗素子にも、接点領域
に於けるイオン注入及びアニーリングが更に施された。
その抵抗値特性は曲線30により示されている。
この曲線30は、第2図の曲線20の場合と同じ試料に
関する特性を示している。
前述の如く、ドーピング濃度に対する抵抗率の依存性の
低下は、製造中に於ける抵抗素子の制御性を増加させる
だけでなく、温度に対しても僅かに小さい又は少くとも
同等の抵抗率の依存性を生じるべきである。集積回路は
典型的には広範囲の動作温度に亘って動作するように設
計されているため、抵抗率の温度係数が大きいと、設計
の問題が生じる。第4図は、曲線32に於ては、補償さ
れていない多結晶シリコン抵抗素子に於ける抵抗率の温
度係数をシート抵抗の関数として示しており、曲線34
に於ては、補償された多結晶シリコン抵抗素子の幾つか
の例の場合を示している。第4図にプロットされている
如く、抵抗率の温度係数は、25乃至125℃に於て測
定されたシート抵抗に於ける百分率の変化である。補償
された抵抗素子に於ける抵抗率の温度係数は、補償され
ていない抵抗素子の場合よりも幾分小さいことが解る。
次に、多結晶シリコン抵抗素子を製造するための1つの
方法について述べる寸その方法は、前述の実験のために
用いられた抵抗素子を製造するために用いられた。しか
しながら、本発明は、この方法により製造された多結晶
シリコン抵抗素子のみに限定されることはない。
第5図は、補償された多結晶シリコン抵抗素子の製造に
於ける初期の工程を示している。単結晶シリコンのスラ
イスが基板40として用いられ、基板40が熱酸化され
てベース酸化物層即ち絶縁層42が形成され、そのベー
ス酸化物層42上に多結晶シリコン抵抗素子が設けられ
る。ベース酸化物層42上に、多結晶シリコン層44が
低圧の化学的気相付着により付着される。前述の例に於
ては、多結晶シリコン層44の厚さは300乃至400
nmの範囲である。多結晶シリコン層44上に、キャッ
ピング酸化物46が熱酸化又は他の手段により成長され
る。キャッピング酸化物46は、多結晶シリコン層44
を保護するために設けられる。それから、2つのイオン
注入が行われる。
各々のイオン注入は、キャッピング酸化物46を経て下
の多結晶シリコン層44にドーピングを施す。それらの
イオン注入の一方に於てはP型ドーパントそして他方に
於てはN型ドーパントが用いられ、この場合には、硼素
及び燐が用いられている。前述の抵抗素子の製造に於て
は、燐のドーピングの前に高濃度の硼素のバックグラウ
ンド・ドーピングが行われたが、イオン注入の順序は重
要でないように思われる。米国特許第3909305号
明細書に記載されている如き、シュアル・イオン注入装
置を用いて1両方のイオンを同時に注入することも可能
である。正味ドーピング濃度、従って正味キャリア密度
を決定するのは2つのドーパント濃度の差であるので、
2つのイオン注入の注入量は重要である。従来技術に於
て行われているイオン注入は、注入量を1%以内に制御
することができ、これは本発明の実施に於て適合する。
例えば、10にΩ/口のシート抵抗を有する多結晶シリ
コン抵抗素子が望まれる場合には、補償されていない多
結晶シリコン抵抗素子は8 X 10111/dの近傍
のドーピングを要する。しかしながら、このドーピング
の範囲に於ては、補償されていない多結晶シリコン抵抗
素子に於けるR8の変化が極めて大きいことが解った。
しかしながら、補償された多結晶シリコン抵抗素子に同
一のシート抵抗値を得たい場合には、硼素9 、 I 
X 10’!/a+?及びR2,9x 10”/a# 
(第2図(71曲線24を参照)のドーピング濃度が用
いられる。これらのドーピング・レベルに於ては、ドー
ピング濃度に対するRsの感度に関する制御の問題は何
ら生じない。それから、イオン注入された多結晶シリコ
ン及びそれに関連する構造体が、イオン注入により導入
された損傷を除くためにアニールされる。
典型的なアニール条件については、第2図及び第3図に
関連して既に述べた。
この時点に於て、多結晶シリコン抵抗素子の抵抗特性は
設定されている。しかしながら、抵抗素子を画定しそし
てそれに接点を設けることが未だ残されている。第1図
に示されている如く、多結晶シリコン抵抗素子の横方向
の広がりを限定する第1フオトレジスト・パターンが設
けられる。次に、反応性イオン・エツチングにより、キ
ャッピング酸化物46及び多結晶シリコン層44が除去
されて、多結晶シリコン抵抗素子の広がりが物理的に限
定される。それから、第1フオトレジスト・パターンが
剥離される。
次に、窒化物層48がチップ全体に付着される。
窒化物層48の目的の1つは、先のイオン・エツチング
に於て露出された多結晶シリコン層44の壁を覆うこと
である。次に、多結晶シリコン抵抗素子の両端に接点領
域を画成する第2フオトレジスト・パターンが設けられ
る。それから、比較的多い注入量のバックグラウンド・
ドーパントが、多結晶シリコン抵抗素子の2つの端部に
於ける上面に於て、窒化物層48及びキャッピング酸化
物46を経て、2つの接点領域50及び52.中にイオ
ン注入される。それらの接点領域50及び52に於ける
最終的ドーピング濃度は10”/cJよりも高くなるべ
きである。それらの接点領域に於けるイオン注入の後、
フォトレジスト・パターンにより覆われていない接点領
域50及び52の近傍に於ける窒化物層48及qキヤツ
ピング酸化物46が第2反応性イオン・エツチングによ
り除去される。このエツチングは、次に接点が形成され
るように、多結晶シリコン層44の接点領域50及び5
2を露出させる。それから、フォトレジスト・パターン
が剥離される。接点領域に於けるイオン注入の効果は、
2つの接点領域50及び52に信頼性のあるオーム接点
を設けることである。
それから、チップに第27二−リング、即ち接点領域に
於けるイオン注入により導入された損傷を除去するため
の接点アニーリングが施される。
その接点アニーリングの条件は、一般的には、初めのア
ニーリングの条件に対応する。接点を形成する準備とし
てイオン注入が行われていない場合には、上記接点アニ
ーリングが必要でないことはもちろんである。接点アニ
ーリングの後、チップ全体が、緩衝されたHFエツチン
グ剤中に浸漬される。最終的な一連の工程に於て、電気
接点54及び56が、電子銃による蒸着又はスパッタリ
ングを用いて白金を付着することにより形成される。
それから、白金の電気接点54及び56が焼結されて、
薄い珪化白金(PtSi)層が形成される。次に、電気
的接続のために、アルミニウム・リード58及び60が
付着されるにのようにして、装置の製造が完了し、該装
置は使用及び測定可能な状態になる。
上記技術を用いた場合には、所与のドーピング濃度に於
けるシート抵抗の変化は小さく、2乃至3%の標準偏差
を有することが解った。
以上に於ては、正味のドーピングがP型になるように、
より高濃度の硼素のバックグラウンド・ドーピング及び
より低濃度の燐のドーピングを用いて補償された多結晶
シリコン抵抗素子について述べたが、本発明による補償
された多結晶シリコン抵抗素子はより高いP型の濃度で
なくより高いN型の濃度を用いても制造することができ
る。更に、硼素−砒素及び硼素−アンチモンの如き組合
せが用いられるように、ドーピングの種を変更すること
も可能である。
[発明の効果] 本発明によれば、高い信頼性及び再現可能な抵抗を有し
、抵抗率の温度係数が小さい多結晶シリコン抵抗素子が
得られる。
【図面の簡単な説明】
第1図は完成された本発明による補償された多結晶シリ
コン抵抗素子を示す縦断面図、第2図は従来技術による
多結晶シリコン抵抗素子及び本発明による多結晶シリコ
ン抵抗素子の両方のシート抵抗を正味ドーピング濃度の
逆数の関数として対数目盛で示しているプロット、第3
図は異なるバックグラウンド・ドー・ピング濃度を有す
る5つの補償された多結晶シリコン抵抗素子に於けるシ
ート抵抗を正味ドーピング濃度の関数として対数目盛で
示しているプロン1−1第4図は補償されていない多結
晶シリコン抵抗素子及び本発明による補償された多結晶
シリコン抵抗素子の両方に於ける抵抗の温度係数をシー
ト抵抗の関数として示しているプロット、第5図は部分
的に製造された補償された多結晶シリコン抵抗素子を示
す縦断面図である。 40・・・・単結晶シリコン基板、42・・・・ベース
酸化物層(絶縁層)、44・・・・多結晶シリコン層、
46・・・・キャッピング酸化物、48・・・・窒化物
層、50.52・・・・接点領域、54.56・・・・
電気接点、58.60・・・・アルミニウム・リード゛
。 出願人 インターナショナル・ビジネス・マシーンズ・
コーポレーション 代理人 弁理士 岡 1) 次 生 (外1名) 第2図 シート抵1九 (kへ101 第4図 手続補正窃:(方式) 昭和59年10月lン日 特許庁長官 志 賀 学 殿 1、事件の表示 昭和59年 特許願 第122159号2、発明の名称 補償された多結晶シリコン抵抗素子 3、補正をする者 1事件との関係 特許出願人 4、代理人 6、補正の対象 (1) 明細書の発明の詳細な説明の欄7、補正の内容 (1)明、l1ll書第2頁第20行目にrJourn
al ofApplied Physics、Jとある
のを、「ジャーナル・オン・アプライド・フィジックス
(Journal ofApplied Physic
s) Jと訂正する。 (2)明細書第3頁第1〜3行目に[に於ける、5at
oによる・・・・・・と題する論文)とあるのを。 「の論文」と訂正する。 (3)明細書第4頁第9〜10行目にrIEEETra
nsactions on Elactron Dev
icesJとあるのを、[アイイーイーイー・トランザ
クションズ・オン・エレクトロン・ディバイスイズ(I
EEE Transactions on Elact
ron Devices)Jと訂正する。 (4)明細書節4亘第】1〜13行目に「に於ける、 
Lu等による・・・・・・と題する論文」とあるのを、
「の論文」と訂正する。 (5)明細書第5頁第7〜10行目にr Ion・・・
・・・。 Berlin r Jとあるのを、[ベルリンのスブリ
ンガー発行、半導体のイオン注入に関する第2回国際会
議の議事録(Proceedings of the2
nd International Conferen
ce on IonImplantation in 
Sem1conductors、 Springer−
Verlag、Berlin、)Jと訂正する。 (6)明細書第5頁第11〜14行目に「に於ける、・
・・・・・と題する1文」とあるのを、「の論文」と訂
正する。

Claims (1)

    【特許請求の範囲】
  1. 絶縁層と、所定の幅及び2つの接点領域間の所定の長さ
    を有する上記絶縁層上の多結晶シリコン層と、上記多結
    晶シリコン層中に上記長さに亘り実質的に均一に含まれ
    ている所定のアクセプタ濃度のP型ドーパントと、上記
    多結晶シリコン層中に上記長さに亘り実質的に均一に含
    まれている所定のドナー濃度のN型ドーパントとを有し
    、上記アクセプタ濃度と上記ドナー濃度との差である正
    味ドーパント濃度を有している、補償された多結晶シリ
    コン抵抗素子。
JP12215984A 1983-11-15 1984-06-15 補償された多結晶シリコン抵抗素子 Pending JPS60109260A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US55219183A 1983-11-15 1983-11-15
US552191 1983-11-15

Publications (1)

Publication Number Publication Date
JPS60109260A true JPS60109260A (ja) 1985-06-14

Family

ID=24204306

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12215984A Pending JPS60109260A (ja) 1983-11-15 1984-06-15 補償された多結晶シリコン抵抗素子

Country Status (3)

Country Link
EP (1) EP0145926B1 (ja)
JP (1) JPS60109260A (ja)
DE (1) DE3473088D1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4658378A (en) * 1982-12-15 1987-04-14 Inmos Corporation Polysilicon resistor with low thermal activation energy
JPS62503064A (ja) * 1985-05-17 1987-12-03 エアー・プロダクツ・アンド・ケミカルズ・インコーポレーテッド テトラフルオロホウ酸塩を用いるイオン注入
JPH0654795B2 (ja) * 1986-04-07 1994-07-20 三菱電機株式会社 半導体集積回路装置及びその製造方法
EP0255968A3 (en) * 1986-08-08 1988-08-10 SILICONIX Incorporated High sheet resistance polycrystalline silicone film for increasing diode breakdown voltage
GB8710359D0 (en) * 1987-05-01 1987-06-03 Inmos Ltd Semiconductor element
US4994400A (en) * 1989-01-27 1991-02-19 Tektronix, Inc. Method of fabricating a semiconductor device using a tri-layer structure and conductive sidewalls
JPH02303154A (ja) * 1989-05-18 1990-12-17 Fujitsu Ltd 半導体装置の製造方法
US5210438A (en) * 1989-05-18 1993-05-11 Fujitsu Limited Semiconductor resistance element and process for fabricating same
US4975386A (en) * 1989-12-22 1990-12-04 Micro Power Systems, Inc. Process enhancement using molybdenum plugs in fabricating integrated circuits
JP3082923B2 (ja) * 1989-12-26 2000-09-04 ソニー株式会社 半導体装置の製法
JPH05206050A (ja) * 1991-07-01 1993-08-13 Sgs Thomson Microelectron Inc 酸化物スクリーンを使用したボロン注入ポリシリコン抵抗
US5236857A (en) * 1991-10-30 1993-08-17 Texas Instruments Incorporated Resistor structure and process
SE504969C2 (sv) * 1995-09-14 1997-06-02 Ericsson Telefon Ab L M Polykiselresistor och förfarande för framställning av en sådan
US6586311B2 (en) 2001-04-25 2003-07-01 Advanced Micro Devices, Inc. Salicide block for silicon-on-insulator (SOI) applications
CN105047533A (zh) * 2015-06-29 2015-11-11 上海华虹宏力半导体制造有限公司 多晶硅电阻的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57113263A (en) * 1980-12-29 1982-07-14 Nec Corp Semiconductor device and its manufacture
JPS57133659A (en) * 1981-02-10 1982-08-18 Matsushita Electric Ind Co Ltd Manufacture of polycrystalline semiconductor element

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4201603A (en) * 1978-12-04 1980-05-06 Rca Corporation Method of fabricating improved short channel MOS devices utilizing selective etching and counterdoping of polycrystalline silicon
JPS5680158A (en) * 1979-12-06 1981-07-01 Nec Corp Semiconductor device
US4411708A (en) * 1980-08-25 1983-10-25 Trw Inc. Method of making precision doped polysilicon vertical ballast resistors by multiple implantations
US4658378A (en) * 1982-12-15 1987-04-14 Inmos Corporation Polysilicon resistor with low thermal activation energy
US4489104A (en) * 1983-06-03 1984-12-18 Industrial Technology Research Institute Polycrystalline silicon resistor having limited lateral diffusion

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57113263A (en) * 1980-12-29 1982-07-14 Nec Corp Semiconductor device and its manufacture
JPS57133659A (en) * 1981-02-10 1982-08-18 Matsushita Electric Ind Co Ltd Manufacture of polycrystalline semiconductor element

Also Published As

Publication number Publication date
EP0145926A2 (en) 1985-06-26
DE3473088D1 (en) 1988-09-01
EP0145926A3 (en) 1985-10-23
EP0145926B1 (en) 1988-07-27

Similar Documents

Publication Publication Date Title
US4762801A (en) Method of fabricating polycrystalline silicon resistors having desired temperature coefficients
US5275872A (en) Polycrystalline silicon thin film transistor
US5187559A (en) Semiconductor device and process for producing same
US6512296B1 (en) Semiconductor structure having heterogenous silicide regions having titanium and molybdenum
JPS60109260A (ja) 補償された多結晶シリコン抵抗素子
US20030207544A1 (en) Semiconductor device and process of producing the same
JPH0614532B2 (ja) 多結晶半導体材料中に抵抗体を形成する方法
US4377819A (en) Semiconductor device
JPH0624226B2 (ja) スタック形cmos装置の製造方法
KR100363667B1 (ko) 안정화된폴리실리콘저항기및그제조방법
US4394191A (en) Stacked polycrystalline silicon film of high and low conductivity layers
EP0128385A2 (en) Method of producing a semiconductor device having electrodes and wirings
US4575923A (en) Method of manufacturing a high resistance layer having a low temperature coefficient of resistance and semiconductor device having such high resistance layer
US4716451A (en) Semiconductor device with internal gettering region
EP0390509A2 (en) Semi-conductor device and method of manufacturing the same
US6686255B2 (en) Amorphizing ion implant local oxidation of silicon (LOCOS) method for forming an isolation region
US5773339A (en) Method of making diffused layer resistors for semiconductor devices
US5210438A (en) Semiconductor resistance element and process for fabricating same
US5240511A (en) Lightly doped polycrystalline silicon resistor having a non-negative temperature coefficient
JPH0750696B2 (ja) 半導体装置の製造方法
WO1982000385A1 (en) Method and means of resistively contacting and interconnecting semiconductor devices
US4851359A (en) Method of producing an electrical resistor by implanting a semiconductor material with rare gas
EP0287031B1 (en) High breakdown voltage insulating film provided between polysilicon layers
EP0613180A2 (en) Semiconductor device having wiring electrodes
KR920009372B1 (ko) 반도체장치의 제조방법