JPH0614549B2 - 薄膜トランジスタ - Google Patents

Description

【発明の詳細な説明】 〔技術分野〕 本発明は多結晶半導体を用いた薄膜トランジスタに関す
る。

〔従来技術〕

近年、絶縁基板上に薄膜トランジスタを形成する技術の
研究が活発に行なわれている。この技術は、安価な透明
絶縁基板を用いて高品質の薄形ディスプレイを実現する
アクティブマトリックスパネル、あるいは通常の半導体
集積回路上にトランジスタなどの能動素子を形成する三
次元集積回路、あるいは安価で高性能なイメージセン
サ、あるいは高密度のメモリーなど、数多くの応用が期
待されるものである。

これらの幅広い用途に応用するためには、より高性能な
薄膜トランジスタの実現が望まれている。現在、非晶質
シリコン薄膜や多結晶シリコン薄膜などの主にシリコン
薄膜を用いた薄膜トランジスタの開発が精力的に行なわ
れているが、非晶質シリコンでは電子の移動度が１cm²
／Ｖ・Ｓ以下であり、到底、高速動作は望めない。一
方、多結晶シリコンでは１０cm²／Ｖ・Ｓ以上の移動度
が得られるが、これでも通常の半導体集積回路に用いら
れる単結晶シリコン（移動度５００cm²／Ｖ・Ｓ以上）
にははるかに及ばない。すなわち、従来の薄膜トランジ
スタは移動度が低いために十分な性能が得られず、広範
な用途への適用が阻まれていた。

〔目的〕

本発明は、上記の欠点を除去し、大きい移動度を有する
高性能な多結晶半導体薄膜トランジスタを提供すること
を目的とする。

〔概要〕

本発明は、上記の目的を達成するために、チャネル領域
となる多結晶半導体薄膜中にほぼ同濃度のドナーとアク
セプタを含有した薄膜トランジスタを提供するものであ
る。

〔実施例〕

第１図は本発明による薄膜トランジスタの構造の１例を
示す断面図である。以下、Ｎチャネル型薄膜トランジス
タを例に取って説明するが、本発明はＰチャネル型薄膜
トランジスタにも全く同様に適用される。パシベーショ
ン膜を含む半導体集積回路，石英，ガラス，セラミック
などの絶縁基板１０１上に、多結晶半導体薄膜、例えば
多結晶シリコン薄膜１０２が形成されている。チャネル
領域となる該多結晶シリコン中には、リン，ヒ素などの
ドナー不純物とボロンなどのアクセプタ不純物がほぼ同
量含有されている。後述するように、これにより多結晶
シリコンの結晶欠陥に基づくトラップ密度が減少し、極
めて優れた特性を有する薄膜トランジスタが実現され
る。１０３，１０４はそれぞれ、前記多結晶シリコン中
にリン・ヒ素などのドナー不純物をドープして形成され
たソース領域及びドレイン領域である。１０５はゲート
絶縁膜、１０６は金属・半導体などの導電材料から成る
ゲート電極である。１０８，１０９はそれぞれ、ソース
領域１０３及びドレイン領域１０４に接続されたソース
電極及びドレイン電極である。本発明の特徴は、チャネ
ル領域を形成する多結晶シリコン１０２中に、ほぼ等濃
度のドナーとアクセプタを含有する点にあり、他は従来
の薄膜トランジスタと同様である。したがって、第１図
以外の構造を有する薄膜トランジスタにも本発明は適用
され得る。

第２図は、第１図に示した本発明による薄膜トランジス
タの製造方法を示す図面である。まず、第２図（ａ）の
ように、絶縁基板２０１上に化学的気相成長法あるいは
物理的気相成長法などにより多結晶半導体薄膜、例えば
多結晶シリコン薄膜２０２を堆積させた後、熱酸化法や
気相成長法などによりＳｉＯ₂ 等のゲート絶縁膜２０３
を形成する。次に第２図（ｂ）のように、リンあるいは
ヒ素などドナーとなり得る不純物をイオン打込み法によ
り例えば１×１０¹³cm^-2の濃度打込む。引き続いて第２
図（ｃ）のように、ボロンなどアクセプタとなり得る不
純物を同様に例えば１×１０¹³cm^-2の濃度打込む。この
結果、多結晶シリコン２０２中にはほぼ等量のドナーと
アクセプタがドープされる。その後、第２図（ｄ）のよ
うに、ゲート電極２０４を形成した後、ドナーとなり得
るリンあるいはヒ素のイオンを例えば３×１０¹⁵cm^-2打
込み、ソース領域２０５とドレイン領域２０６を形成す
る。ソース・ドレイン領域には第２図（ｃ）に示したよ
うに微量のアクセプタも含有されることになるが、極め
て低濃度であるために全く悪影響を及ぼさない。さらに
第２図（ｅ）のように、層間絶縁膜２０７を堆積させた
後、コンタクトホールを開口し、最後に金属・半導体な
どの導電材料を用いてソース電極２０８とドレイン電極
２０９を形成し、薄膜トランジスタは完成する。以上の
説明では、ゲート絶縁膜を形成した後にドナーとアクセ
プタを導入したが、ゲート絶縁膜の形成前でも構わな
い。また多結晶シリコンを堆積させる時、同時にドナー
とアクセプタを導入しても良い。

第３図、本発明による薄膜トランジスタの特性を示すグ
ラフである。横軸はゲート電圧Ｖ_ＧＳ、縦軸はドレイン
電流Ｉ_Ｄである。ドレイン電圧Ｖ_DSは５Ｖであり、トラ
ンジスタのチャネル長は５μｍ，チャネル幅は１０μｍ
である。実線は本発明による薄膜トランジスタの特性を
示し、破線は従来の薄膜トランジスタ、すなわちチャネ
ル領域の多結晶半導体薄膜中にドナーもアクセプタも含
まない薄膜トランジスタの特性を示している。図から明
らかなように、本発明による薄膜トランジスタは、ＯＦ
Ｆ状態からＯＮ状態への急峻な立ち上がり、低いしきい
値電圧、大きい移動度を有し、この結果、極めて大きい
ＯＮ電流（ＯＮ状態で流れるドレイン電流）が得られて
いる。

〔効果〕

本発明は以下に述べるように、数多くの効果を有してい
る。

第１に、低いしきい値電圧と大きい移動度を実現するこ
とにより、大きいＯＮ電流を得ることができる。

この理由は次のように説明される。すなわち、第４図
（ａ）に示すように、多結晶半導体は多数の結晶粒４０
１から構成されており、それぞれの結晶粒内は単結晶に
近い状態になっている。一方、結晶粒と結晶粒の境界、
すなわち結晶粒界４０２には数多くの結晶欠陥が存在
し、キャリアをトラップすることによりイオン化し、空
間電荷を形成している。したがってエネルギー構造は第
５図（ｂ）のようになり、帯電したトラップ４０３によ
り結晶粒界において高さφのエネルギーバリアが形成さ
れている。キャリアが運動するにはこのエネルギーバリ
アを越えなくてはならないため、多結晶半導体における
キャリアの移動度は単結晶半導体に比べて小さくなる。

本発明では、このような多結晶半導体中にほぼ等量のド
ナーとアクセプタを導入する。これらの不純物は結晶粒
内ではなく結晶粒界に偏析し、この結果結晶粒界に存在
する結晶欠陥を補償する。つまり、結晶粒界に偏析した
不純物は、自らイオン化することなく、結晶粒界のダン
グリングボンド（未結合手）を埋め、欠陥密度を低減さ
せる。このため結晶粒界における空間電荷量が減少し、
エネルギーバリアの高さφは小さくなる（第４図
（ｃ））。したがって、キヤリアがエネルギーバリアφ
を越える確率は指数関数的に増大し、極めて大きい移動
度を示すようになる。ちなみに、移動度μは で表わされる。ここにｋはボルツマン定数、Ｔは絶対温
度、ｑは単位電荷量である。

また、欠陥密度が低減し、空間電荷量が減少することに
より、しきい値電圧は低下する。これは薄膜トランジス
タの場合、しきい値電圧は主に多結晶半導体中の結晶欠
陥密度により決定されることに起因する。また、導入さ
れたドナーとアクセプタはほぼ同量であるから互いに相
殺し、空間電荷の増加に寄与しない。

このような理由により、本発明によれば、移動度を増大
させると共にしきい値電圧が減少させ、その結果、大き
いＯＮ電流を得ることができる。

第２の効果は、小さいＯＦＦ電流を実現できる点であ
る。これはドナーとアクセプタをほぼ等量導入すること
に起因する。

例えば、Ｎチャネル型薄膜トランジスタのチャネル領域
にアクセプタよりも多量のドナーを導入した場合、明ら
かにトランジスタの特性はデプリーション型に移行しＯ
ＦＦ電流は増大する。逆に、ドナーよりも多量のアクセ
プタを導入した場合、しきい値電圧が増大しＯＮ電流が
減少すると共に、チャネル領域とドレインの間の接合リ
ーク電流が増し、ＯＦＦ電流は増大する。これはＰＮ接
合中の不純物濃度が高まるにつれて、空乏層幅が狭くな
って電界強度が強まり、結晶欠陥によるリーク電流が増
大するためである。すなわち、ドナーが多過ぎても、ア
クセプタが多過ぎても、薄膜トランジスタのＯＦＦ電流
は増大する。本発明では、ほぼ等量のドナーとアクセプ
タを導入するため、ＯＦＦ電流を最小にすることができ
る。

許容されるドナー濃度とアクセプタ濃度の差を定量的に
説明するためのデータを第５図に示す。第５図は多結晶
半導体（この場合、多結晶シリコン）に含まれるドナー
濃度と比抵抗の関係を示すグラフである。アクセプタに
ついてもほぼ同様のグラフが得られる。このグラフによ
れば、ドナー濃度が約１０¹⁷cm^-3以下では非常に大きい
一定の比抵抗が得られ、これを越えると急激に比抵抗が
減少する。これは、約１０¹⁷cm^-3以下のドナーは結晶粒
界に偏析して電荷を作り出すことに寄与していないこと
を示している。アクセプタについてもほぼ同様であるか
ら、結局、ドナー濃度とアクセプタ濃度の差が約１０¹⁷
cm^-3以下であれば、比抵抗は減少しない、すなわちＯＦ
Ｆ電流は増加しないといえる。なお、不純物の種類や不
純物の導入方法、多結晶シリコンの形成方法や膜質、あ
るいは熱処理条件などによって、ここに示したデータは
多少変動するから、許容値を一義的に定義することは難
しく、１０¹⁷cm^-3という値は概略値である。

第３の効果には、得られたトランジスタの特性が極めて
安定なことが挙げられる。第１，第２の効果は、多結晶
半導体中に水素を導入することによっても得ることがで
きる。しかし、水素は２５０℃程度の低温で半導体中か
ら離脱するため、容易にトランジスタの特性が変化し、
安定性・信頼性に乏しい。本発明ではリンやボロンなど
のドナーとアクセプタを用いるため、１０００℃程度の
熱処理を加えても離脱することがなく、トランジスタの
特性は極めて安定であり、優れた信頼性を得ることがで
きる。

第４の効果は、多結晶半導体中にドナーとアクセプタを
導入した以降のプロセスにおいても、高温の工程が許容
されるため、プロセスの選択の自由度が広がる点であ
る。例えば、多結晶半導体の再結晶化の工程や、熱酸化
によるゲート絶縁膜の形成工程、あるいはソース・ドレ
イン領域の活性化のための熱処理工程を導入することが
できる。

第５の効果は、製造が容易な点である。多結晶半導体中
に不純物を導入するのみであるから、余分なパターン形
成工程などは不要であり、高い製造歩留りも得られる。

以上述べたように、本発明は数多くの優れた効果を有す
るものである。

【図面の簡単な説明】

第１図は本発明による薄膜トランジスタの構造を示す図
面である。 第２図（ａ）〜（ｅ）は本発明による薄膜トランジスタ
の製造方法を示す図面である。 第３図は本発明による薄膜トランジスタの特性を示す図
面である。 第４図（ａ）〜（ｃ）は多結晶半導体の構成とエネルギ
ー状態を示す図面である。 第５図は多結晶シリコンの比抵抗とドナー濃度の関係を
示すグラフである。

Claims (1)

【特許請求の範囲】
1. 【請求項１】多結晶半導体をチャネル領域とする薄膜ト
   ランジスタにおいて、 該チャネル領域にはドナー不純物及びアクセプタ不純物
   が含有され、該ドナー不純物と該アクセプタ不純物の濃
   度差が１０¹⁷ｃｍ^-3以下であることを特徴とする薄膜ト
   ランジスタ。