JPS6148977A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPS6148977A JPS6148977A JP17091584A JP17091584A JPS6148977A JP S6148977 A JPS6148977 A JP S6148977A JP 17091584 A JP17091584 A JP 17091584A JP 17091584 A JP17091584 A JP 17091584A JP S6148977 A JPS6148977 A JP S6148977A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- polycrystalline silicon
- film transistor
- donor
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 32
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- 239000012535 impurity Substances 0.000 claims abstract description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 16
- 238000000034 method Methods 0.000 abstract description 13
- 239000013078 crystal Substances 0.000 abstract description 10
- 239000010408 film Substances 0.000 abstract description 10
- 230000007547 defect Effects 0.000 abstract description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 6
- 239000011574 phosphorus Substances 0.000 abstract description 6
- 229910052785 arsenic Inorganic materials 0.000 abstract description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 abstract description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052796 boron Inorganic materials 0.000 abstract description 2
- 239000000919 ceramic Substances 0.000 abstract description 2
- 239000011521 glass Substances 0.000 abstract description 2
- 239000010453 quartz Substances 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 2
- 238000003949 trap density measurement Methods 0.000 abstract description 2
- 239000000370 acceptor Substances 0.000 description 21
- 230000000694 effects Effects 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 239000000969 carrier Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は多結晶半導体を用いた7J)M)ランジスタに
関する。
関する。
近年、絶縁基板上にN換トランジスタを3彪成する技術
の研究が活発に行なわれている。この技術は、安価な透
明絶縁基板を用°いて高品質の薄形ディスプレイを実現
するアクティブマトリックスノくネル、あるいは通常の
半導体集積回路上にトランシフ、zqど、)お動素子や
わヮす、ヨ次元ヮ積−路、あるいは安価で高性能なイメ
ージセンサ、あるいは高密度のメモリーなど、数多くの
応用が期待されるものである。
の研究が活発に行なわれている。この技術は、安価な透
明絶縁基板を用°いて高品質の薄形ディスプレイを実現
するアクティブマトリックスノくネル、あるいは通常の
半導体集積回路上にトランシフ、zqど、)お動素子や
わヮす、ヨ次元ヮ積−路、あるいは安価で高性能なイメ
ージセンサ、あるいは高密度のメモリーなど、数多くの
応用が期待されるものである。
これらの幅広い用途に応用するためには、より高性能な
薄膜トランジスタの実現が望まれている。現在、非晶質
シリコン薄膜や多結晶シリコン薄膜などの主にシリコン
薄膜を用いた薄膜トランジスタの開発力f精力的に行な
われているが、非晶質シリコンでは電子の移動度か1m
l/■・S 以下であり、側底、高速動作は望めない。
薄膜トランジスタの実現が望まれている。現在、非晶質
シリコン薄膜や多結晶シリコン薄膜などの主にシリコン
薄膜を用いた薄膜トランジスタの開発力f精力的に行な
われているが、非晶質シリコンでは電子の移動度か1m
l/■・S 以下であり、側底、高速動作は望めない。
一方、多結晶シリコンでは10(−11!/V−3以上
の移動度が得られるが、これでも通常の半導体集積回路
に用いられる単結晶シリコン(移動度5007/V・S
以上)にははるかに及ばない。すなわち、従来の薄膜ト
ランジスタは移動凝が低いために十分な性能が得られず
、広範な用途への適用が阻まれていた。
の移動度が得られるが、これでも通常の半導体集積回路
に用いられる単結晶シリコン(移動度5007/V・S
以上)にははるかに及ばない。すなわち、従来の薄膜ト
ランジスタは移動凝が低いために十分な性能が得られず
、広範な用途への適用が阻まれていた。
本発明゛は、上記の欠点を除去し、大きい移動度を有す
る高性能な多結晶半導体N膜トランジスタを提供するこ
とを目的とする。
る高性能な多結晶半導体N膜トランジスタを提供するこ
とを目的とする。
本発明は、上記の目的を達成するために、チャネル領域
となる多結晶半導体薄膜中にほぼ同濃度のドナーとアク
セプタを含有した薄膜トランジスタを提供するものであ
る。
となる多結晶半導体薄膜中にほぼ同濃度のドナーとアク
セプタを含有した薄膜トランジスタを提供するものであ
る。
第1図は本発明による薄膜トランジスタの構造の1例を
示す断面図である。以下、Nチャネル型WJFMト5ン
ジスタを例に取って説明するが、゛本発明はPチャネル
型薄膜トランジスタにも全く同様に適用される。パシベ
ーシ薔ン膜を含む牛導体集積回路2石英、ガラス、セラ
ミックなどの絶縁基板101上に、多結晶半導体*&、
例えば多結晶シリコン薄膜102が形成されている。チ
ャネル領域となる該多結晶シリコン中には、リン、ヒ素
などのドナー不純物とボロ7などのアクセプタ不純物か
ほぼ同量含有されている。後述するように、これにより
多結晶シリコンの結晶欠陥に基づくトラップ密度が減少
し、極めて優れた特性を有する薄膜トランジスタが実現
される。103,104はそれぞれ、前記多結晶シリコ
ン中にリン・ヒ素などのドナー不純物をドープして形成
されたソース領域及びドレイン領域である。105はゲ
ート絶縁膜、106は金属・半導体などの導電材料から
成るゲート電極である。108,109はそれぞれ、ソ
ース領域103及びドレイン領域104に接続されたソ
ース電極及びドレイン電極である。本発明の特徴は、チ
ャネル領域を形成する多結晶シリコン1゛02中に、は
ぼ等濃度のドナーとアクセプタを含有する点にあり、他
は従来のB膜トランジスタと同様である。したがって、
第1図以外の構造を有する薄膜トランジスタにも本発明
は適用され得る。
示す断面図である。以下、Nチャネル型WJFMト5ン
ジスタを例に取って説明するが、゛本発明はPチャネル
型薄膜トランジスタにも全く同様に適用される。パシベ
ーシ薔ン膜を含む牛導体集積回路2石英、ガラス、セラ
ミックなどの絶縁基板101上に、多結晶半導体*&、
例えば多結晶シリコン薄膜102が形成されている。チ
ャネル領域となる該多結晶シリコン中には、リン、ヒ素
などのドナー不純物とボロ7などのアクセプタ不純物か
ほぼ同量含有されている。後述するように、これにより
多結晶シリコンの結晶欠陥に基づくトラップ密度が減少
し、極めて優れた特性を有する薄膜トランジスタが実現
される。103,104はそれぞれ、前記多結晶シリコ
ン中にリン・ヒ素などのドナー不純物をドープして形成
されたソース領域及びドレイン領域である。105はゲ
ート絶縁膜、106は金属・半導体などの導電材料から
成るゲート電極である。108,109はそれぞれ、ソ
ース領域103及びドレイン領域104に接続されたソ
ース電極及びドレイン電極である。本発明の特徴は、チ
ャネル領域を形成する多結晶シリコン1゛02中に、は
ぼ等濃度のドナーとアクセプタを含有する点にあり、他
は従来のB膜トランジスタと同様である。したがって、
第1図以外の構造を有する薄膜トランジスタにも本発明
は適用され得る。
第2図は、第1図に示した本発明による薄膜トランジス
タの製造方法を示す図面である。まず、第2図(α)の
ように、絶縁基板201上に化学的気相成長法あるいは
物理的気相成長法などにより多結晶半導体薄膜、例えば
多結晶シリコン薄膜202を堆積させた後、熱酸化法や
気相成長法などにより8102等のゲート絶縁膜203
を形成する。次に第211(b )のように、リンある
いはヒ素などドナーとなり得る不純物をイオン打込み法
愕より例えばI X 10 ”cm−2の濃度打込む。
タの製造方法を示す図面である。まず、第2図(α)の
ように、絶縁基板201上に化学的気相成長法あるいは
物理的気相成長法などにより多結晶半導体薄膜、例えば
多結晶シリコン薄膜202を堆積させた後、熱酸化法や
気相成長法などにより8102等のゲート絶縁膜203
を形成する。次に第211(b )のように、リンある
いはヒ素などドナーとなり得る不純物をイオン打込み法
愕より例えばI X 10 ”cm−2の濃度打込む。
引き続いて第2図CD>のように、ボロンなどアクセプ
タとなり得る不純物を同様に例えばI X 1013c
rr2の濃度打込む。この結果、多結晶シリコン202
中にはほぼ等愈のドナーとアクセプタがドープされる。
タとなり得る不純物を同様に例えばI X 1013c
rr2の濃度打込む。この結果、多結晶シリコン202
中にはほぼ等愈のドナーとアクセプタがドープされる。
その後、@2図Cd)のように、ゲート電極204を形
成した後、ドナーとなり得るリンあるいはヒ素のイオン
を例えば3 X 10 ”cm−”打込み、ソース領域
205とドレイン領域206を形成する。ソース・ドレ
イン領域には第2図(C)に示したようにUlmのアク
セプタも含有されることになるが、極めて低濃度である
ために全く1. 209を形成し、薄膜トランジスタは完成する。
成した後、ドナーとなり得るリンあるいはヒ素のイオン
を例えば3 X 10 ”cm−”打込み、ソース領域
205とドレイン領域206を形成する。ソース・ドレ
イン領域には第2図(C)に示したようにUlmのアク
セプタも含有されることになるが、極めて低濃度である
ために全く1. 209を形成し、薄膜トランジスタは完成する。
以上の説明では、ゲート絶縁膜を形成した後にドナーと
アクセプタを導入したが、ゲート絶縁膜の形成前でも構
わない。また多結晶シリコンを堆積させる時、同時にド
ナーとアクセプタを導入しても良い。
アクセプタを導入したが、ゲート絶縁膜の形成前でも構
わない。また多結晶シリコンを堆積させる時、同時にド
ナーとアクセプタを導入しても良い。
第3図は、本発明による簿膜トランジスタの特性を示す
グラフである。横軸はゲート電圧VGs、縦軸はドレイ
ン電流よりである。ドレイン電流VD&は5vであり、
トランジスタのチャネル長は5μ鴇、チャネル幅は1o
μ倶である。実線は本発明による薄膜トランジスタの特
性を示し、破線は従来の薄膜トランジスタ、すなわちチ
ャネル領域の多結晶半導体薄膜中にドナーもアクセプタ
も含まない薄膜トランジスタの特性を示している。
グラフである。横軸はゲート電圧VGs、縦軸はドレイ
ン電流よりである。ドレイン電流VD&は5vであり、
トランジスタのチャネル長は5μ鴇、チャネル幅は1o
μ倶である。実線は本発明による薄膜トランジスタの特
性を示し、破線は従来の薄膜トランジスタ、すなわちチ
ャネル領域の多結晶半導体薄膜中にドナーもアクセプタ
も含まない薄膜トランジスタの特性を示している。
図から明らかなように、本発明による薄膜トランジスタ
は、Or?状態からON状態への急峻な立ち上がり、低
いしきい値電圧、大きい移動度を有し、この結果、極め
て大きいON電流(ON状態で流れるドレイン電流)が
得られている。
は、Or?状態からON状態への急峻な立ち上がり、低
いしきい値電圧、大きい移動度を有し、この結果、極め
て大きいON電流(ON状態で流れるドレイン電流)が
得られている。
本発明は以下に述べるように、数多くの効果を有してい
る。
る。
第1に、低いしきい値電圧と大きい移動度を実現するこ
とにより、大きいON電流を得ることができる。
とにより、大きいON電流を得ることができる。
との理由は次のように説明される。すなわち、第4図(
(L)に示すように、多結晶半導体は多数の結晶粒40
1から構成されており、それぞれの結晶粒内は単結晶に
近い状態になっている。一方、結晶粒と結晶粒の境界、
すなわち結晶粒界402には数多くの結晶欠陥が存在し
、キャリアをトラップすることによりイオン化し、空間
電荷を形成している。したがってエネルギー構造は第5
図Cb)のようになり、帯電したトラップ403により
結晶粒界において高さφのエネルギーバリアが5ビ成さ
れている。キャリアが運動するにはこのエネルギーバリ
アを越えなくてはならないため、多結晶半導体における
キャリアの移動度は単結晶半導体に比べて小さくなる。
(L)に示すように、多結晶半導体は多数の結晶粒40
1から構成されており、それぞれの結晶粒内は単結晶に
近い状態になっている。一方、結晶粒と結晶粒の境界、
すなわち結晶粒界402には数多くの結晶欠陥が存在し
、キャリアをトラップすることによりイオン化し、空間
電荷を形成している。したがってエネルギー構造は第5
図Cb)のようになり、帯電したトラップ403により
結晶粒界において高さφのエネルギーバリアが5ビ成さ
れている。キャリアが運動するにはこのエネルギーバリ
アを越えなくてはならないため、多結晶半導体における
キャリアの移動度は単結晶半導体に比べて小さくなる。
本発明では、このような多結晶半導体中にほぼ等量のド
ナーとアクセプタを導入する。これらの不純物は結晶粒
内ではなく結晶粒界に偏析し、この結果結晶粒界に存在
する結晶欠陥を補償する。
ナーとアクセプタを導入する。これらの不純物は結晶粒
内ではなく結晶粒界に偏析し、この結果結晶粒界に存在
する結晶欠陥を補償する。
つまり、結晶粒界に偏析した不純物は、自らイオン化す
ることなく、結晶粒界のダングリングボンド(未結合手
)を埋め、欠陥密度を低減させる。
ることなく、結晶粒界のダングリングボンド(未結合手
)を埋め、欠陥密度を低減させる。
このため結晶粒界における空間電荷量が減少し、エネル
ギーバリアの高さφは小さくなる(第4図(C))。し
たがって、キャリアがエネルギーバリアφを越える確率
は指数関数的に増大し、極めて大きい移動度を示すよう
になる。ちなみに、移動度μは μ8μoexp(−÷早ン で表わされる。ここにkはボルツマン定数、Tは絶対温
度、qは単位電荷量である。
ギーバリアの高さφは小さくなる(第4図(C))。し
たがって、キャリアがエネルギーバリアφを越える確率
は指数関数的に増大し、極めて大きい移動度を示すよう
になる。ちなみに、移動度μは μ8μoexp(−÷早ン で表わされる。ここにkはボルツマン定数、Tは絶対温
度、qは単位電荷量である。
また、欠陥密度が低減し、空間電荷量が減少することに
より、しきい値電圧は低下する。これは薄膜トランジス
タの場合、しきい値電圧は主に多結晶半導体中の結晶欠
陥密度により決定されることに起因する。また、導入さ
れたドナーとアクセプタはほぼ同量であるから互いに相
殺し、空間電荷の増加に寄与しない。
より、しきい値電圧は低下する。これは薄膜トランジス
タの場合、しきい値電圧は主に多結晶半導体中の結晶欠
陥密度により決定されることに起因する。また、導入さ
れたドナーとアクセプタはほぼ同量であるから互いに相
殺し、空間電荷の増加に寄与しない。
このような理由により、本発明によれば、移動度を増大
させると共にしきい値電圧を減少させ、その結果、大き
いON電流を得ることができる。
させると共にしきい値電圧を減少させ、その結果、大き
いON電流を得ることができる。
第2の効果は、小さいOIl’?ili流を実現できる
点である。これはドナーとアクセプタをほぼ等量導入す
ることに起因する。
点である。これはドナーとアクセプタをほぼ等量導入す
ることに起因する。
例えば、Nチャネル型薄膜トランジスタのチャネル領域
にアクセプタよりも多量のドナーを導入した場合、明ら
かにトランジスタの特性はデプリーション型に移行し0
IFF電流は増大する。逆に、ドナーよりも多量のアク
セプタを導入した場合、しきい値電圧が増大しON電流
が減少すると共に、チャネル領域とドレインの間の接合
リーク電流が増し、OIrIrアミ増大する。これはP
N接合中の不純物濃度が高まるにつれて、空乏層幅が狭
くなって電界強度が強まり、結晶欠陥によるリーク電流
が増大するためである。すなわち、ドナーが多過ぎても
、アクセプタが多過ぎても、薄膜トランジスタのOF?
電流は増大する。本発明では、はぼ等量のドナーとアク
セプタを導入するため、0??電流を最小にすることが
できる。
にアクセプタよりも多量のドナーを導入した場合、明ら
かにトランジスタの特性はデプリーション型に移行し0
IFF電流は増大する。逆に、ドナーよりも多量のアク
セプタを導入した場合、しきい値電圧が増大しON電流
が減少すると共に、チャネル領域とドレインの間の接合
リーク電流が増し、OIrIrアミ増大する。これはP
N接合中の不純物濃度が高まるにつれて、空乏層幅が狭
くなって電界強度が強まり、結晶欠陥によるリーク電流
が増大するためである。すなわち、ドナーが多過ぎても
、アクセプタが多過ぎても、薄膜トランジスタのOF?
電流は増大する。本発明では、はぼ等量のドナーとアク
セプタを導入するため、0??電流を最小にすることが
できる。
許容されるドナー濃度とアクセプタ濃度の差を定量的に
説明するためのデータを第5図に示す。
説明するためのデータを第5図に示す。
第5図は多結晶半導体(この場合、多結晶シリコン)に
含まれるドナー濃度と比抵抗の関係を示すグラフである
。アクセプタについてもほぼ同様のグラフが得られる。
含まれるドナー濃度と比抵抗の関係を示すグラフである
。アクセプタについてもほぼ同様のグラフが得られる。
このグラフによれば、ドナー濃度が約101?cIf″
3 以下では非常に大きい一定の比抵抗が得られ、これ
を越えると急激に比抵抗が減少する。これは、約101
7メ3 以下のドナーは結晶粒界に偏析して電荷を作り
出すことに寄与していないことを示している。アクセプ
タについてもほぼ同様であるから、結局、ドナー濃度と
アクセプタ濃度の差が約101フcrrr″3以下であ
れば、比抵抗は減少しない、すなわちOF1’電流は増
加しないといえる。なお、不純物の種類や不純物の導入
方法、多結晶シリコンの形成方法や膜質、あるいは熱処
理条件などによって、ここに示したデータは多少変動す
るから、許容値を一鰺的に定義することは難しく、10
17副−3という値は概略値である。
3 以下では非常に大きい一定の比抵抗が得られ、これ
を越えると急激に比抵抗が減少する。これは、約101
7メ3 以下のドナーは結晶粒界に偏析して電荷を作り
出すことに寄与していないことを示している。アクセプ
タについてもほぼ同様であるから、結局、ドナー濃度と
アクセプタ濃度の差が約101フcrrr″3以下であ
れば、比抵抗は減少しない、すなわちOF1’電流は増
加しないといえる。なお、不純物の種類や不純物の導入
方法、多結晶シリコンの形成方法や膜質、あるいは熱処
理条件などによって、ここに示したデータは多少変動す
るから、許容値を一鰺的に定義することは難しく、10
17副−3という値は概略値である。
第3の効果には、得られたトランジスタの特性が極めて
安定なことが挙げられる。第1.笥2の効果は、多結晶
半導体中に水嵩を導入することによっても得ることがで
きる。しかし、水素は250℃程度の低温で半導体中か
ら離脱するため、容易にトランジスタの特性が変化し、
安定性・信頼性に乏しい。本発明ではリンやボロンなど
のドナーとアクセプタを用いるため、1000℃程度の
熱処理を加えても離脱することがなく、トランジスタの
特性は極めて安定であり、優れた信頼性を得ることがで
きる。
安定なことが挙げられる。第1.笥2の効果は、多結晶
半導体中に水嵩を導入することによっても得ることがで
きる。しかし、水素は250℃程度の低温で半導体中か
ら離脱するため、容易にトランジスタの特性が変化し、
安定性・信頼性に乏しい。本発明ではリンやボロンなど
のドナーとアクセプタを用いるため、1000℃程度の
熱処理を加えても離脱することがなく、トランジスタの
特性は極めて安定であり、優れた信頼性を得ることがで
きる。
第4の効果は、多結晶半導体中にドナーとアクセプタを
導入した以降の製造プロセスにおいても、高温の工程が
許容されるため、プロセスの選択の自由度が広がる点で
ある。例えば、多結晶半導体の再結晶化の工程や、熱酸
化によるゲート絶縁膜の形成工程、あるいはソース・ド
レイン領域の活性化のための熱処理工程を導入すること
ができる。
導入した以降の製造プロセスにおいても、高温の工程が
許容されるため、プロセスの選択の自由度が広がる点で
ある。例えば、多結晶半導体の再結晶化の工程や、熱酸
化によるゲート絶縁膜の形成工程、あるいはソース・ド
レイン領域の活性化のための熱処理工程を導入すること
ができる。
第5の効果は、製造が容易な点である。多結晶半導体中
に不純物を導入するのみであるから、余分なパターン形
成工程などは不要であり、高い製造歩留りも得られる。
に不純物を導入するのみであるから、余分なパターン形
成工程などは不要であり、高い製造歩留りも得られる。
以上述べたように、本発明は数多くの優れた効果を有す
るものである。
るものである。
第1図は本発明によるM膜)ランジスタの構造を示す図
面である。 第2図(α)〜(=)は本発明による薄膜トランジスタ
の製造方法を示す図面である。 第3図は本発明による薄膜トランジスタの特性を示す図
面である。 第4図(α)〜CC)は多結晶半導体の構成とエネルギ
ー状態を示す図面である。 第5図は多結晶シリコンの比抵抗とドナー濃度の関係を
示すグラフである。 以 上
面である。 第2図(α)〜(=)は本発明による薄膜トランジスタ
の製造方法を示す図面である。 第3図は本発明による薄膜トランジスタの特性を示す図
面である。 第4図(α)〜CC)は多結晶半導体の構成とエネルギ
ー状態を示す図面である。 第5図は多結晶シリコンの比抵抗とドナー濃度の関係を
示すグラフである。 以 上
Claims (1)
- 多結晶半導体をチャネル領域とする薄膜トランジスタに
おいて、該多結晶半導体中にほぼ等量のドナー不純物と
アクセプタ不純物を含有することを特徴とする薄膜トラ
ンジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17091584A JPH0614549B2 (ja) | 1984-08-16 | 1984-08-16 | 薄膜トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17091584A JPH0614549B2 (ja) | 1984-08-16 | 1984-08-16 | 薄膜トランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6148977A true JPS6148977A (ja) | 1986-03-10 |
JPH0614549B2 JPH0614549B2 (ja) | 1994-02-23 |
Family
ID=15913701
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17091584A Expired - Lifetime JPH0614549B2 (ja) | 1984-08-16 | 1984-08-16 | 薄膜トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0614549B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03105927A (ja) * | 1989-09-13 | 1991-05-02 | Xerox Corp | 電子装置 |
US5081513A (en) * | 1991-02-28 | 1992-01-14 | Xerox Corporation | Electronic device with recovery layer proximate to active layer |
JPH06260645A (ja) * | 1993-03-04 | 1994-09-16 | Kodo Eizo Gijutsu Kenkyusho:Kk | 薄膜半導体装置およびその製造方法 |
US5367190A (en) * | 1991-09-24 | 1994-11-22 | Victor Company Of Japan, Ltd. | Polysilicon semiconductor element having resistivity and work function controlled to required values |
US5438210A (en) * | 1993-10-22 | 1995-08-01 | Worley; Eugene R. | Optical isolation connections using integrated circuit techniques |
WO2003067666A1 (fr) * | 2002-02-07 | 2003-08-14 | Matsushita Electric Industrial Co., Ltd. | Dispositif a semi-conducteur et son procede de production |
JP2006041487A (ja) * | 2004-06-21 | 2006-02-09 | Matsushita Electric Ind Co Ltd | 電界効果トランジスタ及びその製造方法 |
JP2017517147A (ja) * | 2014-05-30 | 2017-06-22 | サンパワー コーポレイション | 太陽電池内の相対的ドーパント濃度レベル |
-
1984
- 1984-08-16 JP JP17091584A patent/JPH0614549B2/ja not_active Expired - Lifetime
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03105927A (ja) * | 1989-09-13 | 1991-05-02 | Xerox Corp | 電子装置 |
US5081513A (en) * | 1991-02-28 | 1992-01-14 | Xerox Corporation | Electronic device with recovery layer proximate to active layer |
US5367190A (en) * | 1991-09-24 | 1994-11-22 | Victor Company Of Japan, Ltd. | Polysilicon semiconductor element having resistivity and work function controlled to required values |
US5444284A (en) * | 1991-09-24 | 1995-08-22 | Victor Company Of Japan, Ltd. | Semiconductor device including polysilicon semiconductor element and MOS-FET as the element thereof |
JPH06260645A (ja) * | 1993-03-04 | 1994-09-16 | Kodo Eizo Gijutsu Kenkyusho:Kk | 薄膜半導体装置およびその製造方法 |
US5438210A (en) * | 1993-10-22 | 1995-08-01 | Worley; Eugene R. | Optical isolation connections using integrated circuit techniques |
WO2003067666A1 (fr) * | 2002-02-07 | 2003-08-14 | Matsushita Electric Industrial Co., Ltd. | Dispositif a semi-conducteur et son procede de production |
JP2006041487A (ja) * | 2004-06-21 | 2006-02-09 | Matsushita Electric Ind Co Ltd | 電界効果トランジスタ及びその製造方法 |
JP2017517147A (ja) * | 2014-05-30 | 2017-06-22 | サンパワー コーポレイション | 太陽電池内の相対的ドーパント濃度レベル |
Also Published As
Publication number | Publication date |
---|---|
JPH0614549B2 (ja) | 1994-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6437375B1 (en) | PD-SOI substrate with suppressed floating body effect and method for its fabrication | |
US5665981A (en) | Thin film transistors and method of promoting large crystal grain size in the formation of polycrystalline silicon alloy thin films | |
JPH07105501B2 (ja) | トランジスタの製造法 | |
US4143178A (en) | Manufacturing method of semiconductor devices | |
JPS6318666A (ja) | 光電変換装置及びその製造方法 | |
JPS6148977A (ja) | 薄膜トランジスタ | |
JP2505736B2 (ja) | 半導体装置の製造方法 | |
JPH04250669A (ja) | ポリシリコン薄膜半導体装置 | |
JPS5863173A (ja) | 多結晶薄膜トランジスタ | |
JPS60164363A (ja) | 薄膜トランジスタの製造方法 | |
JPH02228042A (ja) | 薄膜半導体装置の製造方法 | |
JPH1070273A (ja) | 炭化珪素上のmis構造体の製造法 | |
JPH0697694B2 (ja) | 相補型薄膜トランジスタ | |
JP2637186B2 (ja) | 半導体装置 | |
JPH10303207A (ja) | 半導体ウエハおよびその製造方法、ならびに半導体集積回路装置 | |
JPH03200319A (ja) | 多結晶シリコンの形成方法 | |
JPS5910278A (ja) | 半導体装置 | |
JPH0571193B2 (ja) | ||
JPH0284773A (ja) | 薄膜トランジスタ及びその製造方法 | |
JPH0786601A (ja) | 多結晶シリコンmosトランジスタ及びその製造方法 | |
JP2875412B2 (ja) | 半導体素子の製造法 | |
JPS5854625A (ja) | 半導体装置の製造方法 | |
JPH09181325A (ja) | 薄膜半導体装置の製造方法 | |
JPS61203633A (ja) | 半導体装置の製造方法 | |
JPS5858808B2 (ja) | ハンドウタイソウチ ノ ゼツエンヒマク ノ セイゾウホウホウ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |