JP4325072B2 - ゲイン可変増幅回路 - Google Patents
ゲイン可変増幅回路 Download PDFInfo
- Publication number
- JP4325072B2 JP4325072B2 JP2000110520A JP2000110520A JP4325072B2 JP 4325072 B2 JP4325072 B2 JP 4325072B2 JP 2000110520 A JP2000110520 A JP 2000110520A JP 2000110520 A JP2000110520 A JP 2000110520A JP 4325072 B2 JP4325072 B2 JP 4325072B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- resistance
- gain
- input
- resistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【発明の属する技術分野】
本発明は、振幅のばらつきを持った入力信号(センサ素子出力信号)を増幅し、所定の信号振幅に調整するゲイン可変増幅回路に関するものである。特に、一定物理量を電気信号に変換するセンサ素子と信号処理回路とを有する半導体式センサなどにおいて、一定物理量に対して得られる電気信号に感度ばらつきを持つような微小信号を扱う信号処理回路にこの増幅回路が好適に適用できる。
【0002】
【従来の技術】
従来技術として、主にMOS工程で製造され、抵抗とスイッチ(MOSトランジスタを利用したアナログスイッチ)とを用いて抵抗値を切り換え、ゲイン(利得)を変化させるゲイン可変式の増幅回路がある。例えば、特開平9−326654号公報に開示された増幅回路では、ゲイン切換用の複数の抵抗を直列に接続すると共に、各抵抗に並列にアナログスイッチを接続し、このアナログスイッチを選択的にオンすることにより増幅回路のゲインを調整している。
【0003】
この方式の場合、アナログスイッチのオン抵抗が無視できないため、必要とする調整精度以下になるようにゲイン切換用抵抗の値とアナログスイッチのオン抵抗値との比を設計する必要がある。その結果、アナログスイッチのサイズを大きくしてオン抵抗を下げる設計が不可欠となり、チップサイズが大きくなるというデメリットが発生する。
【0004】
また別の従来技術として、特開平9−135132号公報が知られているが、同公報の増幅回路においても同様に、アナログスイッチのオン抵抗の影響からチップサイズが大きくなる等の問題が生ずる。
【0005】
更に、特開昭61−242405号公報の増幅回路では、アナログスイッチのオン抵抗によるゲイン誤差分や、オン抵抗の温度特性・電圧特性をキャンセルするために、ゲイン切換用の抵抗とアナログスイッチとからなる複数のユニット(直列回路)を組み合わせ、各アナログスイッチのサイズ比をゲイン切換用抵抗の抵抗値に応じて変更するよう構成している。しかしながらこの場合、アナログスイッチが同時にオン又はオフすることなどから抵抗値が変動し、ゲイン誤差を完全にキャンセルすることができない。また、値の異なる抵抗が複数必要となることから、回路規模が大きくなるという問題がある。
【0006】
【発明が解決しようとする課題】
本発明は、上記問題に着目してなされたものであって、その目的とするところは、アナログスイッチのオン抵抗の影響を排除し、精度良く信号増幅を行うことができるゲイン可変増幅回路を提供することである。
【0007】
【課題を解決するための手段】
請求項1に記載のゲイン可変増幅回路は、オペアンプと、固定抵抗からなる入力抵抗と、同じく固定抵抗からなる帰還抵抗と、これら入力抵抗及び帰還抵抗の間に設けられる(n−1)個のゲイン調整抵抗が直列接続されるとともに、前記入力抵抗が信号入力端子に接続され、且つ前記帰還抵抗が前記オペアンプの出力端子に接続されて構成される(n+1)個の抵抗からなるゲイン切替用抵抗群と、前記ゲイン切換用抵抗群における隣接する抵抗同士の中間点とオペアンプの入力端子との間に各々接続されるn個のアナログスイッチと、前記n個のアナログスイッチのうち何れか一つを選択的にオンする選択手段とを備えてなる。そして、(n+1)個の抵抗の抵抗値を入力抵抗側から順にR1、R2、・・・Rn、Rn+1とするとき、選択手段により入力抵抗とこれに隣接する抵抗との間に接続されたアナログスイッチが選択的にオンされて設定されるゲインGの最大値は、「G=−(R2+R3+・・・+Rn+1)/R1」であり、帰還抵抗とこれに隣接する抵抗との間に接続されたアナログスイッチが選択的にオンされて設定されるゲインGの最小値が、「G=−Rn+1/(R1+R2+R3+・・・+Rn)」であって、ゲインの可変範囲はこれら最小値と最大値とにより決定され、その可変範囲内にてゲイン調整抵抗分に応じてゲインが多段階に調整される。このとき特に、オンされたアナログスイッチは、入力抵抗側と帰還抵抗側との間の接続点と、オペアンプの入力端子との間に設けられることになるので、このアナログスイッチのオン抵抗の影響を排除することができる。
【0008】
すなわち、反転増幅回路の基本構成を示す図7において、同回路の電流経路を考えると、MOS工程で製造されるオペアンプOPの入力バイアス電流は0に近いので入力抵抗Ra及び帰還抵抗Rbの接続点からオペアンプOPの反転入力端子(−端子)への接続ラインには電流が流れない。本発明では、この接続ラインにアナログスイッチを配置し、抵抗値の切り換えを行うので、アナログスイッチのオン抵抗の影響が無視できるようになる。その結果、本発明では、アナログスイッチのオン抵抗の影響を排除し、精度良く信号増幅を行うことができる。
また、上記請求項1では、前記ゲイン調整抵抗にあっては、配線とのコンタクト部の抵抗であるコンタクト抵抗を含んで構成された単位抵抗が前記入力抵抗側の抵抗ほどその抵抗値が小さくなるように並列接続されるかたちで当該ゲイン調整抵抗を構成するそれぞれの抵抗の抵抗値が設定されてなる。すなわち、ゲイン調整抵抗は、コンタクト抵抗を含めた形で単位抵抗により各々構成される。この場合、ゲイン調整抵抗の各値は単位抵抗どうしの比で設定されることとなり、抵抗値の工程ばらつきが生じても各値の比がばらつくことはない。しかも、こうした単位抵抗が、入力抵抗寄りの抵抗値が小さく、帰還抵抗寄りの抵抗値が大きくなるように並列接続されるかたちで当該ゲイン調整抵抗を構成しているため、抵抗切り換えによるゲイン調整に際し、ゲインの必要精度(線形性)を満たすことができる。それ故、ゲイン誤差を完全にキャンセルすることが可能となる。
【0012】
【発明の実施の形態】
以下、この発明を具体化した一実施の形態を図面に従って説明する。本実施の形態におけるゲイン可変増幅回路は、例えば、ギアの回転速度を検出する回転センサにおいて、同センサの素子部から信号を入力するセンサ信号処理回路に適用される。
【0013】
図1には、本実施の形態におけるゲイン可変増幅回路の回路構成図を示す。本回路は、R1,R2,…,Rn-1 ,Rn,Rn+1 の全n+1個の抵抗が直列接続されてなるゲイン切換用抵抗群と、S1,S2,・・・,Sn-1 ,Snの全n個のアナログスイッチと、オペアンプ11と、アナログスイッチS1〜Snを選択的にオンするためのデコーダ12と、基準電源13とから構成されており、センサ素子から得られる入力信号を増幅し出力する。すなわち、基本的には反転増幅器が構成され、その入力抵抗及び帰還抵抗を切り換えることによりゲインが可変に調整される。また、本回路はMOS工程の素子より構成されている。
【0014】
抵抗R1〜Rn+1 からなるゲイン切換用抵抗群は、一端(1番目の抵抗R1)が信号入力端子に接続されると共に、他端(n+1番目の抵抗Rn+1 )がオペアンプ11の出力端子に接続されている。そのうち、抵抗R1は固定抵抗からなる入力抵抗(入力側固定抵抗)、抵抗Rn+1 は固定抵抗からなる帰還抵抗(帰還側固定抵抗)、抵抗R2〜Rnはそれぞれゲイン調整抵抗である。つまり、抵抗R1とRn+1 は、ゲインの可変範囲を決定する抵抗であり、抵抗R2〜Rnはゲインの切換ステップを決める抵抗である。また、各抵抗R1〜Rn+1 の中間点は、各々アナログスイッチS1〜Snを介してオペアンプ11の反転入力端子(−端子)に接続されている。
【0015】
デコーダ12にはmビットの調整データが入力され、デコーダ12は、入力した調整データにより切換信号のアドレス(0〜2^m−1)を決定し出力する。アナログスイッチS1〜Snは、デコーダ12の切換信号により1箇所だけ選択的にオンされる。このとき、調整の必要ビット数をmとすると、ゲイン切換用抵抗群として2^m+1個の抵抗が必要となる。また、アナログスイッチは2^m個必要となる。
【0016】
上記構成の増幅回路では、例えば、デコーダ12から出力される切換信号のアドレスが「0」の場合、アナログスイッチS1がオンされ、入力抵抗はR1、帰還抵抗は(R2+R3+…+Rn+1 )となる。それ故、ゲインGの式は、
G=−(R2+R3+…+Rn+1 )/R1
となり、これによりゲインの最大値が設定できる。このとき、オンされるアナログスイッチS1は、入力抵抗側及び帰還抵抗側の接続点(R1,R2の接続点)と、オペアンプ11の反転入力端子(−端子)との間の接続ラインに位置するので、アナログスイッチS1を通じて電流が流れることはなく、同スイッチS1のオン抵抗の影響が無視できる。
【0017】
また、デコーダ12のアドレスが「2^m−1(最大値)」の場合を考えると、アナログスイッチSnがオンされ、入力抵抗は(R1+R2+R3+…+Rn)、帰還抵抗はRn+1 となる。それ故、ゲインGの式は、
G=−Rn+1 /(R1+R2+R3+…+Rn)
となり、これによりゲインの最小値が設定できる。このときやはり、オンされるアナログスイッチSnは、入力抵抗側及び帰還抵抗側の接続点(Rn,Rn+1 の接続点)と、オペアンプ11の反転入力端子(−端子)との間の接続ラインに位置するので、アナログスイッチSnを通じて電流が流れることはなく、同スイッチSnのオン抵抗の影響が無視できる。
【0018】
ところで、ゲインGの式から分かるように、抵抗R2〜Rnの抵抗値を一定値とすると、ゲインの線形性が損なわれる。そこで、抵抗R2〜Rnの抵抗値を重み付けして設計することで、線形性を保つことを考える。
【0019】
以下には、線形性補正を行わない場合、すなわちゲイン調整抵抗(R2〜Rn)の値を一定値とする場合と、線形性補正を行う場合、すなわちゲイン調整抵抗(R2〜Rn)の値を重み付けする場合とについて、具体的な数値を示しながら図2〜図4により説明する。ここで、図2は、線形性補正を行わない場合においてゲインの数値を配列したもの、図3は、線形性補正を行う場合においてゲインの数値を配列したもの、図4(a),(b)は、図2,図3のデータをグラフ化したものである。なお、図2,図3中、アドレス毎に上下2段に示す抵抗値は、上段が入力抵抗の値、下段が帰還抵抗の値である。またここでは一例として、
・ゲインの可変範囲=約8〜5.5倍
・必要精度(線形性)<1%
・切換ビット数=4ビット(16階調)
・ゲイン単調性=単調減少
・ゲイン調整抵抗の単位抵抗値=0.5kΩ
・入力抵抗と帰還抵抗の総抵抗値>50kΩ(オペアンプの能力による)
といった各条件を設定している。
【0020】
先ず線形性補正を行わない場合について、図2及び図4(a)を用いて説明する。ここで、入力側固定抵抗R1の抵抗値を8kΩ、ゲイン調整抵抗R2〜R16の抵抗値をそれぞれ0.2kΩ、帰還側固定抵抗R17の抵抗値を60kΩとして構成した場合、ゲインの可変範囲は仕様(約8〜5.5倍)を満足できるが、必要精度(線形性)の仕様(1%未満)を満足できない。
【0021】
つまり、ゲイン調整抵抗R2〜R16の値を一定とした場合、上記のゲインGの式からも分かるように、数値の小さいアドレスを選択して入力抵抗及び帰還抵抗を切り換えた場合と、数値の大きいアドレスを選択して入力抵抗及び帰還抵抗を切り換えた場合とを比較すると、1アドレス分(1LSB)のアドレス間誤差(ゲイン変化量)が大きく異なり、アドレス間誤差はアドレスが小さい方が大きくなる。よって、アドレスに対するゲインの特性は下に凸の弓状(双曲線状)になり、アドレスの中心付近(アドレス7,8)で誤差率(%)が大きくなってしまう。図2によれば、最大2.94%の誤差が発生することが分かる。
【0022】
これに対して、線形性補正を行う図3及び図4(b)では、各アドレスに対応するゲイン調整抵抗に重み付けを持たせることにより、必要精度(線形性)の仕様を満足することが可能となる。この場合、前述の通りアドレスが小さい方がアドレス間誤差が大きく、ゲイン変化への影響が大きいことから、基本的にアドレスが小さいゲイン調整抵抗の値を小さくし、アドレスが大きくなるのに従いゲイン調整抵抗の値を大きく設定する。なお図3では、抵抗R2〜R7の値は0.167kΩ、抵抗R8〜R12の値は0.2kΩ、抵抗R13〜R16の値は0.25kΩ、としている。
【0023】
またこのとき、ゲイン調整抵抗の値をリニアに設定することで設計値として誤差率0%を達成できるが、抵抗の構造及び製造上、抵抗値にはばらつきが必ずあり、それが誤差となって必要精度が満足できなくなる。具体的にはまず構造上、抵抗は、半導体の拡散抵抗やポリシリコンなどの抵抗を有すると共に、配線層であるALと接続する場合に必ずコンタクト抵抗を有する。なお、抵抗の設計値は、そのシート抵抗値ρsと幅Wと長さLで決定され、前述のコンタクト抵抗を考慮しない場合は、ρsが一定とすると、WとLのみで設計される。
【0024】
つまり、図5(a),(b)に示す通り、ゲイン調整抵抗をリニアで設計する場合、拡散抵抗(又はポリシリコン抵抗)21とAL配線22とが接触するコンタクト部23においてコンタクト抵抗Rcが存在し、そのRc分がゲイン調整抵抗の値に含まれる。そのため、コンタクト抵抗Rcの値を考慮してゲイン調整抵抗を設計しなければならない。また、コンタクト抵抗分を合わせ込んで設計したとしても、コンタクト抵抗の工程ばらつき、拡散抵抗(又はポリシリコン抵抗)の工程ばらつきにより誤差が生じ、ゲイン調整抵抗が設計値から外れてしまう。
【0025】
そこで、図6(a),(b)に示す通り、コンタクト抵抗を含めた形で単位抵抗31を構成し、リニアに近い形で設計する。図6において、個々の単位抵抗31は、コンタクト抵抗Rcを含み、同一工程・同一サイズで作製されている。そして、この単位抵抗31が並列接続されることにより、リニアに近い形でゲイン調整抵抗が設計されている。なお図中、符号21,22,23は図5と同様、拡散抵抗(又はポリシリコン抵抗)、AL配線、コンタクト部である。図6の場合、単位抵抗31どうしの比でゲイン調整抵抗が設計されることから、抵抗値の工程ばらつきが生じても誤差の発生がキャンセルされる。
【0026】
以上詳述した本実施の形態によれば、以下に示す効果が得られる。
デコーダ12によりアナログスイッチS1〜Snの一つが選択的にオンされて入力信号が増幅される際、オンされたアナログスイッチは、入力抵抗側と帰還抵抗側との間の接続点と、オペアンプ11の入力端子との間に設けられることになるので、このアナログスイッチのオン抵抗の影響を排除することができる。その結果、本増幅回路では、温度特性や電圧特性によらず、精度良く信号増幅を行うことができる。またこのとき、アナログスイッチのオン抵抗の影響を受けないので、各アナログスイッチS1〜Snのサイズを最小サイズに設計することができる。また、アナログスイッチS1〜Snが最小サイズになることから、同スイッチS1〜Snを構成するトランジスタの高温時におけるリーク電流の影響も最小となる。
【0027】
ゲイン調整抵抗(図1のR2〜Rn)、個々の抵抗値の重み付けがそれぞれ変更されてなり、特に入力側固定抵抗(図1のR1)寄りの抵抗値が小さく、帰還側固定抵抗(図1のRn+1 )寄りの抵抗値が大きくなるよう個々の抵抗値が設定されるので、ゲイン調整に際し必要精度(線形性)を満たすことができる。また、単位抵抗によりゲイン調整抵抗が構成されるので、抵抗値の工程ばらつきが生じても誤差の発生がキャンセルされ、所望の抵抗比を設定することができる。それ故、ゲイン誤差を完全にキャンセルすることが可能となる。
【0028】
なお上記実施の形態では、本発明を反転増幅回路として具体化したが、非反転増幅回路や差動増幅回路として具体化することも勿論可能である。また、ギアの回転速度を検出するためのセンサ信号処理回路以外の用途にも適宜適用することが可能である。
【図面の簡単な説明】
【図1】発明の実施の形態におけるゲイン可変増幅回路の概要を示す電気回路図。
【図2】線形性補正を行わない場合においてゲインの数値を配列した図。
【図3】線形性補正を行う場合においてゲインの数値を配列した図。
【図4】図2及び図3のデータをグラフ化した図。
【図5】抵抗をリニアに可変した場合の構成を説明する図。
【図6】抵抗を単位抵抗で構成した場合の構成を説明する図。
【図7】一般的な反転増幅回路を示す電気回路図。
【符号の説明】
11…オペアンプ、12…選択手段としてのデコーダ、31…単位抵抗、R1〜Rn+1 …抵抗、S1〜Sn…アナログスイッチ。
Claims (2)
- オペアンプと、
固定抵抗からなる入力抵抗と、同じく固定抵抗からなる帰還抵抗と、これら入力抵抗及び帰還抵抗の間に設けられる(n−1)個のゲイン調整抵抗が直列接続されるとともに、前記入力抵抗が信号入力端子に接続され、且つ前記帰還抵抗が前記オペアンプの出力端子に接続されて構成される(n+1)個の抵抗からなるゲイン切換用抵抗群と、
前記ゲイン切換用抵抗群における隣接する抵抗同士の中間点とオペアンプの入力端子との間に各々接続されるn個のアナログスイッチと、
前記n個のアナログスイッチのうち何れか一つを選択的にオンする選択手段と、
を備え、
前記(n+1)個の抵抗の抵抗値を前記入力抵抗側から順にR1、R2、・・・Rn、Rn+1とするとき、前記入力抵抗とこれに隣接する抵抗との間に接続されたアナログスイッチがオンされて設定されるゲインGの最大値が、
G=−(R2+R3+・・・+Rn+1)/R1
であり、且つ前記帰還抵抗とこれに隣接する抵抗との間に接続されたアナログスイッチがオンされて設定されるゲインGの最小値が、
G=−Rn+1/(R1+R2+R3+・・・+Rn)
であって、
前記ゲイン調整抵抗は、配線とのコンタクト部の抵抗であるコンタクト抵抗を含んで構成された単位抵抗が前記入力抵抗側の抵抗ほどその抵抗値が小さくなるように並列接続されるかたちで当該ゲイン調整抵抗を構成するそれぞれの抵抗の抵抗値が設定されてなる
ことを特徴とするゲイン可変増幅回路。 - 請求項1に記載のゲイン可変増幅回路において、
回路は半導体工程、特にMOS工程で製造されるものであるゲイン可変増幅回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000110520A JP4325072B2 (ja) | 2000-04-12 | 2000-04-12 | ゲイン可変増幅回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000110520A JP4325072B2 (ja) | 2000-04-12 | 2000-04-12 | ゲイン可変増幅回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001298337A JP2001298337A (ja) | 2001-10-26 |
JP4325072B2 true JP4325072B2 (ja) | 2009-09-02 |
Family
ID=18623015
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000110520A Expired - Fee Related JP4325072B2 (ja) | 2000-04-12 | 2000-04-12 | ゲイン可変増幅回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4325072B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100669995B1 (ko) | 2004-06-30 | 2007-01-16 | 강근순 | 디지털 입력의 증감에 따라 전압 이득이 지수적으로 증감하는 가변이득 증폭기 |
JP2009100120A (ja) | 2007-10-15 | 2009-05-07 | Denso Corp | 差動増幅回路およびその製造方法 |
WO2010035608A1 (en) * | 2008-09-25 | 2010-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
CN102270972A (zh) * | 2011-04-18 | 2011-12-07 | 上海信朴臻微电子有限公司 | 增益可变放大器 |
JP6207871B2 (ja) | 2013-04-17 | 2017-10-04 | ルネサスエレクトロニクス株式会社 | 半導体装置及びインバータシステム |
JP6466678B2 (ja) * | 2014-10-01 | 2019-02-06 | ルネサスエレクトロニクス株式会社 | 半導体集積回路、可変利得増幅器、及び、センサシステム |
CN118487566A (zh) * | 2024-07-16 | 2024-08-13 | 灿芯半导体(上海)股份有限公司 | 一种应用于接收机电路的高带宽可变增益放大器 |
-
2000
- 2000-04-12 JP JP2000110520A patent/JP4325072B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001298337A (ja) | 2001-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7088180B2 (en) | Programmable gain current amplifier | |
US6288664B1 (en) | Autoranging analog to digital conversion circuitry | |
US7737675B2 (en) | Reference current generator adjustable by a variable current source | |
US7795978B2 (en) | Programmable gain circuit and amplification circuit | |
US8497791B2 (en) | Operational amplifier | |
EP2845316B1 (en) | Electronic circuit for adjusting an offset of a differential amplifier | |
TW200822547A (en) | Gain adjustment for programmable gain mplifiers | |
US7151409B2 (en) | Programmable low noise amplifier and method | |
US10830835B2 (en) | Sensors using digitally assisted 1/x analog gain compensation | |
JP2009100120A (ja) | 差動増幅回路およびその製造方法 | |
US6310518B1 (en) | Programmable gain preamplifier | |
KR20000014400A (ko) | 디지털/아날로그 변환기 | |
US6570447B2 (en) | Programmable logarithmic gain adjustment for open-loop amplifiers | |
US6870236B2 (en) | Integrated resistor network for multi-functional use in constant current or constant voltage operation of a pressure sensor | |
KR19990007460A (ko) | 이득 제어 증폭기 및 그 제어 방법 | |
JP4325072B2 (ja) | ゲイン可変増幅回路 | |
US20050099752A1 (en) | Temperature sensing circuit | |
WO2010050294A1 (ja) | チョッパ型電圧比較回路および逐次比較型ad変換回路 | |
JP5477093B2 (ja) | Da変換装置 | |
JP4708604B2 (ja) | 可変利得増幅器 | |
EP0899645A2 (en) | Field effect transistors | |
US7423481B2 (en) | Amplifier arrangement and amplifying method | |
US6462615B1 (en) | High speed closed loop amplifier with gain adjustment | |
JP2003042870A (ja) | センサ用温度特性補正回路装置及びセンサの温度特性補正方法 | |
JPH0829269A (ja) | 温度補償回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060522 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080926 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081007 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081205 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090519 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090601 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130619 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140619 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |