JPH0294555A - トリミング抵抗体 - Google Patents

トリミング抵抗体

Info

Publication number
JPH0294555A
JPH0294555A JP63246158A JP24615888A JPH0294555A JP H0294555 A JPH0294555 A JP H0294555A JP 63246158 A JP63246158 A JP 63246158A JP 24615888 A JP24615888 A JP 24615888A JP H0294555 A JPH0294555 A JP H0294555A
Authority
JP
Japan
Prior art keywords
film
resistance
region
resistance value
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63246158A
Other languages
English (en)
Other versions
JPH0546102B2 (ja
Inventor
Kaoru Imamura
今村 薫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP63246158A priority Critical patent/JPH0294555A/ja
Priority to US07/412,522 priority patent/US5065221A/en
Priority to EP89117846A priority patent/EP0361439B1/en
Priority to DE68923141T priority patent/DE68923141T2/de
Publication of JPH0294555A publication Critical patent/JPH0294555A/ja
Priority to KR9215286U priority patent/KR920007516Y1/ko
Publication of JPH0546102B2 publication Critical patent/JPH0546102B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20Resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/22Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
    • H01C17/23Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by opening or closing resistor geometric tracks of predetermined resistive values, e.g. snapistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/22Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
    • H01C17/24Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的コ (産業上の利用分野) 本発明は、薄膜又は厚膜集積回路のトリミング抵抗体に
関するもので、特にレーザ光を用いファンクショナルト
リミングを行なうためのトリミング抵抗体に使用される
(従来の技術) 近年半導体集積回路及び混成集積回路においては、高精
度の出力特性を得るための手段として、ファンクショナ
ルトリミング(Functional Triトing
)  が脚光を浴びている。
レーザ光によるトリミングは光を使用するため、被トリ
ミング材と電気的に非接触で行なうことができる。 従
って回路の出力特性を決定する主要な因子が例えば抵抗
の場合には、その抵抗値を迩切な初期値に設定しておき
、回路を動作状態にして、その出力特性を測定しながら
、レーザ光により抵抗体を切断或いは加工して、目標と
する特性が得られるまで抵抗値を調整することが可能で
、高精度の出力特性を得ることができる。 このような
方法はファンクショナルトリミングと呼ばれる。
−a的にファンクショナルトリミングにより抵抗体の抵
抗値を変化させる方法としては、大別して第5図及び第
6図に示すような2つの方法がある。
第5図に示す方法は、トリミング抵抗体に溝加工を施し
、抵抗値を変化させる方法である。 同図において符号
1及び1′は電極、符号2は抵抗膜である。 レーザ光
に上り消3を矢印方向に加エしてゆくと、″1極1,1
′間に走る電気力線の密度と向きが変化し、その結果、
電極1,1′間の抵抗値が変わる。
他の1つの方法は、第6図に示すいわゆる回路網切断の
方法である。 同図は抵抗回路網が梯子状に形成された
トリミング抵抗体の例である。
抵抗wA4のうち並列に接続された抵抗膜4aをレーザ
光により順次切断してゆくと、電極3及び3′からみた
合成抵抗値が変化する。 この場合も電極3.3′間に
走る電気力線の密度と方向が変わることは第5図と同様
であるが、並列抵抗膜4aを抵抗回路網から実効的に取
りはずして抵抗値を変化させると考えてもよい。
第5図に示す抵抗膜に溝加工を施し、その抵抗値を調整
する方法は、最も一般的に用いられている方法である。
 しかしこの方法における最大の問題点は抵抗値の経時
変化の問題である。 レーザ光により溝加工を行ったと
き、加工した切欠き部に微小な亀裂(以下マイクロクラ
ックという)3aが発生することはよく知られた事実で
ある。
このマイクロクラックは、製品となった後の熱或いは機
械的圧力により更に成長したり、又はマイクロクラック
への吸湿等が生じ、マイクロクラック部分の電気力線の
分布状況が変化し、これにより抵抗値が経時変化を起こ
す、 ファンクショナルトリミングによる高精度出力調
整を行なう回路においては、抵抗値の経時変化は致命的
な問題となる場合が多い。
一方第6図に示すいわゆる回路網の切断による方法では
、切断された抵抗は、実効的に回路網から取りはずされ
るので、その並列抵抗膜には電流は流れない。 従って
たとえ切断部にマイクロクラックが発生しても、このト
リミング抵抗体の抵抗値に経時変化が起きることはない
、 しかしこの方法には別の問題点が内在する。 これ
について第7図を参照して説明する。 同図(a)は第
6図と同じくトリミング抵抗回路、lIi!(トリミン
グ抵抗体)を上から見た状態である。  トリミング抵
抗体の上部には通常保護WA5が形成される。
並列抵抗M4aを切断する場合、この保護膜を通してレ
ーザ光を照射すると、レーザ光の一部が保護膜に吸収さ
れるため、レーザ光を照射する領域は保護膜を除去して
開口部51を設けておく必要がある。 同図(b)は、
同図(a )のx−x’線に沿った開口部51の部分断
面図である。 半導体基板7の酸化膜8上に並列抵抗膜
4aが形成されている。 保護膜を除去した場合、抵抗
膜4a下部の酸化膜8も一部エッチングされ、符号52
で示すように抵抗膜4a直下にくぼみが発生する。 こ
の状態でレーザトリミングを行なった場合、レーザ光で
抵抗膜が溶断した直後、この酸化膜の段差部にレーザ光
が当たり、この段差によリレーザ光は屈折及び回折し、
レーザ光の照射強度分布に局部的に強い領域が発生し、
下地のシリコン基板7に損傷を与えることがある。 又
保護膜の除去用或いは配線電極バターニング用のエツチ
ング液が前記くぼみに残留し、高信頼性の製品を提供す
る上での弊害になるという問題点があった。
(発明が解決しようとする課題) 抵抗体の抵抗値を変化させる従来技術のうち抵抗膜に溝
加工を施す方法は、抵抗膜の電流通路にマイクロクラッ
クが発生し、抵抗値が経時変化を起こすという課題があ
る。 又従来技術の抵抗回路網切断の方法では、切断時
基板に損傷を与えたり、或いは保護膜除去等のエツチン
グ液の残留による信顆性低下の課題がある。
本発明の目的は、従来技術における課題、即ちマイクロ
クラックによる抵抗値の経時変化、下地シリコン基板へ
の損傷及びエツチング液の残留による信頼性の低下とい
う課題を解決できるトリミング抵抗体を提供することで
ある。
[発明の構成] (課題を解決するための手段) 本発明のトリミング抵抗体は、 基板主面の絶縁層上に
形成された高抵抗率の高抵抗膜と、 該高抵抗膜の抵抗
回路網パターンに対応する領域に、断電の処理例えば不
純物添加、光照射等の処理を施して形成される低抵抗領
域とを有し、 該低抵抗領域を切断して合成抵抗値を調
整することを特徴とするトリミング抵抗体である。
(作用) 本発明のトリミング抵抗体の合成抵抗値は、主として低
抵抗領域である例えば第1図に示す低抵抗領域パターン
により決められる。 又合成抵抗値の調整は、レーザ光
により低抵抗領域の一部を順次切断して行なわれる。 
切断部に近接する低抵抗領域部分には切断後には電流が
流れないように低抵抗領域パターンは形成されるので、
切断部分にマイクロクラックが発生しても、切断後の合
成抵抗値には影響はなく、従って合成抵抗値の経時変化
もない。
又本発明のトリミング抵抗体のW4造では、低抵抗領域
の一部を順次切断するとき、被切断部分に直接レーザ光
を照射することが望ましい、 このためこの部分の保護
膜が除去され、開口部が形成される。 除去される保護
膜は、低抵抗領域を含む高抵抗膜上の保護膜に限られる
ので、従来方法における低抵抗領域直下の絶縁膜の段差
又はくぼみは、本発明では形成されない、 従って下地
シリコン基板の損傷又はエツチング液の残留等の従来技
術の課題は解決される。
(実施例) 本発明のトリミング抵抗体の実施例として、抵抗膜にポ
リシリコンを使用した場合を例にあげ、以下説明する。
 第1図及び第2図は、保護膜等を含めた上記トリミン
グ抵抗体の模式的平面図及びx−x’線に沿った部分断
面図である。 半導体基板27の主面に絶縁層(酸化膜
)28が形成され、酸化[28上に高抵抗率の高抵抗膜
、即ち不純物を含まないポリシリフンから成る高抵抗膜
22が形成されている。 高抵抗膜22の一部分、即ち
梯子状パターン領域には選択的にボロン(B)が添加さ
れ、これにより該領域の抵抗率は減少し、低抵抗領域2
4が形成される。 トリミング抵抗体は上記高抵抗膜2
2と低抵抗領域24とから成り、その合成抵抗即ち電極
23及び23′間の抵抗値は、低抵抗領域24の並列低
抵抗領域24aを順次切断して調整できる。 なお高抵
抗膜22と低抵抗領域24上には保護JIi21(第1
図の波線で囲まれた領域)が設けられるが、レーザ光に
より切断される並列低抵抗領域24aの被切断部分に、
直接レーザ光を照射することが望ましく、このなめこの
部分の保護膜が除去され、開口部21aが設けられる。
第4図は、第1図に示すトリミング抵抗体及び保護膜等
の製造工程の概要を説明するための折れ線A−B−C−
D (第1図参照)に沿った模式的断面図である。 第
4図(a )において、まずトランジスタ等の能動領域
に不純物拡散等を行ない、主面上に酸化膜28を設けた
半導体基板27を用意する。 次に不純物を含まない高
抵抗率のポリシリコン膜22を、CVD法により酸化M
2S上に、厚さ0.数μm例えば0.45μl堆積する
。 次にホトレジスト技術を用いて、高抵抗膜22内に
レジスト29をマスクとしイオン注入法によりボロンを
選択的に添加して、所要の低抵抗率を持つ梯子状の低抵
抗領域24を形成する。 不純物の拡散深さは酸化pA
28に達する深さであっても又これより浅くてもよい、
 本実施例では低抵抗領域24の基板主面方向の幅は約
10μl、シート抵抗100〜500Ω/口とした。 
なお高抵抗膜22に、CVDl1i (BGG膜)を介
して不純物を添加する場合は、低抵抗領域を含む高抵抗
JII22上に予め酸化膜を形成した後、高抵抗領域に
前記酸化膜を残しておいて、不純物を添加すればよい。
次に第4図(b)において、酸化シリコンから成るCV
DII!30を形成、光蝕刻法によりCVD膜30をエ
ツチングして電極用開口23a、23’a及びレーザ照
射用の開口部21aを形成する。
次に第4図(C)において、電極配線のためAIを蒸着
した後、光蝕刻法を用いウェットエツチングにより電極
23.23’を形成する。 第4図(d)におイテ、C
VD法により保護*(SiN膜)21を形成し、選択的
に保護膜をエツチングしてレーザ光照射用の開口部21
aを得る。
上記のように形成されたトリミング抵抗体では、不臓物
を含まないポリシリコンから成る高抵抗膜の抵抗率は非
常に大きく、電極23.23’間の実効的な合成抵抗値
は、不純物を添加された低抵抗領域24の抵抗率とその
パターン形状によって決定され、等価的には第3図に示
す抵抗回路網で表わされる。 なお矢印はレーザトリミ
ング方向を示す。
このトリミング抵抗体では、開口部21aに露出する並
列低抵抗領域24aに直接レーザ光を照射して、該領域
24a部分を切断し、電fFf123゜23′間の合成
抵抗値を調整する。 従って切断部に第5図3aで示す
ようなマイクロクラックが発生しても、切断された並列
低抵抗領域24aは1、この抵抗回路網から除去される
と考えられるので、このマイクロクラックは、切断後に
おけるトリミング抵抗体の合成抵抗値に影響を与えない
、 これによりマイクロクラックの成長による抵抗の経
時変化もない。
上記構造のトリミング抵抗体では、不純物を含まないポ
リシリコンの高抵抗膜内に低抵抗膜が形成されているの
で、AIWA又は保護膜(Si N膜等)形成後、開口
部を形成するためA1.M又は保護膜を除去する場合、
除去される膜はすべてポリシリコン抵抗膜上に形成され
ている。 従って前述のように従来技術で見られた並列
低抵抗膜直下の酸化膜にくぼみが生ずることはない。 
レーザ光で低抵抗領域を切断するとき、くぼみの段差部
を照射するレーザ光により下地のシリコン基板が損傷し
たり或いはくぼみにエツチング液が残留して信頼性の低
下をもたらすという従来技術の課題は解決される。
本実施例では、トリミング抵抗体は半導体基板の酸化膜
上に形成されたものであるが、セラミック等の絶縁基板
上に形成されたものであっても差支えない。
又、高抵抗膜の抵抗率が低抵抗領域の抵抗率の約100
0倍以上であれば必ずしも高抵抗膜に不純物を含まない
ポリシリコン膜を使用しなくてもよい。
切断後のトリミング抵抗体を流れる電流通路がマイクロ
クラックの成長によって実質的に妨げられない場合には
、前記抵抗率の比を1000倍以下にすることも可能で
ある。
本実施例では、トリミング抵抗体の抵抗回路網が梯子状
に形成された場合について述べたが、例えばトリミング
抵抗膜を含む並列抵抗回路を複数組直列接続した回路網
等その他の形状の抵抗回路網にも本発明は適用できるこ
とは勿論である。
又本実施例で、高抵抗のポリシリコン膜に不純物を選択
的に添加し、添加した領域の抵抗率を低抵抗率に変換し
て低抵抗領域を形成したが、本発明はこれに限定されな
い、 例えば高抵抗膜に選択的に光照射を行ない、照射
された部分の抵抗率を低抵抗率に変換して低抵抗領域を
形成することも可能である。
[発明の効果] 前述のように本発明のトリミング抵抗体は、高抵抗膜内
に低抵抗領域を設けたので、保護膜の開口等の工程で、
開口部の低抵抗領域直下の絶縁層にくぼみは形成されな
い、 これにより従来技術における下地シリコン基板へ
の損傷及びエツチング液の残留による信頼性の低下とい
う課題は解決される。 又本発明のトリミング抵抗体の
合成抵抗値は、切断後電流通路とならない低抵抗領域部
分を切断して調整されるので、切断部にたとえマイクロ
クラックが発生し成長しても、その後の合成抵抗値には
影響を与えず、従って合成抵抗値の経時変化は起こらな
い。
【図面の簡単な説明】
第1図及び第2図は、本発明のトリミング抵抗体の平面
図及び部分断面図、第3図は該トリミング抵抗体の電気
等価回路図、第4図は該トリミング抵抗体の製造工程を
説明するための断面図、第5図は従来のトリミング抵抗
体の平面図、第6図は他の従来のトリミング抵抗体の平
面図、第7図(a )及び(b ’)は従来技術の課題
を説明するための第6図に示すトリミング抵抗体のそれ
ぞれ平面図及び部分断面図である。 3a・・・マイクロクラック、 21・・・保護膜、2
1a・・・開口部、 22・・・高抵抗膜、 23゜2
3′・・・電極、 24・・・低抵抗領域、 24a・
・・並夕4低抵抗領域、 27・・・半導体基板、 2
8・・・絶縁層、 29・・・レジスト、 30・・・
CVDWA。 第 図 第 図 第 図 (a) (b) 第 図 4a 第 図

Claims (1)

    【特許請求の範囲】
  1. 1 基板主面の絶縁層上に形成された高抵抗率の高抵抗
    膜と、該高抵抗膜に所定の処理を選択的に施し低抵抗率
    に変換した低抵抗領域とを有し、該低抵抗領域を切断し
    て合成抵抗値を調整することを特徴とするトリミング抵
    抗体。
JP63246158A 1988-09-30 1988-09-30 トリミング抵抗体 Granted JPH0294555A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP63246158A JPH0294555A (ja) 1988-09-30 1988-09-30 トリミング抵抗体
US07/412,522 US5065221A (en) 1988-09-30 1989-09-26 Trimming resistor element for microelectronic circuit
EP89117846A EP0361439B1 (en) 1988-09-30 1989-09-27 Trimming resistor element for microelectronic circuit
DE68923141T DE68923141T2 (de) 1988-09-30 1989-09-27 Abgleichbares Widerstandselement für eine mikroelektronische Schaltung.
KR9215286U KR920007516Y1 (ko) 1988-09-30 1992-08-14 트리밍저항체

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63246158A JPH0294555A (ja) 1988-09-30 1988-09-30 トリミング抵抗体

Publications (2)

Publication Number Publication Date
JPH0294555A true JPH0294555A (ja) 1990-04-05
JPH0546102B2 JPH0546102B2 (ja) 1993-07-13

Family

ID=17144362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63246158A Granted JPH0294555A (ja) 1988-09-30 1988-09-30 トリミング抵抗体

Country Status (4)

Country Link
US (1) US5065221A (ja)
EP (1) EP0361439B1 (ja)
JP (1) JPH0294555A (ja)
DE (1) DE68923141T2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07169919A (ja) * 1993-12-16 1995-07-04 Nec Corp 半導体装置およびその製造方法
JP2005266158A (ja) * 2004-03-17 2005-09-29 Fuji Photo Film Co Ltd ストロボ装置およびストロボ内蔵カメラ
JP2019149513A (ja) * 2018-02-28 2019-09-05 新日本無線株式会社 抵抗素子を形成するための中間体およびそれを用いた抵抗素子の製造方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2725714B2 (ja) * 1991-01-04 1998-03-11 シャープ株式会社 Ccd固体撮像素子
US5345361A (en) * 1992-08-24 1994-09-06 Murata Erie North America, Inc. Shorted trimmable composite multilayer capacitor and method
US5363084A (en) * 1993-02-26 1994-11-08 Lake Shore Cryotronics, Inc. Film resistors having trimmable electrodes
US5316978A (en) * 1993-03-25 1994-05-31 Northern Telecom Limited Forming resistors for intergrated circuits
US5394019A (en) * 1993-08-09 1995-02-28 Analog Devices, Inc. Electrically trimmable resistor ladder
JP3358070B2 (ja) * 1993-11-17 2002-12-16 ローム株式会社 チップ抵抗器およびその抵抗値調整方法
JP2929966B2 (ja) * 1995-04-11 1999-08-03 株式会社村田製作所 抵抗体のトリミング方法
US5710538A (en) * 1995-09-27 1998-01-20 Micrel, Inc. Circuit having trim pads formed in scribe channel
US6229428B1 (en) * 2000-05-30 2001-05-08 The United States Of America As Represented By The Secretary Of The Navy Microcircuit resistor stack
US6606510B2 (en) * 2000-08-31 2003-08-12 Mallinckrodt Inc. Oximeter sensor with digital memory encoding patient data
DE10048244B4 (de) * 2000-09-29 2004-07-08 Robert Bosch Gmbh Verfahren zum Lasertrimmen von Widerständen und Bauteil mit getrimmten Widerständen
US6664500B2 (en) * 2000-12-16 2003-12-16 Anadigics, Inc. Laser-trimmable digital resistor
IL160779A0 (en) * 2001-09-10 2004-08-31 Microbridge Technologies Inc Method for trimming resistors
DE10338689B4 (de) * 2003-08-22 2007-03-29 Infineon Technologies Ag Widerstandsbauelement und Verfahren zu dessen Abgleich
WO2010035608A1 (en) * 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20100258909A1 (en) * 2009-04-14 2010-10-14 Texas Instruments Incorporated Longitudinal link trimming and method for increased link resistance and reliability
KR20110126417A (ko) * 2010-05-17 2011-11-23 삼성전기주식회사 저항기 및 저항기 형성방법
US20150077216A1 (en) * 2012-01-04 2015-03-19 Schlumberger Technology Corporation High Voltage Resistor And Methods Of Fabrication
JP2015130492A (ja) * 2013-12-05 2015-07-16 ローム株式会社 半導体モジュール
CN105097435B (zh) * 2014-05-21 2017-12-29 中芯国际集成电路制造(上海)有限公司 一种调节hrp电阻值的方法
JP2017146134A (ja) * 2016-02-16 2017-08-24 アルプス電気株式会社 抵抗値調整回路および荷重検出装置ならびに抵抗値調整方法
TWI667666B (zh) * 2018-12-05 2019-08-01 光頡科技股份有限公司 電阻元件

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2261667A (en) * 1939-02-22 1941-11-04 Westinghouse Electric & Mfg Co Electrical resistance
US3657692A (en) * 1971-03-12 1972-04-18 Markite Corp Trimmer resistor
US4041440A (en) * 1976-05-13 1977-08-09 General Motors Corporation Method of adjusting resistance of a thick-film thermistor
US4217570A (en) * 1978-05-30 1980-08-12 Tektronix, Inc. Thin-film microcircuits adapted for laser trimming
US4301439A (en) * 1978-12-26 1981-11-17 Electro Materials Corp. Of America Film type resistor and method of producing same
US4228418A (en) * 1979-03-28 1980-10-14 The United States Of America As Represented By The Secretary Of The Army Modular trim resistive network
US4283774A (en) * 1979-06-13 1981-08-11 Burroughs Corporation On-chip method of balancing memory detectors and balanced detectors formed thereby
US4381441A (en) * 1980-10-30 1983-04-26 Western Electric Company, Inc. Methods of and apparatus for trimming film resistors
US4467312A (en) * 1980-12-23 1984-08-21 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor resistor device
US4386460A (en) * 1981-05-14 1983-06-07 Bell Telephone Laboratories, Incorporated Method of making multi-megohm thin film resistors
DE3630393C2 (de) * 1985-09-10 1994-06-23 Sharp Kk Widerstandsthermometer
JPH01184861A (ja) * 1988-01-13 1989-07-24 Toshiba Corp レーザ光によるトリミング方法
JPH01184942A (ja) * 1988-01-20 1989-07-24 Toshiba Corp トリミング素子とその電気短絡方法
JPH01199404A (ja) * 1988-02-04 1989-08-10 Toshiba Corp トリミング抵抗回路網

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07169919A (ja) * 1993-12-16 1995-07-04 Nec Corp 半導体装置およびその製造方法
JP2005266158A (ja) * 2004-03-17 2005-09-29 Fuji Photo Film Co Ltd ストロボ装置およびストロボ内蔵カメラ
JP4542802B2 (ja) * 2004-03-17 2010-09-15 富士フイルム株式会社 ストロボ装置およびストロボ内蔵カメラ
JP2019149513A (ja) * 2018-02-28 2019-09-05 新日本無線株式会社 抵抗素子を形成するための中間体およびそれを用いた抵抗素子の製造方法

Also Published As

Publication number Publication date
DE68923141D1 (de) 1995-07-27
EP0361439A3 (en) 1990-08-16
DE68923141T2 (de) 1995-11-30
JPH0546102B2 (ja) 1993-07-13
US5065221A (en) 1991-11-12
EP0361439A2 (en) 1990-04-04
EP0361439B1 (en) 1995-06-21

Similar Documents

Publication Publication Date Title
JPH0294555A (ja) トリミング抵抗体
US3996551A (en) Chromium-silicon oxide thin film resistors
KR920003467B1 (ko) 트리밍소자와 그 전기단락방법
KR980011717A (ko) 마스크(Mask)의 구조 및 제조방법
JPS61154146A (ja) 半導体装置の製造方法
EP0735576A3 (en) Integrated circuit fabrication
KR920007516Y1 (ko) 트리밍저항체
US4086127A (en) Method of fabricating apertured deposition masks used for fabricating thin film transistors
JPH0444285A (ja) 半導体発光素子
KR100277884B1 (ko) 반도체 장치의 퓨즈부 및 그 제조방법
JPH03242966A (ja) 半導体装置の製造方法
JPS61248547A (ja) 半導体装置の製造方法
JPH09232116A (ja) 半導体装置及びその製造方法
JPH06334014A (ja) 半導体装置におけるパターン寸法の測定方法
JP2019149513A (ja) 抵抗素子を形成するための中間体およびそれを用いた抵抗素子の製造方法
JPS5817658A (ja) 半導体装置の製造方法
JPH01251619A (ja) 半導体装置の製造方法
JPS59138388A (ja) 半導体発光素子の製造法
JPH05218212A (ja) 半導体装置の製造方法
JPH0567051B2 (ja)
JPS62150847A (ja) 配線接続方法
JPH08306702A (ja) バイポーラトランジスタの製造方法
KR20010087507A (ko) 반도체 장치의 퓨즈 및 패드 노출방법
JPS6014466A (ja) 半導体集積回路の製造方法
JPH09232520A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees