JPH03242966A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03242966A JPH03242966A JP4000890A JP4000890A JPH03242966A JP H03242966 A JPH03242966 A JP H03242966A JP 4000890 A JP4000890 A JP 4000890A JP 4000890 A JP4000890 A JP 4000890A JP H03242966 A JPH03242966 A JP H03242966A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- thin film
- resistor
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000010408 film Substances 0.000 claims abstract description 148
- 239000010409 thin film Substances 0.000 claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 238000002161 passivation Methods 0.000 claims description 12
- 238000009966 trimming Methods 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 22
- 229910052710 silicon Inorganic materials 0.000 abstract description 22
- 239000010703 silicon Substances 0.000 abstract description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 11
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 11
- 238000009792 diffusion process Methods 0.000 abstract description 9
- 238000010521 absorption reaction Methods 0.000 abstract description 8
- 230000003647 oxidation Effects 0.000 abstract description 7
- 238000007254 oxidation reaction Methods 0.000 abstract description 7
- 238000009413 insulation Methods 0.000 abstract description 2
- 238000002955 isolation Methods 0.000 abstract description 2
- 229910019819 Cr—Si Inorganic materials 0.000 abstract 1
- 239000006185 dispersion Substances 0.000 abstract 1
- 238000000034 method Methods 0.000 description 15
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000009279 wet oxidation reaction Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 235000012907 honey Nutrition 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910001120 nichrome Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
- H01L28/24—Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本案は、半導体装置及びその製造方法に関し、詳しくは
、レーザートリミングされる薄膜抵抗体を有する半導体
装置に関する。
、レーザートリミングされる薄膜抵抗体を有する半導体
装置に関する。
[従来の技術]
例えば集積回路などが形成された半導体装置の絶縁膜中
に主として金属製の薄膜抵抗体を介設し、この薄膜抵抗
体の所定箇所をレーザービームにより溶断してその抵抗
値を調整することが行なわれている。
に主として金属製の薄膜抵抗体を介設し、この薄膜抵抗
体の所定箇所をレーザービームにより溶断してその抵抗
値を調整することが行なわれている。
従来、このように集積回路が形成された半導体装置では
、例えば第11図に示すように、フィルド絶縁膜(すな
わち、回路素子用のPN接−合領域を形成するに際して
半導体基板表面に前もって設けられる絶縁膜)50を用
い、フィールド絶縁膜50上に薄膜抵抗体90を形成し
ている。
、例えば第11図に示すように、フィルド絶縁膜(すな
わち、回路素子用のPN接−合領域を形成するに際して
半導体基板表面に前もって設けられる絶縁膜)50を用
い、フィールド絶縁膜50上に薄膜抵抗体90を形成し
ている。
[発明が解決しようとする課題]
いわゆるレーザートリミングと呼ばれる上記抵抗値の調
整プロセスでは、薄膜抵抗体が吸収するレーザエネルギ
量を最適レベルに調節することが重要であり、薄膜抵抗
体の吸収エネルギが過少であると切断不良が生じ、過大
であれば絶縁膜及び半導体基板を損傷してしまう。
整プロセスでは、薄膜抵抗体が吸収するレーザエネルギ
量を最適レベルに調節することが重要であり、薄膜抵抗
体の吸収エネルギが過少であると切断不良が生じ、過大
であれば絶縁膜及び半導体基板を損傷してしまう。
しかしながら、薄膜抵抗体を透過したレーザ光は薄膜抵
抗体下面及び半導体基板表面でそれぞれ部分反射して透
過光と干渉しつつ再度、薄膜抵抗体に吸収される。更に
、薄膜抵抗体表面、パッシベーション膜表面でも反射及
び干渉が生じ、薄膜抵抗体に入射するレーザ光の総量は
各膜厚に依存する。特に、半導体基板と薄膜抵抗体との
間の第2の絶縁膜の膜厚が変動すると、薄膜抵抗体の吸
収エネルギは大幅に変動する。
抗体下面及び半導体基板表面でそれぞれ部分反射して透
過光と干渉しつつ再度、薄膜抵抗体に吸収される。更に
、薄膜抵抗体表面、パッシベーション膜表面でも反射及
び干渉が生じ、薄膜抵抗体に入射するレーザ光の総量は
各膜厚に依存する。特に、半導体基板と薄膜抵抗体との
間の第2の絶縁膜の膜厚が変動すると、薄膜抵抗体の吸
収エネルギは大幅に変動する。
このために、集積回路が形成された半導体基板上に薄膜
抵抗体を搭載する場合、フィールド絶縁膜の厚さをでき
るかぎり精密に制御して、薄膜抵抗体の吸収エネルギの
変動を防止している。けれども、フィールド絶縁膜は厚
く形成される(一般には、0.5μm以上〉ため必然的
に、膜厚変動の絶対量も大きくならざるをえなかった。
抵抗体を搭載する場合、フィールド絶縁膜の厚さをでき
るかぎり精密に制御して、薄膜抵抗体の吸収エネルギの
変動を防止している。けれども、フィールド絶縁膜は厚
く形成される(一般には、0.5μm以上〉ため必然的
に、膜厚変動の絶対量も大きくならざるをえなかった。
また、フィールド絶縁膜形成後の各種高温工程によりそ
の膜厚が増加したり、あるいはフィールド絶縁膜形成後
のエツチング工程によりその膜厚が減少したりする(す
なわち、薄膜抵抗体の被着前の各種工程によりフィール
ド絶縁膜の膜厚が変動する〉ので、フィールド絶縁膜の
膜厚制御は一層面倒であった。
の膜厚が増加したり、あるいはフィールド絶縁膜形成後
のエツチング工程によりその膜厚が減少したりする(す
なわち、薄膜抵抗体の被着前の各種工程によりフィール
ド絶縁膜の膜厚が変動する〉ので、フィールド絶縁膜の
膜厚制御は一層面倒であった。
もちろん、ウェハ毎又はロット毎にフィールド絶縁膜の
膜厚を実測して、レーザー光量を制御することも可能で
あるが、作業が複雑化してしまう。
膜厚を実測して、レーザー光量を制御することも可能で
あるが、作業が複雑化してしまう。
一方、上)ボしたように集積回路が形成された半導体基
板上(薄膜抵抗体を搭載する場合、照射されたレーザー
光の一部は、半導体基板の表面部でも吸収されて半導体
基板にダメージを与える問題や、各境界面で複反側した
レーザー光が集積回路領域に及んでその電気特性(例え
ば、PN接合のリーク電流など〉を変化させるという問
題が生じる可能性がある。
板上(薄膜抵抗体を搭載する場合、照射されたレーザー
光の一部は、半導体基板の表面部でも吸収されて半導体
基板にダメージを与える問題や、各境界面で複反側した
レーザー光が集積回路領域に及んでその電気特性(例え
ば、PN接合のリーク電流など〉を変化させるという問
題が生じる可能性がある。
本発明は上記問題に鑑みなされたものであり、歩留りが
良好であるレーザートリミング薄膜抵抗体を具備する半
導体装置及びその製造方法を提供することを、その解決
すべき課題としている。
良好であるレーザートリミング薄膜抵抗体を具備する半
導体装置及びその製造方法を提供することを、その解決
すべき課題としている。
[課題を解決するための手段]
本発明の半導体装置の製造方法は、半導体基板表面上に
第1の絶縁膜を形成し、その後、前記第1の絶縁膜を選
択除去して該半導体基板表面上に前記第1の絶縁膜の膜
厚よりも薄い膜厚を有する第2の絶縁膜を形成し、前記
第2の絶縁膜表面上に薄膜抵抗体を形成し、前記薄膜抵
抗体膜表面上にパッシベーション膜を形成し、その後、
前記薄膜抵抗体をレーザートリミングして抵抗値を設定
することを特徴としている。
第1の絶縁膜を形成し、その後、前記第1の絶縁膜を選
択除去して該半導体基板表面上に前記第1の絶縁膜の膜
厚よりも薄い膜厚を有する第2の絶縁膜を形成し、前記
第2の絶縁膜表面上に薄膜抵抗体を形成し、前記薄膜抵
抗体膜表面上にパッシベーション膜を形成し、その後、
前記薄膜抵抗体をレーザートリミングして抵抗値を設定
することを特徴としている。
本発明の半導体装置は、素子領域が表面部に設けられ第
1の絶縁膜が表面上に設けられる半導体基板と、前記第
1の絶縁膜が選択剥離された前記半導体基板表面上に設
けられ、前記第1の絶縁膜の膜厚よりも薄い膜厚を有す
る第2の絶縁膜と、該第2の絶縁膜表面上に設けられレ
ーザートリミングにより抵抗値が設定される薄膜抵抗体
と、前記薄膜抵抗体表面上に設けられるパッシベーショ
ン膜と、を具備することを特徴としている。
1の絶縁膜が表面上に設けられる半導体基板と、前記第
1の絶縁膜が選択剥離された前記半導体基板表面上に設
けられ、前記第1の絶縁膜の膜厚よりも薄い膜厚を有す
る第2の絶縁膜と、該第2の絶縁膜表面上に設けられレ
ーザートリミングにより抵抗値が設定される薄膜抵抗体
と、前記薄膜抵抗体表面上に設けられるパッシベーショ
ン膜と、を具備することを特徴としている。
好適例において第2の絶縁膜には熱酸化シリコン膜が用
いられるが、CVD酸化膜などであってもよい。熱酸化
シリコン膜はちみつで、膜厚の高精度の制御が容易であ
る。
いられるが、CVD酸化膜などであってもよい。熱酸化
シリコン膜はちみつで、膜厚の高精度の制御が容易であ
る。
好適例において第2の絶縁膜の厚さは0.1μm以上で
第1の絶縁膜厚以下とされる。0.1μm以下では、溶
融、飛散する薄膜抵抗体粒子が第2の絶縁膜を突抜けて
その絶縁を破壊する可能性があり、第1の絶縁膜厚以上
では、膜厚の変動率が一定でもばらつきの絶対量が大き
くなる。
第1の絶縁膜厚以下とされる。0.1μm以下では、溶
融、飛散する薄膜抵抗体粒子が第2の絶縁膜を突抜けて
その絶縁を破壊する可能性があり、第1の絶縁膜厚以上
では、膜厚の変動率が一定でもばらつきの絶対量が大き
くなる。
実験結果によれば、レーザー波長1.06μmの場合、
熱酸化シリコン膜からなる第2の絶縁膜が約0.1〜0
.3μmの膜厚をもつ場合に、そのエネルギ吸収率が良
好であることが判明した。
熱酸化シリコン膜からなる第2の絶縁膜が約0.1〜0
.3μmの膜厚をもつ場合に、そのエネルギ吸収率が良
好であることが判明した。
[作用]
本発明の半導体装置では、例えばフィールド絶縁膜のよ
うな既存の第1の絶縁膜が選択剥離された半導体基板表
面上に新たに専用に設けられる第2の絶縁膜は、上記第
1の絶縁膜よりもより薄い膜厚を有するように構成され
ている。
うな既存の第1の絶縁膜が選択剥離された半導体基板表
面上に新たに専用に設けられる第2の絶縁膜は、上記第
1の絶縁膜よりもより薄い膜厚を有するように構成され
ている。
したがって、第2の絶縁膜のばらつきを減らし、最適膜
厚を選択して、薄膜抵抗体の吸収エネルギのばらつきが
可能になる。
厚を選択して、薄膜抵抗体の吸収エネルギのばらつきが
可能になる。
更に同時に、照射レーザー光量の削減が可能となるため
に、半導体基板などの周辺部によるエネルギ吸収が減少
し、第2の絶縁膜の耐圧や近傍の回路素子の電気特性(
例えば、PN接合のリーク電流値など)の劣化が防止さ
れる。
に、半導体基板などの周辺部によるエネルギ吸収が減少
し、第2の絶縁膜の耐圧や近傍の回路素子の電気特性(
例えば、PN接合のリーク電流値など)の劣化が防止さ
れる。
[発明の効果]
上記したように本発明の半導体装置の製造方法及び装置
では、回路素子が形成された半導体基板の第1の絶縁膜
を選択除去してそれよりも薄い第2の絶縁膜を形成し、
この第2の絶縁膜表面上に薄膜抵抗体を形成しているの
で、第2の絶縁膜の膜厚ばらつきが格段に小さくなり、
薄膜抵抗体の吸収エネルギ量の変動が減少する。
では、回路素子が形成された半導体基板の第1の絶縁膜
を選択除去してそれよりも薄い第2の絶縁膜を形成し、
この第2の絶縁膜表面上に薄膜抵抗体を形成しているの
で、第2の絶縁膜の膜厚ばらつきが格段に小さくなり、
薄膜抵抗体の吸収エネルギ量の変動が減少する。
したがって、薄膜抵抗体の切断不良や又は絶縁膜のクラ
ック発生といった問題を解決して、歩留りを格段に向上
させることができる。
ック発生といった問題を解決して、歩留りを格段に向上
させることができる。
例えば、第1の絶縁膜としてフィールド絶縁膜を用いる
場合について考えれば、薄膜抵抗体下の第2の絶縁膜は
、第1の絶縁膜を選択剥離し、半導体基板表面を露出さ
せた後に形成するため、第1の絶縁膜の様に複雑な工程
を経ることがなく、絶縁膜厚のばらつきが格段に小さく
なり、膜厚抵抗体の吸収エネルギー量の変動が減少する
。また薄幕抵抗体のレーザーエネルギー吸収率が向上す
る膜厚に設定することにより、パッシベーション膜等の
レーザー吸収率に影響を与える、他の要因の影響を小さ
くすることができ、安定したレーザトリミングを行うこ
とができる。
場合について考えれば、薄膜抵抗体下の第2の絶縁膜は
、第1の絶縁膜を選択剥離し、半導体基板表面を露出さ
せた後に形成するため、第1の絶縁膜の様に複雑な工程
を経ることがなく、絶縁膜厚のばらつきが格段に小さく
なり、膜厚抵抗体の吸収エネルギー量の変動が減少する
。また薄幕抵抗体のレーザーエネルギー吸収率が向上す
る膜厚に設定することにより、パッシベーション膜等の
レーザー吸収率に影響を与える、他の要因の影響を小さ
くすることができ、安定したレーザトリミングを行うこ
とができる。
[実施例]
第1図〜第7図は本実施例の製造方法を工程順に示した
ものであり、薄膜抵抗体とバイポーラトランジスタとを
一体的に集積化したものである。
ものであり、薄膜抵抗体とバイポーラトランジスタとを
一体的に集積化したものである。
まず、(111)結晶面のP−型シリコン基板1に、N
小型埋込拡散領域2、N−エピタキシャル層3及びP+
アイソレーション領域4を周知の方法により形成する。
小型埋込拡散領域2、N−エピタキシャル層3及びP+
アイソレーション領域4を周知の方法により形成する。
次に、シリコン基板1の表面の酸化シリコン膜などく図
示せず〉を全面除去し、新たに熱酸化法によりフィール
ド絶縁膜としての酸化シリコン膜5を0.6μm厚に形
成し、更に酸化シリコン膜5を選択開口する(第1図参
照〉。
示せず〉を全面除去し、新たに熱酸化法によりフィール
ド絶縁膜としての酸化シリコン膜5を0.6μm厚に形
成し、更に酸化シリコン膜5を選択開口する(第1図参
照〉。
次に、上記開口からボロンをイオン注入し、CVD法に
より上記開口に600OA厚の酸化シリコン膜(フィー
ルド絶縁膜ともなる>58を形成し、02及びN2雰囲
気中で熱処理を行って、P+型拡散領域(ベース領域〉
6を形成する(第2図参照〉。
より上記開口に600OA厚の酸化シリコン膜(フィー
ルド絶縁膜ともなる>58を形成し、02及びN2雰囲
気中で熱処理を行って、P+型拡散領域(ベース領域〉
6を形成する(第2図参照〉。
次に、酸化シリコン膜5.5aの所定領域を開口し、拡
散炉を用いてPOc l 2を不純物源としてリンをド
ープし、更に、02及びN2雰囲気中で熱処理を行って
、N十拡散領域(エミッタ領域、コレクタ領域〉7、N
十拡散領域7a、酸化シリコン膜5b及びPSG膜8を
形成する(第3図参照〉。なお、PSG膜8はフィール
ド絶縁膜の一部を構成している。
散炉を用いてPOc l 2を不純物源としてリンをド
ープし、更に、02及びN2雰囲気中で熱処理を行って
、N十拡散領域(エミッタ領域、コレクタ領域〉7、N
十拡散領域7a、酸化シリコン膜5b及びPSG膜8を
形成する(第3図参照〉。なお、PSG膜8はフィール
ド絶縁膜の一部を構成している。
次に、薄膜抵抗体を形成する部位において、上記フィー
ルド絶縁膜の所定位置に開口30を形成し、次いで拡散
炉を用い酸化雰囲気中で開口30に熱酸化シリコン膜(
本発明でいう第2の絶縁膜)20を成長させる(第4図
参照)。なお、開口30はN十拡散層7aの部分に開口
部が形成されているが、これは、N十拡散層7aとA、
l!配線、薄膜抵抗体の間のコンデンサを同時に形成す
るためである。
ルド絶縁膜の所定位置に開口30を形成し、次いで拡散
炉を用い酸化雰囲気中で開口30に熱酸化シリコン膜(
本発明でいう第2の絶縁膜)20を成長させる(第4図
参照)。なお、開口30はN十拡散層7aの部分に開口
部が形成されているが、これは、N十拡散層7aとA、
l!配線、薄膜抵抗体の間のコンデンサを同時に形成す
るためである。
次に、スパッタリング法を用いて堆積されたCr−3+
層を選択エッチして熱酸化シリコン膜上に15CD厚の
薄膜抵抗体9を形成し、更に酸化シリコン膜5a、5b
およびPSG膜8にコンタクトホール5C・を形成する
(第5図参照〉。
層を選択エッチして熱酸化シリコン膜上に15CD厚の
薄膜抵抗体9を形成し、更に酸化シリコン膜5a、5b
およびPSG膜8にコンタクトホール5C・を形成する
(第5図参照〉。
次に、スパッタリング法によりアルミニウム配線層10
を形成した後、選択エツチングにより不要部分を除去し
て所定のパターンにした後、アル0 ミシンターを行う。このアルミニウム配線層10により
バイポーラトランジスタのコレクター鎮域と薄膜抵抗体
9とが電気的に接続される(第6図参照〉。
を形成した後、選択エツチングにより不要部分を除去し
て所定のパターンにした後、アル0 ミシンターを行う。このアルミニウム配線層10により
バイポーラトランジスタのコレクター鎮域と薄膜抵抗体
9とが電気的に接続される(第6図参照〉。
次に、常圧CVD法あるいはプラズマCVD法により0
.4μm厚のPSG膜(本発明でいうパッシベーション
膜〉11を形成し、引続き、プラズマCVD法を用いて
膜厚0.5μmの窒化シリコン膜(本発明でいうパッシ
ベーション膜〉12を形成する(第7図参照〉。
.4μm厚のPSG膜(本発明でいうパッシベーション
膜〉11を形成し、引続き、プラズマCVD法を用いて
膜厚0.5μmの窒化シリコン膜(本発明でいうパッシ
ベーション膜〉12を形成する(第7図参照〉。
上記説明したように、この実施例の製造方法では、第2
の絶縁膜の膜厚は、第4図で示したシリコン基板1の熱
酸化工程のみで決定されるため、膜厚の制御性が非常に
良く、例えばトリミングに好適な膜厚である200OA
を例とすれば、±1002以下のばらつきすることが容
易である。
の絶縁膜の膜厚は、第4図で示したシリコン基板1の熱
酸化工程のみで決定されるため、膜厚の制御性が非常に
良く、例えばトリミングに好適な膜厚である200OA
を例とすれば、±1002以下のばらつきすることが容
易である。
熱酸化シリコン膜20の膜厚は、トリミング可能なレー
ザーエネルギーが小さい(すなわち、薄膜抵抗体9の吸
収率が高い)膜厚が好適である。
ザーエネルギーが小さい(すなわち、薄膜抵抗体9の吸
収率が高い)膜厚が好適である。
レーザーの放射エネルギ量を小さくできれば、シ1
リコン基板1の吸収エネルギ量も削減することができる
。
。
この実施例の製造方法で製作された半導体装置における
熱酸化シリコン膜20の膜厚とトリミングに必要な最適
放射エネルギ量との関係を、第8図に示す。膜厚がほぼ
0.2μmの場合に最適放射エネルギ量が最小となるこ
とがわかる。
熱酸化シリコン膜20の膜厚とトリミングに必要な最適
放射エネルギ量との関係を、第8図に示す。膜厚がほぼ
0.2μmの場合に最適放射エネルギ量が最小となるこ
とがわかる。
また、熱酸化シリコン膜20の膜厚を0.20μm±0
.02μm厚とした場合(a)及び0゜28μm厚とし
た場合(b)でのパッシベーション膜11.12の膜厚
とトリミングにおける最適放射エネルギ量との関係を第
9図に示す。
.02μm厚とした場合(a)及び0゜28μm厚とし
た場合(b)でのパッシベーション膜11.12の膜厚
とトリミングにおける最適放射エネルギ量との関係を第
9図に示す。
第9図かられかるように、熱酸化シリコン膜20の膜厚
が0.20μm+0.02μmである場合、パッシベー
ション膜11.12の膜厚変動の影響をほとんど無視す
ることができる。なお、熱酸化シリコン膜20の膜厚が
0.10μm以下の場合には、レーザートリミング時に
薄膜抵抗体9が1000A程度分散するために好ましく
なく、また、膜厚をフィールド絶縁膜程度に分厚くする
2 と酸化時間が長くて回路素子に悪影響を与え、かつ、膜
厚制御性が低下し、好ましくない。
が0.20μm+0.02μmである場合、パッシベー
ション膜11.12の膜厚変動の影響をほとんど無視す
ることができる。なお、熱酸化シリコン膜20の膜厚が
0.10μm以下の場合には、レーザートリミング時に
薄膜抵抗体9が1000A程度分散するために好ましく
なく、また、膜厚をフィールド絶縁膜程度に分厚くする
2 と酸化時間が長くて回路素子に悪影響を与え、かつ、膜
厚制御性が低下し、好ましくない。
熱酸化シリコン膜20の酸化条件としては、膜厚制御性
と酸化膜成長速度、拡散層への影響を考慮すると、80
0℃〜1000℃の温度範囲でウェット酸化を行うのが
好ましく、代表的な例として860℃のウェット酸化が
良い。
と酸化膜成長速度、拡散層への影響を考慮すると、80
0℃〜1000℃の温度範囲でウェット酸化を行うのが
好ましく、代表的な例として860℃のウェット酸化が
良い。
上記実施例における実際のトリミング可能なレザーパル
スエネルギーと、熱酸化シリコン膜20の膜厚との関係
を第10図に示す。
スエネルギーと、熱酸化シリコン膜20の膜厚との関係
を第10図に示す。
トリミング可能なレーザーパルスエネルギー範囲(すな
わち、最大値及び最小値)は、熱酸化シリコン膜20の
膜厚が0.2±0.02μmである場合にほぼ一定であ
り、安定したレーザートリミングが可能であることがわ
かる。
わち、最大値及び最小値)は、熱酸化シリコン膜20の
膜厚が0.2±0.02μmである場合にほぼ一定であ
り、安定したレーザートリミングが可能であることがわ
かる。
なお、上記実施例ではN十拡散領域7a上方に薄膜抵抗
体9を形成したが、81基板から絶縁されていればどの
部分に形成しても問題ない。
体9を形成したが、81基板から絶縁されていればどの
部分に形成しても問題ない。
またもちろん、薄膜抵抗体9として、NiCrなど各種
の抵抗材料を使用できる。
の抵抗材料を使用できる。
3
更に、第2の絶縁膜として、熱酸化シリコン膜20の他
にCVD酸化シリコン膜などを採用することもできる。
にCVD酸化シリコン膜などを採用することもできる。
なお、上記実施例では、レーザーとして、波長が1.0
6μmであるYAGパルスレーザ−を用いたが、波長は
適宜変更可能である。
6μmであるYAGパルスレーザ−を用いたが、波長は
適宜変更可能である。
第1図〜第7図は本発明の半導体装置の製造方法の一例
を順番に表す工程図であり、第7図は特に本発明の半導
体装置の一例を示している。第8図〜第10図は、上記
製造方法にお【プる各膜厚とレーザー放則エネルギとの
関係を示す特性図である。 第11図は従来の薄膜抵抗体搭載半導体装置を示す断面
図である。 5・・・フィールド絶縁膜 1・・・半導体基板 20・・・熱酸化シリコン膜 (第2の絶縁膜〉 9・・・薄膜抵抗体 4 1 1・・・PSG膜 (パッシベーション膜) 2・・・窒化シリコン膜 (パッシベーション膜〉
を順番に表す工程図であり、第7図は特に本発明の半導
体装置の一例を示している。第8図〜第10図は、上記
製造方法にお【プる各膜厚とレーザー放則エネルギとの
関係を示す特性図である。 第11図は従来の薄膜抵抗体搭載半導体装置を示す断面
図である。 5・・・フィールド絶縁膜 1・・・半導体基板 20・・・熱酸化シリコン膜 (第2の絶縁膜〉 9・・・薄膜抵抗体 4 1 1・・・PSG膜 (パッシベーション膜) 2・・・窒化シリコン膜 (パッシベーション膜〉
Claims (2)
- (1)半導体基板表面上に第1の絶縁膜を形成し、その
後、前記第1の絶縁膜を選択除去して該半導体基板表面
上に前記第1の絶縁膜の膜厚よりも薄い膜厚を有する第
2の絶縁膜を形成し、 前記第2の絶縁膜表面上に薄膜抵抗体を形成し、前記薄
膜抵抗体膜表面上にパッシベーション膜を形成し、 その後、前記薄膜抵抗体をレーザートリミングして抵抗
値を設定することを特徴とする半導体装置の製造方法。 - (2)素子領域が表面部に設けられ第1の絶縁膜が表面
上に設けられる半導体基板と、 前記第1の絶縁膜が選択剥離された前記半導体基板表面
上に設けられ、前記第1の絶縁膜の膜厚よりも薄い膜厚
を有する第2の絶縁膜と、 該第2の絶縁膜表面上に設けられレーザートリミングに
より抵抗値が設定される薄膜抵抗体と、前記薄膜抵抗体
表面上に設けられるパッシベーシヨン膜と、 を具備することを特徴とする半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2040008A JP2870933B2 (ja) | 1990-02-21 | 1990-02-21 | 半導体装置の製造方法 |
EP91102533A EP0443575B1 (en) | 1990-02-21 | 1991-02-21 | Method for producing a semiconductor device |
DE1991608957 DE69108957T2 (de) | 1990-02-21 | 1991-02-21 | Verfahren zur Herstellung einer Halbleitervorrichtung. |
US07/960,298 US5284794A (en) | 1990-02-21 | 1992-10-13 | Method of making semiconductor device using a trimmable thin-film resistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2040008A JP2870933B2 (ja) | 1990-02-21 | 1990-02-21 | 半導体装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31929796A Division JP2867981B2 (ja) | 1996-11-29 | 1996-11-29 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03242966A true JPH03242966A (ja) | 1991-10-29 |
JP2870933B2 JP2870933B2 (ja) | 1999-03-17 |
Family
ID=12568881
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2040008A Expired - Fee Related JP2870933B2 (ja) | 1990-02-21 | 1990-02-21 | 半導体装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP0443575B1 (ja) |
JP (1) | JP2870933B2 (ja) |
DE (1) | DE69108957T2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5625218A (en) * | 1994-06-17 | 1997-04-29 | Nippondenso Co., Ltd. | Semiconductor device equipped with a heat-fusible thin film resistor and production method thereof |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69427501T2 (de) * | 1993-04-05 | 2002-05-23 | Denso Corp | Halbleiteranordnung mit Dünnfilm-Widerstand |
JP2932940B2 (ja) * | 1994-06-08 | 1999-08-09 | 株式会社デンソー | 薄膜抵抗体を有する半導体装置の製造方法 |
US6242792B1 (en) | 1996-07-02 | 2001-06-05 | Denso Corporation | Semiconductor device having oblique portion as reflection |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4665295A (en) * | 1984-08-02 | 1987-05-12 | Texas Instruments Incorporated | Laser make-link programming of semiconductor devices |
EP0350961B1 (en) * | 1988-07-15 | 2000-05-31 | Denso Corporation | Method of producing a semiconductor device having thin film resistor |
-
1990
- 1990-02-21 JP JP2040008A patent/JP2870933B2/ja not_active Expired - Fee Related
-
1991
- 1991-02-21 DE DE1991608957 patent/DE69108957T2/de not_active Expired - Fee Related
- 1991-02-21 EP EP91102533A patent/EP0443575B1/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5625218A (en) * | 1994-06-17 | 1997-04-29 | Nippondenso Co., Ltd. | Semiconductor device equipped with a heat-fusible thin film resistor and production method thereof |
DE19521985B4 (de) * | 1994-06-17 | 2007-08-09 | Denso Corp., Kariya | Halbleitervorrichtung und diesbezügliches Herstellungsverfahren |
Also Published As
Publication number | Publication date |
---|---|
EP0443575A3 (en) | 1992-10-14 |
DE69108957T2 (de) | 1995-11-16 |
DE69108957D1 (de) | 1995-05-24 |
JP2870933B2 (ja) | 1999-03-17 |
EP0443575A2 (en) | 1991-08-28 |
EP0443575B1 (en) | 1995-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4292091A (en) | Method of producing semiconductor devices by selective laser irradiation and oxidation | |
US5065221A (en) | Trimming resistor element for microelectronic circuit | |
US5284794A (en) | Method of making semiconductor device using a trimmable thin-film resistor | |
JPS6241425B2 (ja) | ||
US4928838A (en) | Trimming process by a laser beam | |
US4648909A (en) | Fabrication process employing special masks for the manufacture of high speed bipolar analog integrated circuits | |
US4692190A (en) | Trimming of metal interconnection layer by selective migration of metal atoms by energy beams | |
JPH03242966A (ja) | 半導体装置の製造方法 | |
JP7025817B2 (ja) | バイポーラトランジスタの製造方法 | |
JPS5852843A (ja) | 半導体集積回路装置の製造法 | |
JP3539887B2 (ja) | 半導体装置及びその製造方法 | |
US4475955A (en) | Method for forming integrated circuits bearing polysilicon of reduced resistance | |
JP2867981B2 (ja) | 半導体装置 | |
JPH09283730A (ja) | 光センサの製造方法 | |
US4560422A (en) | Method for forming integrated circuits bearing polysilicon of reduced resistance | |
JPH09232116A (ja) | 半導体装置及びその製造方法 | |
JPS6137773B2 (ja) | ||
JPH0322062B2 (ja) | ||
RU705924C (ru) | Способ изготовлени мощных ВЧ транзисторных структур | |
JPS6020890B2 (ja) | 半導体装置 | |
JP3182887B2 (ja) | 半導体装置の製造方法 | |
JPS63114159A (ja) | トリム可能な高い値の多結晶シリコン抵抗 | |
JPH09307066A (ja) | 半導体装置の製造方法 | |
JPH09500760A (ja) | ヒ素注入エミッタを有する半導体デバイスの製造プロセス | |
JPH09232520A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080108 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100108 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |