JP2867981B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2867981B2 JP2867981B2 JP31929796A JP31929796A JP2867981B2 JP 2867981 B2 JP2867981 B2 JP 2867981B2 JP 31929796 A JP31929796 A JP 31929796A JP 31929796 A JP31929796 A JP 31929796A JP 2867981 B2 JP2867981 B2 JP 2867981B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- capacitor
- thickness
- insulating film
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、コンデンサを集積化した半導体装置に関する。
し、コンデンサを集積化した半導体装置に関する。
【０００２】
【従来の技術】例えば集積回路などが形成された半導体
装置にはノイズ除去を目的として抵抗とコンデンサから
構成されるＲＣフィルタを備え付けられることがある。
そして、このＲＣフィルタを集積化する要望がある。
装置にはノイズ除去を目的として抵抗とコンデンサから
構成されるＲＣフィルタを備え付けられることがある。
そして、このＲＣフィルタを集積化する要望がある。
【０００３】
【発明が解決しようとする課題】しかしながら、コンデ
ンサは容量値が面積に比例するため大きな容量を形成す
るためにはかなり大きな面積が必要となり集積化に向か
ないという問題がある。そこで、本発明は上記問題に鑑
み、集積化に適した抵抗とコンデンサとを有する半導体
装置を提供するものである。
ンサは容量値が面積に比例するため大きな容量を形成す
るためにはかなり大きな面積が必要となり集積化に向か
ないという問題がある。そこで、本発明は上記問題に鑑
み、集積化に適した抵抗とコンデンサとを有する半導体
装置を提供するものである。
【０００４】
【課題を解決するための手段】上記課題を解決するため
の本発明の半導体装置は、半導体素子が形成され、フィ
ールド絶縁膜のような厚い第１の絶縁膜が形成された半
導体装置であって、第１の絶縁膜を選択的に除去し、そ
の部分に第１の絶縁膜よりも薄い第２の絶縁膜を形成
し、その上にレーザーによって溶融する金属からなる薄
膜抵抗体を形成したものにおいて、この薄膜抵抗体と半
導体基板との間でコンデンサが形成されるようにした。
の本発明の半導体装置は、半導体素子が形成され、フィ
ールド絶縁膜のような厚い第１の絶縁膜が形成された半
導体装置であって、第１の絶縁膜を選択的に除去し、そ
の部分に第１の絶縁膜よりも薄い第２の絶縁膜を形成
し、その上にレーザーによって溶融する金属からなる薄
膜抵抗体を形成したものにおいて、この薄膜抵抗体と半
導体基板との間でコンデンサが形成されるようにした。
【０００５】
【０００６】これにより、第１の絶縁膜よりも薄い第２
の絶縁膜を挟んで薄膜抵抗体と半導体基板とによりコン
デンサを形成しているため、コンデンサの容量を大きく
とることができ、同じ容量であればコンデンサ専用の領
域を小さくできる。さらに、薄膜抵抗体が形成される第
２の絶縁膜は第１の絶縁膜よりも薄いことによりその膜
厚変動を第１の絶縁膜の膜厚変動に比べて抑えられるた
め、薄膜抵抗体と半導体基板とで構成するコンデンサの
絶縁膜の膜厚ばらつきに起因する容量ばらつきも抑えら
れることになる。また、薄膜抵抗体がレーザーによって
溶融可能な金属からなるため、容量値をレーザーによっ
て精度よく調整可能となる。従って、薄膜抵抗体をレー
ザーによりトリミングする場合には第２の絶縁膜の膜厚
変動が小さいことにより抵抗値のトリミングが安定し、
これにより、薄膜抵抗体による抵抗値の安定化と前記コ
ンデンサ容量の安定化が図れるため、薄膜抵抗体と、こ
の薄膜抵抗体、第２の絶縁膜及び半導体基板とからなる
コンデンサとによってＲＣフィルタを構成する場合に
は、フィルタ定数の安定したＲＣフィルタを提供するこ
とができるという効果がある。
の絶縁膜を挟んで薄膜抵抗体と半導体基板とによりコン
デンサを形成しているため、コンデンサの容量を大きく
とることができ、同じ容量であればコンデンサ専用の領
域を小さくできる。さらに、薄膜抵抗体が形成される第
２の絶縁膜は第１の絶縁膜よりも薄いことによりその膜
厚変動を第１の絶縁膜の膜厚変動に比べて抑えられるた
め、薄膜抵抗体と半導体基板とで構成するコンデンサの
絶縁膜の膜厚ばらつきに起因する容量ばらつきも抑えら
れることになる。また、薄膜抵抗体がレーザーによって
溶融可能な金属からなるため、容量値をレーザーによっ
て精度よく調整可能となる。従って、薄膜抵抗体をレー
ザーによりトリミングする場合には第２の絶縁膜の膜厚
変動が小さいことにより抵抗値のトリミングが安定し、
これにより、薄膜抵抗体による抵抗値の安定化と前記コ
ンデンサ容量の安定化が図れるため、薄膜抵抗体と、こ
の薄膜抵抗体、第２の絶縁膜及び半導体基板とからなる
コンデンサとによってＲＣフィルタを構成する場合に
は、フィルタ定数の安定したＲＣフィルタを提供するこ
とができるという効果がある。
【０００７】
【発明の実施の形態】図１は発明の実施形態の半導体装
置を示したものであり、薄膜抵抗体とコンデンサとバイ
ポーラトランジスタとを一体的に集積化したものであ
る。図１において、Ｐ- 型シリコン基板１にＮ- エピタ
キシャル層３，Ｐ+ アイソレーション領域４，Ｐ+ 型拡
散領域６，Ｎ+ 拡散領域７によりバイポーラトランジス
タを形成し、また酸化シリコン膜５の一部を除去して熱
酸化シリコン膜（本発明でいう第２の絶縁膜）２０を形
成し、その上に薄膜抵抗体９を形成する。また、薄膜抵
抗体９とＰ+ アイソレーション領域４の表面に形成した
Ｎ+ 拡散領域７ａとによりコンデンサが形成されてい
る。
置を示したものであり、薄膜抵抗体とコンデンサとバイ
ポーラトランジスタとを一体的に集積化したものであ
る。図１において、Ｐ- 型シリコン基板１にＮ- エピタ
キシャル層３，Ｐ+ アイソレーション領域４，Ｐ+ 型拡
散領域６，Ｎ+ 拡散領域７によりバイポーラトランジス
タを形成し、また酸化シリコン膜５の一部を除去して熱
酸化シリコン膜（本発明でいう第２の絶縁膜）２０を形
成し、その上に薄膜抵抗体９を形成する。また、薄膜抵
抗体９とＰ+ アイソレーション領域４の表面に形成した
Ｎ+ 拡散領域７ａとによりコンデンサが形成されてい
る。
【０００８】図１〜図７は本実施例の製造方法を工程順
に示したものである。まず、（１１１）結晶面のＰ- 型
シリコン基板１に、Ｎ+ 型埋込拡散領域２、Ｎ- エピタ
キシャル層３及びＰ+ アイソレーション領域４を周知の
方法により形成する。次に、シリコン基板１の表面の酸
化シリコン膜など（図示せず）を全面除去し、新たに熱
酸化法によりフィールド絶縁膜としての酸化シリコン膜
５を０．６μｍ厚に形成し、更に酸化シリコン膜５を選
択開口する（図２参照）。
に示したものである。まず、（１１１）結晶面のＰ- 型
シリコン基板１に、Ｎ+ 型埋込拡散領域２、Ｎ- エピタ
キシャル層３及びＰ+ アイソレーション領域４を周知の
方法により形成する。次に、シリコン基板１の表面の酸
化シリコン膜など（図示せず）を全面除去し、新たに熱
酸化法によりフィールド絶縁膜としての酸化シリコン膜
５を０．６μｍ厚に形成し、更に酸化シリコン膜５を選
択開口する（図２参照）。
【０００９】次に、上記開口からボロンをイオン注入
し、ＣＶＤ法により上記開口に６０００Å厚の酸化シリ
コン膜（フィールド絶縁膜ともなる）５ａを形成し、Ｏ
2 及びＮ2 雰囲気中で熱処理を行って、Ｐ+ 型拡散領域
（ベース領域）６を形成する（図３参照）。次に、酸化
シリコン膜５、５ａの所定領域を開口し、拡散炉を用い
てＰＯＣｌ 2 を不純物源としてリンをドープし、更に、
Ｏ2 及びＮ2 雰囲気中で熱処理を行って、Ｎ+ 拡散領域
（エミッタ領域、コレクタ領域）７、Ｎ+ 拡散領域７
ａ、酸化シリコン膜５ｂ及びＰＳＧ膜８を形成する（図
４参照）。なお、ＰＳＧ膜８はフィールド絶縁膜の一部
を構成している。
し、ＣＶＤ法により上記開口に６０００Å厚の酸化シリ
コン膜（フィールド絶縁膜ともなる）５ａを形成し、Ｏ
2 及びＮ2 雰囲気中で熱処理を行って、Ｐ+ 型拡散領域
（ベース領域）６を形成する（図３参照）。次に、酸化
シリコン膜５、５ａの所定領域を開口し、拡散炉を用い
てＰＯＣｌ 2 を不純物源としてリンをドープし、更に、
Ｏ2 及びＮ2 雰囲気中で熱処理を行って、Ｎ+ 拡散領域
（エミッタ領域、コレクタ領域）７、Ｎ+ 拡散領域７
ａ、酸化シリコン膜５ｂ及びＰＳＧ膜８を形成する（図
４参照）。なお、ＰＳＧ膜８はフィールド絶縁膜の一部
を構成している。
【００１０】次に、薄膜抵抗体を形成する部位におい
て、上記フィールド絶縁膜の所定位置に開口３０を形成
し、次いで拡散炉を用い酸化雰囲気中で開口３０に熱酸
化シリコン膜２０を成長させる（図５参照）。なお、開
口３０はＮ+ 拡散層７ａの部分に開口部が形成されてい
るが、これは、Ｎ+ 拡散層７ａとＡｌ配線、薄膜抵抗体
の間のコンデンサを同時に形成するためである。
て、上記フィールド絶縁膜の所定位置に開口３０を形成
し、次いで拡散炉を用い酸化雰囲気中で開口３０に熱酸
化シリコン膜２０を成長させる（図５参照）。なお、開
口３０はＮ+ 拡散層７ａの部分に開口部が形成されてい
るが、これは、Ｎ+ 拡散層７ａとＡｌ配線、薄膜抵抗体
の間のコンデンサを同時に形成するためである。
【００１１】次に、スパッタリング法を用いて堆積され
たＣｒ−Ｓｉ層を選択エッチして熱酸化シリコン膜上に
１５０Å厚の薄膜抵抗体９を形成し、更に酸化シリコン
膜５ａ、５ｂおよびＰＳＧ膜８にコンタクトホール５ｃ
を形成する（図６参照）。次に、スパッタリング法によ
りアルミニウム配線層１０を形成した後、選択エッチン
グにより不要部分を除去して所定のパターンにした後、
アルミシンターを行う。このアルミニウム配線層１０に
よりバイポーラトランジスタのコレクタ領域と薄膜抵抗
体９とが電気的に接続される（図７参照）。
たＣｒ−Ｓｉ層を選択エッチして熱酸化シリコン膜上に
１５０Å厚の薄膜抵抗体９を形成し、更に酸化シリコン
膜５ａ、５ｂおよびＰＳＧ膜８にコンタクトホール５ｃ
を形成する（図６参照）。次に、スパッタリング法によ
りアルミニウム配線層１０を形成した後、選択エッチン
グにより不要部分を除去して所定のパターンにした後、
アルミシンターを行う。このアルミニウム配線層１０に
よりバイポーラトランジスタのコレクタ領域と薄膜抵抗
体９とが電気的に接続される（図７参照）。
【００１２】次に、常圧ＣＶＤ法あるいはプラズマＣＶ
Ｄ法により０．４μｍ厚のＰＳＧ膜１１を形成し、引続
き、プラズマＣＶＤ法を用いて膜厚０．５μｍの窒化シ
リコン膜１２を形成して図１に示す半導体装置を得る。
上記説明したように、本実施形態の半導体装置において
は、薄膜抵抗体９と熱酸化シリコン膜２０を介して薄膜
抵抗体９と対向するＮ+ 拡散領域７ａとともにコンデン
サを形成している。つまり、薄膜抵抗体９は抵抗とコン
デンサとを共用している。これにより薄膜抵抗体９を形
成する領域にコンデンサを形成できるため、コンデンサ
を形成する領域を別途設ける必要はなく、集積化に適し
たコンデンサと抵抗とを有する半導体装置を得ることが
できる。
Ｄ法により０．４μｍ厚のＰＳＧ膜１１を形成し、引続
き、プラズマＣＶＤ法を用いて膜厚０．５μｍの窒化シ
リコン膜１２を形成して図１に示す半導体装置を得る。
上記説明したように、本実施形態の半導体装置において
は、薄膜抵抗体９と熱酸化シリコン膜２０を介して薄膜
抵抗体９と対向するＮ+ 拡散領域７ａとともにコンデン
サを形成している。つまり、薄膜抵抗体９は抵抗とコン
デンサとを共用している。これにより薄膜抵抗体９を形
成する領域にコンデンサを形成できるため、コンデンサ
を形成する領域を別途設ける必要はなく、集積化に適し
たコンデンサと抵抗とを有する半導体装置を得ることが
できる。
【００１３】また、酸化シリコン膜５よりも厚さの薄い
熱酸化シリコン膜２０を挟んで薄膜抵抗体９とＮ+ 拡散
領域７ａとによりコンデンサを形成しているため、コン
デンサの容量を大きくとることができる。さらに、熱酸
化シリコン膜２０は酸化シリコン膜よりも薄いことによ
りその膜厚変動を酸化シリコン膜５の膜厚変動に比べて
抑えられるため、薄膜抵抗体９を安定してトリミング可
能となるだけでなく、薄膜抵抗体９とＮ+ 拡散領域７ａ
とで構成するコンデンサの絶縁膜の膜厚ばらつきに起因
する容量ばらつきも抑えられることになる。従って、薄
膜抵抗体９による抵抗値の安定化と前記コンデンサ容量
の安定化が図れるため、薄膜抵抗体９と、この薄膜抵抗
体９と熱酸化シリコン膜２０及びＮ+ 拡散領域７ａとか
らなるコンデンサとによってＲＣフィルタを構成する場
合には、フィルタ定数の安定したＲＣフィルタを提供す
ることができるという効果がある。
熱酸化シリコン膜２０を挟んで薄膜抵抗体９とＮ+ 拡散
領域７ａとによりコンデンサを形成しているため、コン
デンサの容量を大きくとることができる。さらに、熱酸
化シリコン膜２０は酸化シリコン膜よりも薄いことによ
りその膜厚変動を酸化シリコン膜５の膜厚変動に比べて
抑えられるため、薄膜抵抗体９を安定してトリミング可
能となるだけでなく、薄膜抵抗体９とＮ+ 拡散領域７ａ
とで構成するコンデンサの絶縁膜の膜厚ばらつきに起因
する容量ばらつきも抑えられることになる。従って、薄
膜抵抗体９による抵抗値の安定化と前記コンデンサ容量
の安定化が図れるため、薄膜抵抗体９と、この薄膜抵抗
体９と熱酸化シリコン膜２０及びＮ+ 拡散領域７ａとか
らなるコンデンサとによってＲＣフィルタを構成する場
合には、フィルタ定数の安定したＲＣフィルタを提供す
ることができるという効果がある。
【００１４】さらに、この実施形態の製造方法では、第
２の絶縁膜の膜厚は、図５で示したシリコン基板１の熱
酸化工程のみで決定されるため、膜厚の制御性が非常に
良く、例えばトリミングに好適な膜厚である２０００Å
を例とすれば、±１００Å以下のばらつきすることが容
易である。熱酸化シリコン膜２０の膜厚は、トリミング
可能なレーザエネルギーが小さい（すなわち、薄膜抵抗
体９の吸収率が高い）膜厚が好適である。レーザーの放
射エネルギ量を小さくできれば、シリコン基板１の吸収
エネルギ量も削減することができる。
２の絶縁膜の膜厚は、図５で示したシリコン基板１の熱
酸化工程のみで決定されるため、膜厚の制御性が非常に
良く、例えばトリミングに好適な膜厚である２０００Å
を例とすれば、±１００Å以下のばらつきすることが容
易である。熱酸化シリコン膜２０の膜厚は、トリミング
可能なレーザエネルギーが小さい（すなわち、薄膜抵抗
体９の吸収率が高い）膜厚が好適である。レーザーの放
射エネルギ量を小さくできれば、シリコン基板１の吸収
エネルギ量も削減することができる。
【００１５】この実施形態の製造方法で作製された半導
体装置における熱酸化シリコン膜２０の膜厚と波長が
１．０６μｍであるＹＡＧパルスレーザーを用いたトリ
ミングに必要な最適放射エネルギ量との関係を、図８に
示す。膜厚がほぼ０．２μｍの場合に最適放射エネルギ
量が最小となることがわかる。また、熱酸化シリコン膜
２０の膜厚を０．２０μｍ±０．０２μｍ厚とした場合
（ａ）及び０．２８μｍとした場合（ｂ）でのパッシベ
ーション膜１１、１２の膜厚とトリミングにおける最適
放射エネルギ量との関係を第９図に示す。
体装置における熱酸化シリコン膜２０の膜厚と波長が
１．０６μｍであるＹＡＧパルスレーザーを用いたトリ
ミングに必要な最適放射エネルギ量との関係を、図８に
示す。膜厚がほぼ０．２μｍの場合に最適放射エネルギ
量が最小となることがわかる。また、熱酸化シリコン膜
２０の膜厚を０．２０μｍ±０．０２μｍ厚とした場合
（ａ）及び０．２８μｍとした場合（ｂ）でのパッシベ
ーション膜１１、１２の膜厚とトリミングにおける最適
放射エネルギ量との関係を第９図に示す。
【００１６】図９からわかるように、熱酸化シリコン膜
２０の膜厚が０．２０μｍ±０．０２μｍである場合、
パッシベーション膜１１、１２の膜厚変動の影響をほと
んど無視することができる。なお、熱酸化シリコン膜２
０の膜厚が０．１０μｍ以下の場合には、レーザートリ
ミング時に薄膜抵抗体９が１０００Å程度分散するため
に好ましくなく、また、膜厚をフィールド絶縁膜程度に
分厚くすると酸化時間が長くて回路素子に悪影響を与
え、かつ、膜厚制御性が低下し、好ましくない。
２０の膜厚が０．２０μｍ±０．０２μｍである場合、
パッシベーション膜１１、１２の膜厚変動の影響をほと
んど無視することができる。なお、熱酸化シリコン膜２
０の膜厚が０．１０μｍ以下の場合には、レーザートリ
ミング時に薄膜抵抗体９が１０００Å程度分散するため
に好ましくなく、また、膜厚をフィールド絶縁膜程度に
分厚くすると酸化時間が長くて回路素子に悪影響を与
え、かつ、膜厚制御性が低下し、好ましくない。
【００１７】熱酸化シリコン膜２０の酸化条件として
は、膜厚制御性と酸化膜成長速度、拡散層への影響を考
慮すると、８００℃〜１０００℃の温度範囲でウエット
酸化を行うのが好ましく、代表的な実施例として８６０
℃のウエット酸化が良い。上記実施例における実際のト
リミング可能なレーザーパルスエネルギーと、熱酸化シ
リコン膜２０の膜厚との関係を図１０に示す。
は、膜厚制御性と酸化膜成長速度、拡散層への影響を考
慮すると、８００℃〜１０００℃の温度範囲でウエット
酸化を行うのが好ましく、代表的な実施例として８６０
℃のウエット酸化が良い。上記実施例における実際のト
リミング可能なレーザーパルスエネルギーと、熱酸化シ
リコン膜２０の膜厚との関係を図１０に示す。
【００１８】トリミング可能なレーザーパルスエネルギ
ー範囲（すなわち、最大値及び最小値）は、熱酸化シリ
コン膜２０の膜厚が０．２±０．０２μｍである場合に
ほぼ一定であり、安定したレーザートリミングが可能で
あることがわかる。また、薄膜抵抗体９として、ＮｉＣ
ｒなど各種の抵抗材料を使用できる。更に、第２の絶縁
膜として、熱酸化シリコン膜２０の他にＣＶＤ酸化シリ
コン膜などを採用することもできる。
ー範囲（すなわち、最大値及び最小値）は、熱酸化シリ
コン膜２０の膜厚が０．２±０．０２μｍである場合に
ほぼ一定であり、安定したレーザートリミングが可能で
あることがわかる。また、薄膜抵抗体９として、ＮｉＣ
ｒなど各種の抵抗材料を使用できる。更に、第２の絶縁
膜として、熱酸化シリコン膜２０の他にＣＶＤ酸化シリ
コン膜などを採用することもできる。
【００１９】なお、上記実施例では、レーザーとして、
波長が１．０６μｍであるＹＡＧパルスレーザーを用い
たが、波長およびそれに最適な膜厚は適宜変更可能であ
る。
波長が１．０６μｍであるＹＡＧパルスレーザーを用い
たが、波長およびそれに最適な膜厚は適宜変更可能であ
る。
【図１】本実施形態の半導体装置の断面図である。
【図２】本実施形態の半導体装置の製造方法を表す工程
図である。
図である。
【図３】本実施形態の半導体装置の製造方法を表す工程
図である。
図である。
【図４】本実施形態の半導体装置の製造方法を表す工程
図である。
図である。
【図５】本実施形態の半導体装置の製造方法を表す工程
図である。
図である。
【図６】本実施形態の半導体装置の製造方法を表す工程
図である。
図である。
【図７】本実施形態の半導体装置の製造方法を表す工程
図である。
図である。
【図８】上記製造方法における各膜厚とレーザー放射エ
ネルギとの関係を示す特性図である。
ネルギとの関係を示す特性図である。
【図９】上記製造方法における各膜厚とレーザー放射エ
ネルギとの関係を示す特性図である。
ネルギとの関係を示す特性図である。
【図１０】上記製造方法における各膜厚とレーザー放射
エネルギとの関係を示す特性図である。
エネルギとの関係を示す特性図である。
１ 半導体基板 ５ フィールド絶縁膜 ２０ 熱酸化シリコン膜 ９ 薄膜抵抗体
フロントページの続き (72)発明者 梶浦 敬三 愛知県刈谷市昭和町１丁目１番地 株式 会社デンソー内 (72)発明者 鈴木 幹昌 愛知県刈谷市昭和町１丁目１番地 株式 会社デンソー内 (72)発明者 斎藤 正実 愛知県刈谷市昭和町１丁目１番地 株式 会社デンソー内 (56)参考文献 特開 昭60−249357（ＪＰ，Ａ) 特開 昭58−14561（ＪＰ，Ａ) 特開 昭61−16562（ＪＰ，Ａ) 特開 昭59−33859（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 27/04 H01L 21/822
Claims (1)
- 【請求項１】 半導体素子が形成され、第１の絶縁膜が
表面上に設けられる半導体基板と、 前記第１の絶縁膜が選択剥離された前記半導体基板表面
上に設けられ、前記第１の絶縁膜よりも薄い膜厚を有す
る第２の絶縁膜と、 該第２の絶縁膜上に設けられ、レーザーによって溶融す
る金属からなる薄膜抵抗体とを備え、前記半導体基板と
前記薄膜抵抗体とを電極としたコンデンサが形成されて
いることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31929796A JP2867981B2 (ja) | 1996-11-29 | 1996-11-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31929796A JP2867981B2 (ja) | 1996-11-29 | 1996-11-29 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2040008A Division JP2870933B2 (ja) | 1990-02-21 | 1990-02-21 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09167830A JPH09167830A (ja) | 1997-06-24 |
| JP2867981B2 true JP2867981B2 (ja) | 1999-03-10 |
Family
ID=18108630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31929796A Expired - Fee Related JP2867981B2 (ja) | 1996-11-29 | 1996-11-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2867981B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7989917B2 (en) * | 2002-01-31 | 2011-08-02 | Nxp B.V. | Integrated circuit device including a resistor having a narrow-tolerance resistance value coupled to an active component |
-
1996
- 1996-11-29 JP JP31929796A patent/JP2867981B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09167830A (ja) | 1997-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6241425B2 (ja) | ||
| JP3551527B2 (ja) | 半導体感歪センサの製造方法 | |
| US5284794A (en) | Method of making semiconductor device using a trimmable thin-film resistor | |
| JP2867981B2 (ja) | 半導体装置 | |
| JPH0455343B2 (ja) | ||
| JP2870933B2 (ja) | 半導体装置の製造方法 | |
| JP2626060B2 (ja) | 半導体装置及びその製造方法 | |
| JP3539887B2 (ja) | 半導体装置及びその製造方法 | |
| JPH07176690A (ja) | 半導体装置の製造方法 | |
| JP3401994B2 (ja) | 半導体抵抗素子及びその製造方法 | |
| JPH0511668B2 (ja) | ||
| JP3158769B2 (ja) | 半導体装置 | |
| JPH06291258A (ja) | 薄膜抵抗の形成方法 | |
| JPS62163356A (ja) | 半導体装置の製造方法 | |
| JPH0322062B2 (ja) | ||
| JP3372109B2 (ja) | 半導体装置 | |
| JP2761334B2 (ja) | 半導体装置の製法 | |
| JPH09260588A (ja) | 半導体装置 | |
| JPS6214953B2 (ja) | ||
| JP3341435B2 (ja) | 半導体装置の製造方法 | |
| JP3147930B2 (ja) | 多結晶シリコン高抵抗素子の製造方法 | |
| JP2771999B2 (ja) | 半導体装置の製造方法 | |
| JPH0714032B2 (ja) | 薄膜抵抗の製造方法 | |
| KR19980701728A (ko) | 전자장치 및 그의 제조방법 | |
| JPH09232116A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981124 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071225 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091225 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |