JP3158769B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3158769B2 JP3158769B2 JP07800993A JP7800993A JP3158769B2 JP 3158769 B2 JP3158769 B2 JP 3158769B2 JP 07800993 A JP07800993 A JP 07800993A JP 7800993 A JP7800993 A JP 7800993A JP 3158769 B2 JP3158769 B2 JP 3158769B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thin film
- film resistor
- thickness
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、レーザートリミングに
て抵抗値調整されるオンチップ薄膜抵抗体を有する半導
体装置に関し、特にＳＯＩ（Silicon On Insulator）層
を有する前記半導体装置に用いた場合に好適である。
て抵抗値調整されるオンチップ薄膜抵抗体を有する半導
体装置に関し、特にＳＯＩ（Silicon On Insulator）層
を有する前記半導体装置に用いた場合に好適である。
【０００２】
【従来技術】従来、抵抗体を半導体基板上に薄膜抵抗と
して搭載することで、半導体素子の小型化および低コス
ト化が可能となっている。この薄膜抵抗の抵抗値の調整
方法としては、レーザー光を照射して薄膜抵抗体を切断
し抵抗値を調整するレーザートリミング法が一般的であ
る。
して搭載することで、半導体素子の小型化および低コス
ト化が可能となっている。この薄膜抵抗の抵抗値の調整
方法としては、レーザー光を照射して薄膜抵抗体を切断
し抵抗値を調整するレーザートリミング法が一般的であ
る。
【０００３】また、半導体素子としては、より高速化と
高集積化の要求が高まっている。そして、この要求を満
たすべく考案されたものが、素子を酸化シリコン等で分
離したＳＯＩ層を有する半導体素子である。これは、酸
化シリコン等の絶縁膜により基板と素子部とが分離され
ているため、基板と素子間の容量が小さくなり高速化が
可能となることと、絶縁層により分離層を設けるように
して、素子を積層化することで三次元ＩＣを実現できる
などの高集積化が可能となるといったものである。
高集積化の要求が高まっている。そして、この要求を満
たすべく考案されたものが、素子を酸化シリコン等で分
離したＳＯＩ層を有する半導体素子である。これは、酸
化シリコン等の絶縁膜により基板と素子部とが分離され
ているため、基板と素子間の容量が小さくなり高速化が
可能となることと、絶縁層により分離層を設けるように
して、素子を積層化することで三次元ＩＣを実現できる
などの高集積化が可能となるといったものである。
【０００４】そして、このＳＯＩ構造を有する半導体素
子上に上記薄膜抵抗の搭載が要求されることは必然的で
ある。しかしながら、図２に示すような基板７，ＳｉＯ
2 埋込み層６，シリコン層５，下地酸化膜４，薄膜抵抗
３，Ａｌ配線２，保護膜１を順次形成したＳＯＩ構造の
素子において、薄膜抵抗３の抵抗値調整にレーザートリ
ミングを用いた場合には、トリミングに使用する技術的
に確立されたＹＡＧレーザー光（波長１０６４ｎｍ）が
薄膜抵抗３を透過し下地酸化膜４，シリコン層５，Ｓｉ
Ｏ2 埋込み層６にまで達し各層の界面ａ，ｂ，ｃ，ｄに
おいて反射する。そしてこの反射光が薄膜抵抗３に達し
入射光と干渉を起こし、薄膜抵抗３でのレーザー光のエ
ネルギー吸収率が大きく変動してしまう。そして薄膜抵
抗３での吸収されるレーザー光エネルギーの最小値がト
リミングに必要なエネルギーよりも小さくなりトリミン
グができないといった問題が発生する。
子上に上記薄膜抵抗の搭載が要求されることは必然的で
ある。しかしながら、図２に示すような基板７，ＳｉＯ
2 埋込み層６，シリコン層５，下地酸化膜４，薄膜抵抗
３，Ａｌ配線２，保護膜１を順次形成したＳＯＩ構造の
素子において、薄膜抵抗３の抵抗値調整にレーザートリ
ミングを用いた場合には、トリミングに使用する技術的
に確立されたＹＡＧレーザー光（波長１０６４ｎｍ）が
薄膜抵抗３を透過し下地酸化膜４，シリコン層５，Ｓｉ
Ｏ2 埋込み層６にまで達し各層の界面ａ，ｂ，ｃ，ｄに
おいて反射する。そしてこの反射光が薄膜抵抗３に達し
入射光と干渉を起こし、薄膜抵抗３でのレーザー光のエ
ネルギー吸収率が大きく変動してしまう。そして薄膜抵
抗３での吸収されるレーザー光エネルギーの最小値がト
リミングに必要なエネルギーよりも小さくなりトリミン
グができないといった問題が発生する。
【０００５】そこで、この問題を解決する方法として特
開平３−２４２９６６号公報が挙げられる。これは、従
来構造の半導体素子上の薄膜抵抗の安定したレーザート
リミングが提案されたものであり、薄膜抵抗３下の絶縁
膜の膜厚を制御して反射光を抑え、薄膜抵抗３でのレー
ザー光エネルギーの吸収率を安定化するものである。そ
してこの方法を利用し、ＳＯＩ層などの各膜厚を制御す
ることで、薄膜抵抗３でのレーザー光エネルギーの吸収
率を安定化することが考えられる。
開平３−２４２９６６号公報が挙げられる。これは、従
来構造の半導体素子上の薄膜抵抗の安定したレーザート
リミングが提案されたものであり、薄膜抵抗３下の絶縁
膜の膜厚を制御して反射光を抑え、薄膜抵抗３でのレー
ザー光エネルギーの吸収率を安定化するものである。そ
してこの方法を利用し、ＳＯＩ層などの各膜厚を制御す
ることで、薄膜抵抗３でのレーザー光エネルギーの吸収
率を安定化することが考えられる。
【０００６】
【発明が解決しようとする課題】しかしながら、ＳＯＩ
構造では上述のようにＳＯＩ層を構成するシリコン膜５
をレーザー光が透過するため、各層の界面での反射によ
り薄膜抵抗３へ到達する反射光は各層での反射光の複雑
な干渉光となり、この反射光を各層の膜厚で制御するこ
とは非常に難しい。特にＳＯＩ層を構成するシリコン膜
５は膜厚が厚く、しかも、屈折率が大きいため、レーザ
ー光に対する周期膜厚が１５２ｎｍと小さく膜厚での制
御が非常に困難となる。これは、界面ｃからの反射光
が、薄膜抵抗３でのレーザー光エネルギーの吸収率に最
も影響を及ぼしていることを意味する。そのため、各層
の膜厚を制御することで薄膜抵抗３でのレーザー光エネ
ルギーの吸収率の変動を抑えることはかなり困難であ
る。
構造では上述のようにＳＯＩ層を構成するシリコン膜５
をレーザー光が透過するため、各層の界面での反射によ
り薄膜抵抗３へ到達する反射光は各層での反射光の複雑
な干渉光となり、この反射光を各層の膜厚で制御するこ
とは非常に難しい。特にＳＯＩ層を構成するシリコン膜
５は膜厚が厚く、しかも、屈折率が大きいため、レーザ
ー光に対する周期膜厚が１５２ｎｍと小さく膜厚での制
御が非常に困難となる。これは、界面ｃからの反射光
が、薄膜抵抗３でのレーザー光エネルギーの吸収率に最
も影響を及ぼしていることを意味する。そのため、各層
の膜厚を制御することで薄膜抵抗３でのレーザー光エネ
ルギーの吸収率の変動を抑えることはかなり困難であ
る。
【０００７】従って本発明は上記問題点に鑑み、薄膜抵
抗体でのレーザー光エネルギーの吸収率の変動を抑え
て、薄膜抵抗体の抵抗値をレーザー光によって調整する
ことが容易な半導体装置を提供することを目的とする。
抗体でのレーザー光エネルギーの吸収率の変動を抑え
て、薄膜抵抗体の抵抗値をレーザー光によって調整する
ことが容易な半導体装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】すなわち、上記問題を解
決するためになされた本発明による半導体装置は、基板
上に形成された絶縁膜と、、該絶縁膜上に形成され高濃
度不純物拡散部が設けられた半導体層と、該半導体層の
前記高濃度不純物拡散部の上方に配置されレーザー光に
より抵抗値調整される薄膜抵抗体とを有することを特徴
とする。
決するためになされた本発明による半導体装置は、基板
上に形成された絶縁膜と、、該絶縁膜上に形成され高濃
度不純物拡散部が設けられた半導体層と、該半導体層の
前記高濃度不純物拡散部の上方に配置されレーザー光に
より抵抗値調整される薄膜抵抗体とを有することを特徴
とする。
【０００９】
【作用】本発明によると、半導体層に不純物をドーピン
グすると該半導体層において近赤外光の吸収率が上昇す
るという点に着目し、薄膜抵抗体の下方に形成される半
導体層に高濃度不純物拡散部を設けるようにしているた
め、前記薄膜抵抗体をレーザー光によって抵抗値調整す
る際に、該薄膜抵抗体を透過した近赤外光に属する前記
レーザー光が前記高濃度不純物拡散部においてより吸収
され易くなる。
グすると該半導体層において近赤外光の吸収率が上昇す
るという点に着目し、薄膜抵抗体の下方に形成される半
導体層に高濃度不純物拡散部を設けるようにしているた
め、前記薄膜抵抗体をレーザー光によって抵抗値調整す
る際に、該薄膜抵抗体を透過した近赤外光に属する前記
レーザー光が前記高濃度不純物拡散部においてより吸収
され易くなる。
【００１０】
【実施例】本発明を適用したＳＯＩ構造を有する素子の
実施例の製造工程を図１に示す。図１には半導体素子の
薄膜抵抗部のみを示す。まず、図１（ａ）に示すように
Ｓｉ基板を熱酸化して、１μｍの酸化膜すなわち、埋込
みＳｉＯ2 層６を形成した基板７と、表面にＳｂを拡散
して、３．５μｍ程度のＮ+ 拡散層９（不純物濃度１０
18ｃｍ-3）を形成したＮ- 型基板１０を高温（１０００
℃）で接合させ、基板１０を研磨し、その厚さを１８μ
ｍとする。
実施例の製造工程を図１に示す。図１には半導体素子の
薄膜抵抗部のみを示す。まず、図１（ａ）に示すように
Ｓｉ基板を熱酸化して、１μｍの酸化膜すなわち、埋込
みＳｉＯ2 層６を形成した基板７と、表面にＳｂを拡散
して、３．５μｍ程度のＮ+ 拡散層９（不純物濃度１０
18ｃｍ-3）を形成したＮ- 型基板１０を高温（１０００
℃）で接合させ、基板１０を研磨し、その厚さを１８μ
ｍとする。
【００１１】次に、図１（ｂ）に示すようにホトリソグ
ラフィー技術により、パターニングを行ない、リンイオ
ンをイオン注入法により、基板１０の研磨面にドーピン
グする。その後熱処理を行なってリンイオンを拡散さ
せ、８μｍの厚さで５×１０19ｃｍ-3 程度の不純物濃
度のＮ+ 拡散層８を形成する。このＮ+ 拡散部８および
Ｎ+ 拡散層９を形成した基板１０がＳＯＩを構成するシ
リコン層５に相当する。次に基板１０表面を熱酸化によ
りシリコン酸化膜４ａを約１００ｎｍ形成し、その上に
ボロンとリンを含む酸化シリコン膜（ＢＰＳＧ）４ｂを
化学蒸着法（ＣＶＤ）により約８００ｎｍ形成する。こ
のシリコン酸化膜４ａとＢＰＳＧ膜４ｂとが下地酸化膜
４に相当する。
ラフィー技術により、パターニングを行ない、リンイオ
ンをイオン注入法により、基板１０の研磨面にドーピン
グする。その後熱処理を行なってリンイオンを拡散さ
せ、８μｍの厚さで５×１０19ｃｍ-3 程度の不純物濃
度のＮ+ 拡散層８を形成する。このＮ+ 拡散部８および
Ｎ+ 拡散層９を形成した基板１０がＳＯＩを構成するシ
リコン層５に相当する。次に基板１０表面を熱酸化によ
りシリコン酸化膜４ａを約１００ｎｍ形成し、その上に
ボロンとリンを含む酸化シリコン膜（ＢＰＳＧ）４ｂを
化学蒸着法（ＣＶＤ）により約８００ｎｍ形成する。こ
のシリコン酸化膜４ａとＢＰＳＧ膜４ｂとが下地酸化膜
４に相当する。
【００１２】そして図１（ｃ）に示すようにスパッタ法
によりＣｒＳｉ膜からなる薄膜抵抗３を約１５ｎｍに形
成し、さらにＡｌ配線のパターニング時のＣｒＳｉ膜保
護用としてＴｉＷ膜１１を約１５０ｎｍ形成し、ホトリ
ソグラフィー技術により、Ｔｉｗ膜およびＣｒＳｉ膜の
パターニングを行なう。次に、電極としてもＳｉを１％
含むＡｌ膜をスパッタ法で、約９００ｎｍ形成し、ホト
リソグラフィー技術と、ドライエッチング技術を用いて
パターニングし、Ａｌ配線２を形成する。続いて余分な
ＴｉＷ膜をエッチングにより除去する。その後、保護膜
としてテトラエトキシシラン（ＴＥＯＳ）を原料ガスと
するＣＶＤ法により酸化シリコン膜１２を８００ｎｍ形
成し、さらにプラズマＣＶＤ法により窒化シリコン膜１
３を１６００ｎｍ形成する。この酸化シリコン膜１２お
よび窒化シリコン膜１３が保護膜１に相当する。最後に
図面の見えない部分に外部電極取出し用の窓を保護膜に
形成する。
によりＣｒＳｉ膜からなる薄膜抵抗３を約１５ｎｍに形
成し、さらにＡｌ配線のパターニング時のＣｒＳｉ膜保
護用としてＴｉＷ膜１１を約１５０ｎｍ形成し、ホトリ
ソグラフィー技術により、Ｔｉｗ膜およびＣｒＳｉ膜の
パターニングを行なう。次に、電極としてもＳｉを１％
含むＡｌ膜をスパッタ法で、約９００ｎｍ形成し、ホト
リソグラフィー技術と、ドライエッチング技術を用いて
パターニングし、Ａｌ配線２を形成する。続いて余分な
ＴｉＷ膜をエッチングにより除去する。その後、保護膜
としてテトラエトキシシラン（ＴＥＯＳ）を原料ガスと
するＣＶＤ法により酸化シリコン膜１２を８００ｎｍ形
成し、さらにプラズマＣＶＤ法により窒化シリコン膜１
３を１６００ｎｍ形成する。この酸化シリコン膜１２お
よび窒化シリコン膜１３が保護膜１に相当する。最後に
図面の見えない部分に外部電極取出し用の窓を保護膜に
形成する。
【００１３】上記の手順で作製されたデバイスに対し、
ＹＡＧレーザー光によりレーザートリミングを行った場
合の各膜厚変動が与える薄膜抵抗体におけるレーザー光
エネルギーの吸収率の変動を、図を用いて従来のものと
比較する。なお、従来の構造の特性をＡを用いて表し、
本実施例による特性をＢを用いて表す。
ＹＡＧレーザー光によりレーザートリミングを行った場
合の各膜厚変動が与える薄膜抵抗体におけるレーザー光
エネルギーの吸収率の変動を、図を用いて従来のものと
比較する。なお、従来の構造の特性をＡを用いて表し、
本実施例による特性をＢを用いて表す。
【００１４】図３はＳＯＩ層を構成するシリコン膜５の
膜厚変化によるものであり、従来のものを実線で表しこ
れを特性Ａ1 とし本実施例のものを点線で表しこれを特
性Ｂ 1 とする。この特性Ａ1 および特性Ｂ1 を見てもわ
かるようにエネルギー吸収率の変動はＳＯＩを構成する
シリコン層５に不純物を高濃度ドーピングした本実施例
の方が小さく抑えられている。
膜厚変化によるものであり、従来のものを実線で表しこ
れを特性Ａ1 とし本実施例のものを点線で表しこれを特
性Ｂ 1 とする。この特性Ａ1 および特性Ｂ1 を見てもわ
かるようにエネルギー吸収率の変動はＳＯＩを構成する
シリコン層５に不純物を高濃度ドーピングした本実施例
の方が小さく抑えられている。
【００１５】図４，５には、シリコン膜５の影響をふま
えたＳＯＩを構成する埋込みＳｉＯ 2 層６および下地酸
化膜４の膜厚変化が与える、薄膜抵抗３でのレーザー光
エネルギーの吸収率への影響を示す。なお、図４におい
ては下地酸化膜厚を９２０ｎｍとし、図５においては埋
込みＳｉＯ2 層の膜厚を９１７ｎｍとした。図４，５に
おける特性Ａ2max，Ｂ2maxおよびＡ3max，Ｂ3maxは、そ
れぞれ薄膜抵抗３でのレーザー光エネルギーが最大とな
るときのシリコン膜５の膜厚における、埋込みＳｉＯ2
層６および下地酸化膜４の膜厚の影響を示すものであ
り、また、特性Ａ 2min，Ｂ2minおよびＡ3min，Ｂ
3minは、それぞれ薄膜抵抗３でのレーザー光エネルギー
が最小となるときのシリコン膜５の膜厚における、埋込
みＳｉＯ2 層６および下地酸化膜４の膜厚の影響を示す
ものである。図をみても明らかなように、これらにおい
ても従来のものよりも本実施例のものの方が薄膜抵抗３
でのエネルギー吸収率に与える影響が小さくなっている
ことが分かる。
えたＳＯＩを構成する埋込みＳｉＯ 2 層６および下地酸
化膜４の膜厚変化が与える、薄膜抵抗３でのレーザー光
エネルギーの吸収率への影響を示す。なお、図４におい
ては下地酸化膜厚を９２０ｎｍとし、図５においては埋
込みＳｉＯ2 層の膜厚を９１７ｎｍとした。図４，５に
おける特性Ａ2max，Ｂ2maxおよびＡ3max，Ｂ3maxは、そ
れぞれ薄膜抵抗３でのレーザー光エネルギーが最大とな
るときのシリコン膜５の膜厚における、埋込みＳｉＯ2
層６および下地酸化膜４の膜厚の影響を示すものであ
り、また、特性Ａ 2min，Ｂ2minおよびＡ3min，Ｂ
3minは、それぞれ薄膜抵抗３でのレーザー光エネルギー
が最小となるときのシリコン膜５の膜厚における、埋込
みＳｉＯ2 層６および下地酸化膜４の膜厚の影響を示す
ものである。図をみても明らかなように、これらにおい
ても従来のものよりも本実施例のものの方が薄膜抵抗３
でのエネルギー吸収率に与える影響が小さくなっている
ことが分かる。
【００１６】次に、実際に薄膜抵抗３のトリミングに必
要な最小エネルギーのばらつきを、このばらつきに最も
影響を及ぼすシリコン層５の膜厚変化に対して測定し
た。そのデータを従来構造のものを図７に示し本実施例
によるものを図６に示す。
要な最小エネルギーのばらつきを、このばらつきに最も
影響を及ぼすシリコン層５の膜厚変化に対して測定し
た。そのデータを従来構造のものを図７に示し本実施例
によるものを図６に示す。
【００１７】図６，７をみても明らかなように、従来の
ものよりも本実施例のものの方がトリミングエネルギー
の変動が小さく抑えられていることが分かる。また従来
では、シリコン層５の膜厚変化に対して最大０．５μＪ
もレーザー光エネルギーが必要であったのに対し、本実
施例では、最大０．３μＪあればよい。保護膜１を破壊
するエネルギーはおよそ０．５μＪなので、従来では保
護膜１を破壊してしまうことがあったが、本実施例では
保護膜１を破壊することはない。
ものよりも本実施例のものの方がトリミングエネルギー
の変動が小さく抑えられていることが分かる。また従来
では、シリコン層５の膜厚変化に対して最大０．５μＪ
もレーザー光エネルギーが必要であったのに対し、本実
施例では、最大０．３μＪあればよい。保護膜１を破壊
するエネルギーはおよそ０．５μＪなので、従来では保
護膜１を破壊してしまうことがあったが、本実施例では
保護膜１を破壊することはない。
【００１８】また、薄膜抵抗３でのトリミングエネルギ
ーの吸収率は、レーザー光のエネルギーが保護膜１の破
壊等が起こらない程度の大きなエネルギーのときで、２
０％以上あればよいことが本発明者らの実験により判明
した。これにより従来では下地酸化膜４の膜厚にはほと
んど変動幅が採れなかったのに対し、本実施例において
は前記のようなエネルギーの大きいレーザー光を用いた
場合において、下地酸化膜４の膜厚の目標値を９００ｎ
ｍとすれば、およそ１００ｎｍの変動幅が許されること
となる。
ーの吸収率は、レーザー光のエネルギーが保護膜１の破
壊等が起こらない程度の大きなエネルギーのときで、２
０％以上あればよいことが本発明者らの実験により判明
した。これにより従来では下地酸化膜４の膜厚にはほと
んど変動幅が採れなかったのに対し、本実施例において
は前記のようなエネルギーの大きいレーザー光を用いた
場合において、下地酸化膜４の膜厚の目標値を９００ｎ
ｍとすれば、およそ１００ｎｍの変動幅が許されること
となる。
【００１９】以上のように本実施例によると、シリコン
に不純物をドーピングすると近赤外光の吸収率が上昇す
るという点に着目し、ＳＯＩ層を構成するシリコン層に
高濃度不純物拡散部を設けるようにしているため、薄膜
抵抗体をレーザートリミングする際に薄膜抵抗を透過し
た近赤外光に属するＹＡＧレーザー光は、シリコン層に
設けられた高濃度不純物拡散層により吸収される割合が
上昇する。これにより界面ｃ，ｄでの反射が抑えられ、
シリコン層以下からの反射光が抑えられる。すなわち、
薄膜抵抗体でのレーザー光エネルギーの吸収に最も影響
を及ぼす界面ｃからの反射光を抑えることができる。こ
れにより、薄膜抵抗体に達する反射光を抑えることがで
きる。従って薄膜抵抗体における入射光と反射光との干
渉が抑えられ、その結果、薄膜抵抗体に吸収されるレー
ザー光エネルギーの変動を抑えることができる。
に不純物をドーピングすると近赤外光の吸収率が上昇す
るという点に着目し、ＳＯＩ層を構成するシリコン層に
高濃度不純物拡散部を設けるようにしているため、薄膜
抵抗体をレーザートリミングする際に薄膜抵抗を透過し
た近赤外光に属するＹＡＧレーザー光は、シリコン層に
設けられた高濃度不純物拡散層により吸収される割合が
上昇する。これにより界面ｃ，ｄでの反射が抑えられ、
シリコン層以下からの反射光が抑えられる。すなわち、
薄膜抵抗体でのレーザー光エネルギーの吸収に最も影響
を及ぼす界面ｃからの反射光を抑えることができる。こ
れにより、薄膜抵抗体に達する反射光を抑えることがで
きる。従って薄膜抵抗体における入射光と反射光との干
渉が抑えられ、その結果、薄膜抵抗体に吸収されるレー
ザー光エネルギーの変動を抑えることができる。
【００２０】本実施例の他に、薄膜抵抗の下地のＢＰＳ
Ｇのかわりに、熱酸化膜を用いた場合や、熱酸化膜とＢ
ＰＳＧの２層膜を用いた場合、また、保護膜として酸化
シリコン膜の一層膜を用いた場合、２層以上の多層膜と
した場合、およびＳｂ拡散埋込み層を形成しない場合
等、いずれの場合においても本発明の効果は有効であ
る。
Ｇのかわりに、熱酸化膜を用いた場合や、熱酸化膜とＢ
ＰＳＧの２層膜を用いた場合、また、保護膜として酸化
シリコン膜の一層膜を用いた場合、２層以上の多層膜と
した場合、およびＳｂ拡散埋込み層を形成しない場合
等、いずれの場合においても本発明の効果は有効であ
る。
【００２１】また、上記高濃度不純物拡散部８の濃度は
好ましくは、１×１０19ｃｍ-3以上である。そしてその
不純物拡散部８の厚さは、好ましくは３μｍ以上であ
る。また、高濃度拡散する不純物の種類および薄膜抵抗
体の材質に関しては特に限定はしない。
好ましくは、１×１０19ｃｍ-3以上である。そしてその
不純物拡散部８の厚さは、好ましくは３μｍ以上であ
る。また、高濃度拡散する不純物の種類および薄膜抵抗
体の材質に関しては特に限定はしない。
【００２２】また、ＳＯＩ層に関して、本実施例におい
てはＮ型の導伝型を用いたが、Ｐ型でもよい。
てはＮ型の導伝型を用いたが、Ｐ型でもよい。
【００２３】
【発明の効果】以上のように本発明によると、薄膜抵抗
体の下方に形成される半導体層に設けられた高濃度不純
物拡散部により前記薄膜抵抗体を透過したレーザー光が
より吸収されるようになっているため、前記半導体層下
の各層の各界面での前記レーザー光の反射を低減するこ
とができる。これにより前記薄膜抵抗に到達する反射光
を抑えることができる。従って、該薄膜抵抗での入射光
と反射光との干渉を抑えることができ該薄膜抵抗のレー
ザートリミングが安定したものとなる。すなわち薄膜抵
抗体の抵抗値をレーザー光によって調整することが容易
となる半導体装置を提供することができる。
体の下方に形成される半導体層に設けられた高濃度不純
物拡散部により前記薄膜抵抗体を透過したレーザー光が
より吸収されるようになっているため、前記半導体層下
の各層の各界面での前記レーザー光の反射を低減するこ
とができる。これにより前記薄膜抵抗に到達する反射光
を抑えることができる。従って、該薄膜抵抗での入射光
と反射光との干渉を抑えることができ該薄膜抵抗のレー
ザートリミングが安定したものとなる。すなわち薄膜抵
抗体の抵抗値をレーザー光によって調整することが容易
となる半導体装置を提供することができる。
【図１】高濃度ドープ部が形成されたシリコン層を有す
るＳＯＩ層の上部に薄膜抵抗体を配置するようにした素
子の断面図である。
るＳＯＩ層の上部に薄膜抵抗体を配置するようにした素
子の断面図である。
【図２】ＳＯＩ層上に薄膜抵抗体が配置された従来の素
子の断面図である。
子の断面図である。
【図３】薄膜抵抗体のレーザー光エネルギー吸収率のシ
リコン層の膜厚依存性を表す図である。
リコン層の膜厚依存性を表す図である。
【図４】薄膜抵抗体のレーザー光エネルギー吸収率の埋
め込みＳｉＯ2 層の膜厚依存性を表す図である。
め込みＳｉＯ2 層の膜厚依存性を表す図である。
【図５】薄膜抵抗体のレーザー光エネルギー吸収率の下
地酸化膜層の膜厚依存性を表す図である。
地酸化膜層の膜厚依存性を表す図である。
【図６】本実施例のＳＯＩ構造を用いた場合の薄膜抵抗
３のトリミングに必要な最小エネルギーのばらつきのシ
リコン層の膜厚依存性を表す図である。
３のトリミングに必要な最小エネルギーのばらつきのシ
リコン層の膜厚依存性を表す図である。
【図７】従来のＳＯＩ構造を用いた場合の薄膜抵抗３の
トリミングに必要な最小エネルギーのばらつきのシリコ
ン層の膜厚依存性を表す図である。
トリミングに必要な最小エネルギーのばらつきのシリコ
ン層の膜厚依存性を表す図である。
１ 基板 ２ Ａｌ配線 ３ 薄膜抵抗 ４ 下地酸化膜 ５ シリコン層 ６ 埋込みＳｉＯ2 ７ 基板 ８ Ｎ+ 拡散部 ９ Ｎ+ 拡散層 １０ Ｎ- 型基板 １１ ＴｉＷ膜
フロントページの続き (72)発明者 石原 治 愛知県刈谷市昭和町１丁目１番地 日本 電装株式会社内 (72)発明者 神谷 哲章 愛知県刈谷市昭和町１丁目１番地 日本 電装株式会社内 (56)参考文献 特開 平４−129249（ＪＰ，Ａ) 特開 平３−83361（ＪＰ，Ａ) 特開 昭62−172739（ＪＰ，Ａ) 特開 昭60−76140（ＪＰ，Ａ) 特開 平４−85948（ＪＰ，Ａ) 特開 平３−242966（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/04 H01L 21/822
Claims (1)
- 【請求項１】 基板上に形成された絶縁膜と、 該絶縁膜上に形成され高濃度不純物拡散部が設けられた
半導体層と、 該半導体層の前記高濃度不純物拡散部の上方に配置され
レーザー光により抵抗値調整される薄膜抵抗体と、 を有することを特徴とした半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07800993A JP3158769B2 (ja) | 1993-04-05 | 1993-04-05 | 半導体装置 |
| EP94105245A EP0620586B1 (en) | 1993-04-05 | 1994-04-05 | Semiconductor device having thin film resistor |
| US08/222,815 US5525831A (en) | 1993-04-05 | 1994-04-05 | Semiconductor device with thin film resistor having reduced film thickness sensitivity during trimming process |
| DE69427501T DE69427501T2 (de) | 1993-04-05 | 1994-04-05 | Halbleiteranordnung mit Dünnfilm-Widerstand |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07800993A JP3158769B2 (ja) | 1993-04-05 | 1993-04-05 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06291260A JPH06291260A (ja) | 1994-10-18 |
| JP3158769B2 true JP3158769B2 (ja) | 2001-04-23 |
Family
ID=13649797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07800993A Expired - Fee Related JP3158769B2 (ja) | 1993-04-05 | 1993-04-05 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3158769B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100490575B1 (ko) * | 2001-08-03 | 2005-05-17 | 야마하 가부시키가이샤 | 귀금속 박막 패턴 형성방법 |
| JP6572143B2 (ja) * | 2016-01-27 | 2019-09-04 | Koa株式会社 | チップ抵抗器およびその製造方法 |
-
1993
- 1993-04-05 JP JP07800993A patent/JP3158769B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06291260A (ja) | 1994-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6501115B2 (en) | Semiconductor integrated circuit device and process for manufacturing the same | |
| KR0143542B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US6274452B1 (en) | Semiconductor device having multilayer interconnection structure and method for manufacturing the same | |
| US5525831A (en) | Semiconductor device with thin film resistor having reduced film thickness sensitivity during trimming process | |
| JPS5928992B2 (ja) | Ｍｏｓトランジスタおよびその製造方法 | |
| JPS5810863B2 (ja) | 半導体装置 | |
| KR20010072659A (ko) | 반도체 부품 제조 방법 | |
| KR100817958B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP2715929B2 (ja) | 半導体集積回路装置 | |
| JP3158769B2 (ja) | 半導体装置 | |
| KR20080052169A (ko) | 볼로미터 및 그 제조 방법 | |
| US4780428A (en) | Mosfet semiconductor device and manufacturing method thereof | |
| JP3290506B2 (ja) | 半導体装置の製造方法 | |
| US6100154A (en) | Using LPCVD silicon nitride cap as a barrier to reduce resistance variations from hydrogen intrusion of high-value polysilicon resistor | |
| JPH0675247A (ja) | 液晶ディスプレイ駆動用ｔｆｔ基板 | |
| KR20000057143A (ko) | 마이크로 공학적 기능 엘리먼트의 제조 방법 | |
| JPS60123052A (ja) | 半導体装置 | |
| US7923362B2 (en) | Method for manufacturing a metal-semiconductor contact in semiconductor components | |
| JPH0370178A (ja) | 半導体装置 | |
| JP3180783B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
| JP2870933B2 (ja) | 半導体装置の製造方法 | |
| JPH07176690A (ja) | 半導体装置の製造方法 | |
| JP2867981B2 (ja) | 半導体装置 | |
| JP2007081420A (ja) | 半導体装置及びその製造方法 | |
| JP3206207B2 (ja) | レーザートリミング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010116 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120216 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130216 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |