JPH06291258A - 薄膜抵抗の形成方法 - Google Patents
薄膜抵抗の形成方法Info
- Publication number
- JPH06291258A JPH06291258A JP7992993A JP7992993A JPH06291258A JP H06291258 A JPH06291258 A JP H06291258A JP 7992993 A JP7992993 A JP 7992993A JP 7992993 A JP7992993 A JP 7992993A JP H06291258 A JPH06291258 A JP H06291258A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- aluminum
- film resistor
- forming
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 アルミニウムパターンを先に形成し、後から
薄膜抵抗を形成することにより、オーミック特性が良好
でＡｒエッチング及び残渣シリコンエッチング等の影響
を全く受けることがなく、精度の良い安定した薄膜抵抗
を提供する。 【構成】 半導体装置における薄膜抵抗の形成方法にお
いて、半導体基板上にアルミニウム配線パターン１５を
形成する工程と、薄膜抵抗膜１７Ａを堆積する工程と、
アルミニウム配線パターン１５に接続されるようにホト
リソグラフィ技術を用いて薄膜抵抗パターン１７を形成
する工程とを施す。
薄膜抵抗を形成することにより、オーミック特性が良好
でＡｒエッチング及び残渣シリコンエッチング等の影響
を全く受けることがなく、精度の良い安定した薄膜抵抗
を提供する。 【構成】 半導体装置における薄膜抵抗の形成方法にお
いて、半導体基板上にアルミニウム配線パターン１５を
形成する工程と、薄膜抵抗膜１７Ａを堆積する工程と、
アルミニウム配線パターン１５に接続されるようにホト
リソグラフィ技術を用いて薄膜抵抗パターン１７を形成
する工程とを施す。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置における薄膜
抵抗の形成方法に関するものである。
抵抗の形成方法に関するものである。
【０００２】
【従来の技術】従来、このような分野の技術としては、
例えば、「ワンチップ集積化圧力センサ」，電学論Ｃ，
１０９巻１２号，平成元年 Ｐ．８５５〜８６１に開示
されるようなものがあった。図４はかかる従来の薄膜抵
抗を有する半導体装置の断面図である。
例えば、「ワンチップ集積化圧力センサ」，電学論Ｃ，
１０９巻１２号，平成元年 Ｐ．８５５〜８６１に開示
されるようなものがあった。図４はかかる従来の薄膜抵
抗を有する半導体装置の断面図である。
【０００３】以下に、従来の半導体装置における薄膜抵
抗の形成工程を説明する。まず、基板１としてｐ形シリ
コンにｎｐｎトランジスタ２のコレクタ領域ｎ+埋め込
み層形成のためのＡｓをイオン注入し、ｎ形エピタキシ
ャル層を１０μｍ成長させる。次に、ｐ+ アイソレーシ
ョン拡散を行い、ｎｐｎトランジスタ２のコレクタｎ+
拡散を行う。
抗の形成工程を説明する。まず、基板１としてｐ形シリ
コンにｎｐｎトランジスタ２のコレクタ領域ｎ+埋め込
み層形成のためのＡｓをイオン注入し、ｎ形エピタキシ
ャル層を１０μｍ成長させる。次に、ｐ+ アイソレーシ
ョン拡散を行い、ｎｐｎトランジスタ２のコレクタｎ+
拡散を行う。
【０００４】次に、ボロンのイオン注入により、感度温
度補償回路の帰還抵抗ＲF 、ｎｐｎトランジスタ２のベ
ース領域及び感度温度補償回路の直列抵抗ＲS をそれぞ
れ異なるドーズ量で形成する。ピエゾ抵抗素子は感度温
度補償回路の直列抵抗ＲS と同一条件で形成する。ｎ+
の拡散により、ｎｐｎトランジスタ２のエミッタ領域お
よびゼロ点温度補償回路の帰還抵抗ＲE を形成する。
度補償回路の帰還抵抗ＲF 、ｎｐｎトランジスタ２のベ
ース領域及び感度温度補償回路の直列抵抗ＲS をそれぞ
れ異なるドーズ量で形成する。ピエゾ抵抗素子は感度温
度補償回路の直列抵抗ＲS と同一条件で形成する。ｎ+
の拡散により、ｎｐｎトランジスタ２のエミッタ領域お
よびゼロ点温度補償回路の帰還抵抗ＲE を形成する。
【０００５】次に、Ｓｉ−Ｃｒの薄膜抵抗３をスパッタ
リングで成膜しパターン形成し、アルミニウム４を真空
蒸着し、電極および配線を形成し、ＣＶＤで酸化膜及び
窒化膜を成膜しパッシベーション膜としてのＬＴＯ膜
５、Ｓｉ3 Ｎ4 膜６を形成し、最後に、裏面よりＫＯＨ
溶液を用いたアルカリ異方性エッチングにより、ダイヤ
フラム（図示なし）を形成する。
リングで成膜しパターン形成し、アルミニウム４を真空
蒸着し、電極および配線を形成し、ＣＶＤで酸化膜及び
窒化膜を成膜しパッシベーション膜としてのＬＴＯ膜
５、Ｓｉ3 Ｎ4 膜６を形成し、最後に、裏面よりＫＯＨ
溶液を用いたアルカリ異方性エッチングにより、ダイヤ
フラム（図示なし）を形成する。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
半導体装置における薄膜形成方法では、 （１）薄膜抵抗をパターニングした後に、アルミニウム
の蒸着を行うので、薄膜が大気中に晒されることにな
り、表面に薄い酸化化合物が形成されてしまう。その結
果、アルミニウムと薄膜抵抗とのオーミック特性が悪化
し、抵抗値のばらつきが大きくなってしまう。
半導体装置における薄膜形成方法では、 （１）薄膜抵抗をパターニングした後に、アルミニウム
の蒸着を行うので、薄膜が大気中に晒されることにな
り、表面に薄い酸化化合物が形成されてしまう。その結
果、アルミニウムと薄膜抵抗とのオーミック特性が悪化
し、抵抗値のばらつきが大きくなってしまう。
【０００７】（２）前記酸化化合物を除去しようとした
場合、アルミニウム蒸着時にＡｒエッチング等を行わざ
るを得なくなり、薄膜抵抗の一部がエッチングされてし
まい、抵抗値が変化してしまうので、目標の抵抗値を得
るのが困難であり、精度の良い抵抗が形成できなくな
る。 （３）微細化に伴うトランジスタの浅接合化が進んだ場
合、コンタクトからアルミニウム配線へのシリコンの拡
散を抑えるために、アルミニウムとシリコンの合金を使
用するが、アルミニウムをパターニングした際に、パタ
ーン領域外に細かい多結晶シリコン粒が残ってしまう。
この多結晶シリコン粒をエッチングする際、ドライエッ
チングによると薄膜抵抗までエッチングされてしまい、
目標の抵抗値を得ることが非常に困難であり、最悪の場
合、薄膜抵抗がなくなってしまう。
場合、アルミニウム蒸着時にＡｒエッチング等を行わざ
るを得なくなり、薄膜抵抗の一部がエッチングされてし
まい、抵抗値が変化してしまうので、目標の抵抗値を得
るのが困難であり、精度の良い抵抗が形成できなくな
る。 （３）微細化に伴うトランジスタの浅接合化が進んだ場
合、コンタクトからアルミニウム配線へのシリコンの拡
散を抑えるために、アルミニウムとシリコンの合金を使
用するが、アルミニウムをパターニングした際に、パタ
ーン領域外に細かい多結晶シリコン粒が残ってしまう。
この多結晶シリコン粒をエッチングする際、ドライエッ
チングによると薄膜抵抗までエッチングされてしまい、
目標の抵抗値を得ることが非常に困難であり、最悪の場
合、薄膜抵抗がなくなってしまう。
【０００８】また、ウエットエッチングでも薄膜抵抗の
材質を考慮しないとエッチングされたり、変質したりす
る可能性が大きい。例えば、ＴａＳｉＯ2 などの薄膜
は、多結晶シリコン粒をエッチングするフッ硝酸液に簡
単にエッチングされてしまう。更に、薄膜抵抗は、一般
的に５００〜１０００Å程度の厚さなので、ドライエッ
チングなどでも厚さがすぐに薄くなってしまい、抵抗値
が変化する。一方、薄膜上をレジスト等で保護すること
が考えられるが、前記多結晶シリコンは導電性があるた
めに薄膜抵抗はリークしてしまう。
材質を考慮しないとエッチングされたり、変質したりす
る可能性が大きい。例えば、ＴａＳｉＯ2 などの薄膜
は、多結晶シリコン粒をエッチングするフッ硝酸液に簡
単にエッチングされてしまう。更に、薄膜抵抗は、一般
的に５００〜１０００Å程度の厚さなので、ドライエッ
チングなどでも厚さがすぐに薄くなってしまい、抵抗値
が変化する。一方、薄膜上をレジスト等で保護すること
が考えられるが、前記多結晶シリコンは導電性があるた
めに薄膜抵抗はリークしてしまう。
【０００９】実際の使用例としては、ＡＤ変換器や高性
能なＯＰアンプで使用される薄膜抵抗は抵抗値が製品の
性能にとって非常に重要であることから、上記のような
形成方法では、薄膜抵抗の特性や性能のばらつきによっ
て歩留まりが低下する恐れがあった。 （４）アルミニウム配線は、たとえ薄膜抵抗のような１
０００Å前後の僅かな段差でも、結晶粒界に沿ってクラ
ックが入り、断線しやすい。更に、悪いことには、薄膜
抵抗をドライエッチングで形成する際に、エッチングガ
スの回り込みにより薄膜端部の断面は逆テーパになりや
すいために、より一層断線しやすくなる。
能なＯＰアンプで使用される薄膜抵抗は抵抗値が製品の
性能にとって非常に重要であることから、上記のような
形成方法では、薄膜抵抗の特性や性能のばらつきによっ
て歩留まりが低下する恐れがあった。 （４）アルミニウム配線は、たとえ薄膜抵抗のような１
０００Å前後の僅かな段差でも、結晶粒界に沿ってクラ
ックが入り、断線しやすい。更に、悪いことには、薄膜
抵抗をドライエッチングで形成する際に、エッチングガ
スの回り込みにより薄膜端部の断面は逆テーパになりや
すいために、より一層断線しやすくなる。
【００１０】本発明は、以上述べた問題点を解決するた
めに、アルミニウムパターンを先に形成し、後から薄膜
抵抗を形成することにより、オーミック特性が良好で、
Ａｒエッチング及び残渣シリコンエッチング等の影響を
全く受けることがなく、しかも精度の良い安定した薄膜
抵抗の形成方法を提供することを目的とする。
めに、アルミニウムパターンを先に形成し、後から薄膜
抵抗を形成することにより、オーミック特性が良好で、
Ａｒエッチング及び残渣シリコンエッチング等の影響を
全く受けることがなく、しかも精度の良い安定した薄膜
抵抗の形成方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明は、上記目的を達
成するために、半導体装置における薄膜抵抗の形成方法
において、半導体基板上に配線パターンを形成する工程
と、薄膜抵抗膜を堆積する工程と、前記配線パターンに
接続されるように薄膜抵抗パターンを形成する工程とを
施すようにしたものである。
成するために、半導体装置における薄膜抵抗の形成方法
において、半導体基板上に配線パターンを形成する工程
と、薄膜抵抗膜を堆積する工程と、前記配線パターンに
接続されるように薄膜抵抗パターンを形成する工程とを
施すようにしたものである。
【００１２】
【作用】本発明によれば、半導体基板上に配線パターン
を形成し、薄膜抵抗膜を堆積した後に、前記配線パター
ンに接続されるように薄膜抵抗パターンを形成するよう
にしたので、薄膜抵抗自身は配線パターンの熱処理の影
響を全く受けない。したがって、薄膜を蒸着する工程の
制御だけで抵抗値が決まるために、ばらつきの少ない精
度の良い薄膜抵抗を形成することができる。
を形成し、薄膜抵抗膜を堆積した後に、前記配線パター
ンに接続されるように薄膜抵抗パターンを形成するよう
にしたので、薄膜抵抗自身は配線パターンの熱処理の影
響を全く受けない。したがって、薄膜を蒸着する工程の
制御だけで抵抗値が決まるために、ばらつきの少ない精
度の良い薄膜抵抗を形成することができる。
【００１３】
【実施例】以下、本発明の実施例について図を参照しな
がら詳細に説明する。図１は本発明の実施例を示す薄膜
抵抗の要部拡大形成工程断面図、図２はその薄膜抵抗形
成部の拡大平面図、図３は本発明の実施例を示す薄膜抵
抗の形成工程断面図である。
がら詳細に説明する。図１は本発明の実施例を示す薄膜
抵抗の要部拡大形成工程断面図、図２はその薄膜抵抗形
成部の拡大平面図、図３は本発明の実施例を示す薄膜抵
抗の形成工程断面図である。
【００１４】まず、図３（ａ）に示すように、ｐ型シリ
コン基板１１に公知の技術を用いてトランジスタ１２を
形成し、保護膜となるＣＶＤ酸化膜１３をｐ型シリコン
基板１１上に形成する。次に、図３（ｂ）に示すよう
に、公知のホトリソ技術を用い、接続を取る領域のＣＶ
Ｄ酸化膜１３を除去し、コンタクトホール１４を設け
る。
コン基板１１に公知の技術を用いてトランジスタ１２を
形成し、保護膜となるＣＶＤ酸化膜１３をｐ型シリコン
基板１１上に形成する。次に、図３（ｂ）に示すよう
に、公知のホトリソ技術を用い、接続を取る領域のＣＶ
Ｄ酸化膜１３を除去し、コンタクトホール１４を設け
る。
【００１５】次いで、図３（ｃ）に示すように、公知の
蒸着技術を用いて、アルミニウム膜１５Ａ（アルミニウ
ム−シリコン合金膜でもよい）を堆積する。次に、図３
（ｄ）に示すように、公知のホトリソグラフィ技術を用
いて、アルミニウム膜１５Ａのパターニングを行い、ア
ルミニウム配線パターン１５を形成する。この時、アル
ミニウム−シリコン合金膜の場合は、パターン以外の領
域に細かな多結晶シリコン粒が残るので、これをドライ
またはウエットエッチングを用いて除去する。その後で
アルミニウムとシリコンのオーミックを取るためにシン
タ処理を行う。
蒸着技術を用いて、アルミニウム膜１５Ａ（アルミニウ
ム−シリコン合金膜でもよい）を堆積する。次に、図３
（ｄ）に示すように、公知のホトリソグラフィ技術を用
いて、アルミニウム膜１５Ａのパターニングを行い、ア
ルミニウム配線パターン１５を形成する。この時、アル
ミニウム−シリコン合金膜の場合は、パターン以外の領
域に細かな多結晶シリコン粒が残るので、これをドライ
またはウエットエッチングを用いて除去する。その後で
アルミニウムとシリコンのオーミックを取るためにシン
タ処理を行う。
【００１６】前記シンタ処理が終わった後に、図１
（ａ）に示すように、薄膜抵抗膜１７Ａをスパッタ処理
にて蒸着する。この時、蒸着前にＡｒエッチングを用い
て、アルミニウム表面の酸化物を除去してから、連続し
て薄膜抵抗膜１７Ａを蒸着する。ここで、薄膜抵抗膜と
しては、ＴａＳｉＯ2 膜、Ｃｒ−Ｓｉ膜を形成する。ま
た、ＮｉＣｒ膜やＴａＮ膜を形成することもできる。
（ａ）に示すように、薄膜抵抗膜１７Ａをスパッタ処理
にて蒸着する。この時、蒸着前にＡｒエッチングを用い
て、アルミニウム表面の酸化物を除去してから、連続し
て薄膜抵抗膜１７Ａを蒸着する。ここで、薄膜抵抗膜と
しては、ＴａＳｉＯ2 膜、Ｃｒ−Ｓｉ膜を形成する。ま
た、ＮｉＣｒ膜やＴａＮ膜を形成することもできる。
【００１７】次いで、図１（ｂ）に示すように、ホトリ
ソグラフィ技術を用いて、薄膜抵抗パターン１７を形成
する。このようにして形成された薄膜抵抗パターン１７
が図２に示されている。この図から明らかなように、こ
の実施例では、アルミニウム配線パターン１５の薄膜抵
抗パターン１７との接続部に凹凸１６を形成するように
している。
ソグラフィ技術を用いて、薄膜抵抗パターン１７を形成
する。このようにして形成された薄膜抵抗パターン１７
が図２に示されている。この図から明らかなように、こ
の実施例では、アルミニウム配線パターン１５の薄膜抵
抗パターン１７との接続部に凹凸１６を形成するように
している。
【００１８】したがって、アルミニウム配線パターン１
５と薄膜抵抗パターン１７との接触面積（アルミニウム
の厚さ方向）を稼いでいる。その上に、アルミニウム配
線パターン１５からの薄膜抵抗パターン１７の剥離を防
止することができる。したがって、信頼性の高いアルミ
ニウム配線パターン１５と薄膜抵抗パターン１７との接
続を行うことができる。
５と薄膜抵抗パターン１７との接触面積（アルミニウム
の厚さ方向）を稼いでいる。その上に、アルミニウム配
線パターン１５からの薄膜抵抗パターン１７の剥離を防
止することができる。したがって、信頼性の高いアルミ
ニウム配線パターン１５と薄膜抵抗パターン１７との接
続を行うことができる。
【００１９】以上のように、本発明の実施例によれば、
薄膜抵抗パターンをアルミニウム配線パターンを設けた
後に形成するようにしたので、次のような効果を奏する
ことができる。 （１）アルミニウムシンタの処理は、薄膜抵抗形成前に
すでに実施されているので、薄膜抵抗自身はアルミニウ
ムシンタの熱処理の影響を全く受けない。
薄膜抵抗パターンをアルミニウム配線パターンを設けた
後に形成するようにしたので、次のような効果を奏する
ことができる。 （１）アルミニウムシンタの処理は、薄膜抵抗形成前に
すでに実施されているので、薄膜抵抗自身はアルミニウ
ムシンタの熱処理の影響を全く受けない。
【００２０】（２）薄膜の蒸着前にＡｒエッチングを行
うことにより、アルミニウム表面の酸化物を除去してか
ら薄膜を蒸着するようにしたので、アルミニウムと薄膜
抵抗とのオーミックは良好である。したがって、例え薄
膜の材料が酸化されやすいものであっても、薄膜の性質
には全く依存することなく、アルミニウムとの良好なオ
ーミックを得ることができる。
うことにより、アルミニウム表面の酸化物を除去してか
ら薄膜を蒸着するようにしたので、アルミニウムと薄膜
抵抗とのオーミックは良好である。したがって、例え薄
膜の材料が酸化されやすいものであっても、薄膜の性質
には全く依存することなく、アルミニウムとの良好なオ
ーミックを得ることができる。
【００２１】（３）配線材料としてアルミニウムの代わ
りに、アルミニウム−シリコン合金を使用したとして
も、薄膜抵抗形成時には既に残渣シリコンの除去工程は
実施された後なので、残渣シリコンの除去工程がドライ
やウエット処理に関係なく、当然のことながら薄膜抵抗
は前記除去工程の影響を受けることは全くない。 （４）薄膜抵抗形成後にＡｒエッチングを行う必要がな
いので、薄膜抵抗の厚さは変化しないことから、薄膜を
蒸着する工程の制御だけで抵抗値が決まるために、ばら
つきの少ない精度の良い薄膜抵抗を形成することができ
る。
りに、アルミニウム−シリコン合金を使用したとして
も、薄膜抵抗形成時には既に残渣シリコンの除去工程は
実施された後なので、残渣シリコンの除去工程がドライ
やウエット処理に関係なく、当然のことながら薄膜抵抗
は前記除去工程の影響を受けることは全くない。 （４）薄膜抵抗形成後にＡｒエッチングを行う必要がな
いので、薄膜抵抗の厚さは変化しないことから、薄膜を
蒸着する工程の制御だけで抵抗値が決まるために、ばら
つきの少ない精度の良い薄膜抵抗を形成することができ
る。
【００２２】（５）アルミニウムをエッチングした後の
テーパ状の端部〔図１（ｂ）参照〕に薄膜抵抗が形成さ
れるので、アルミニウムが下地の段差によって断線する
ことがない。当然のことながら、薄膜抵抗をエッチング
した時の逆テーパ状になるような薄膜抵抗端面の形状は
全く関係なくなる。 （６）薄膜抵抗の材料がアルミニウムと共晶を形成しや
すいものでも、容易にアルミニウムパターン形成工程に
関係なく、薄膜抵抗パターンが形成できるので、使用で
きる薄膜材料の選択の幅が広がる。
テーパ状の端部〔図１（ｂ）参照〕に薄膜抵抗が形成さ
れるので、アルミニウムが下地の段差によって断線する
ことがない。当然のことながら、薄膜抵抗をエッチング
した時の逆テーパ状になるような薄膜抵抗端面の形状は
全く関係なくなる。 （６）薄膜抵抗の材料がアルミニウムと共晶を形成しや
すいものでも、容易にアルミニウムパターン形成工程に
関係なく、薄膜抵抗パターンが形成できるので、使用で
きる薄膜材料の選択の幅が広がる。
【００２３】（７）アルミニウムとの密着性が悪いもの
であっても、アルミニウムパターン形成後にアルミニウ
ムと、薄膜抵抗材料の両方に密着性のある物質をアルミ
ニウム上に形成することにより、薄膜抵抗パターンを形
成することができる。 （８）更に、本実施例の構造にした場合は、万一薄膜抵
抗の形成条件等の間違いにより、目標とする抵抗値から
大きくはずれてしまった時に、薄膜抵抗をいったんエッ
チングして再度形成し直すことができるために、薄膜抵
抗形成工程でロットアウトしてもこれを救済できる。
であっても、アルミニウムパターン形成後にアルミニウ
ムと、薄膜抵抗材料の両方に密着性のある物質をアルミ
ニウム上に形成することにより、薄膜抵抗パターンを形
成することができる。 （８）更に、本実施例の構造にした場合は、万一薄膜抵
抗の形成条件等の間違いにより、目標とする抵抗値から
大きくはずれてしまった時に、薄膜抵抗をいったんエッ
チングして再度形成し直すことができるために、薄膜抵
抗形成工程でロットアウトしてもこれを救済できる。
【００２４】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
【００２５】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、配線パターンを形成した後、薄膜抵抗パターン
を形成しているので、オーミック特性が良好で、精度の
よい安定した薄膜抵抗を得ることができる。
よれば、配線パターンを形成した後、薄膜抵抗パターン
を形成しているので、オーミック特性が良好で、精度の
よい安定した薄膜抵抗を得ることができる。
【図１】本発明の実施例を示す薄膜抵抗の要部拡大形成
工程断面図である。
工程断面図である。
【図２】本発明の実施例を示す薄膜抵抗形成部の拡大平
面図である。
面図である。
【図３】本発明の実施例を示す薄膜抵抗の形成工程断面
図である。
図である。
【図４】従来の薄膜抵抗を有する半導体装置の断面図で
ある。
ある。
１１ ｐ型シリコン基板 １２ トランジスタ １３ ＣＶＤ酸化膜 １４ コンタクトホール １５Ａ アルミニウム膜 １５ アルミニウム配線パターン １６ 凹凸 １７Ａ 薄膜抵抗膜 １７ 薄膜抵抗パターン
Claims (2)
- 【請求項１】 半導体装置における薄膜抵抗の形成方法
において、（ａ）半導体基板上に配線パターンを形成す
る工程と、（ｂ）薄膜抵抗膜を堆積する工程と、（ｃ）
前記配線パターンに接続されるように薄膜抵抗パターン
を形成する工程とを施すことを特徴とする薄膜抵抗の形
成方法。 - 【請求項２】 前記薄膜抵抗膜の堆積前にＡｒエッチン
グを施すことを特徴とする請求項１記載の薄膜抵抗の形
成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7992993A JPH06291258A (ja) | 1993-04-07 | 1993-04-07 | 薄膜抵抗の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7992993A JPH06291258A (ja) | 1993-04-07 | 1993-04-07 | 薄膜抵抗の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06291258A true JPH06291258A (ja) | 1994-10-18 |
Family
ID=13704007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7992993A Withdrawn JPH06291258A (ja) | 1993-04-07 | 1993-04-07 | 薄膜抵抗の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06291258A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005235888A (ja) * | 2004-02-18 | 2005-09-02 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
| JP2005251822A (ja) * | 2004-03-02 | 2005-09-15 | Ricoh Co Ltd | 半導体装置 |
| JP2006165083A (ja) * | 2004-12-03 | 2006-06-22 | Toppan Printing Co Ltd | 受動素子内蔵プリント配線板の製造方法 |
| JP2008545256A (ja) * | 2005-06-28 | 2008-12-11 | インテル・コーポレーション | 電力伝送ネットワークにおける基板中の埋込み薄膜レジスタ |
-
1993
- 1993-04-07 JP JP7992993A patent/JPH06291258A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005235888A (ja) * | 2004-02-18 | 2005-09-02 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
| JP4610205B2 (ja) * | 2004-02-18 | 2011-01-12 | 株式会社リコー | 半導体装置 |
| JP2005251822A (ja) * | 2004-03-02 | 2005-09-15 | Ricoh Co Ltd | 半導体装置 |
| JP2006165083A (ja) * | 2004-12-03 | 2006-06-22 | Toppan Printing Co Ltd | 受動素子内蔵プリント配線板の製造方法 |
| JP4687084B2 (ja) * | 2004-12-03 | 2011-05-25 | 凸版印刷株式会社 | 受動素子内蔵プリント配線板の製造方法 |
| JP2008545256A (ja) * | 2005-06-28 | 2008-12-11 | インテル・コーポレーション | 電力伝送ネットワークにおける基板中の埋込み薄膜レジスタ |
| US8228680B2 (en) | 2005-06-28 | 2012-07-24 | Intel Corporation | Embedding thin film resistors in substrates in power delivery networks |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4462018A (en) | Semiconductor strain gauge with integral compensation resistors | |
| US4188258A (en) | Process for fabricating strain gage transducer | |
| EP1101087B1 (en) | Flexible silicon strain gage | |
| JP2940293B2 (ja) | 半導体加速度センサの製造方法 | |
| JPS60158675A (ja) | ダイヤフラムセンサ | |
| US4287772A (en) | Strain gage transducer and process for fabricating same | |
| JP3551527B2 (ja) | 半導体感歪センサの製造方法 | |
| JPH0462877A (ja) | 半導体圧力センサおよびそれを有する半導体装置の製造方法 | |
| KR100432465B1 (ko) | 박막 피에조 저항 센서 및 그 제조 방법 | |
| JP3255852B2 (ja) | 圧抵抗素子およびその製造方法 | |
| JPH06291258A (ja) | 薄膜抵抗の形成方法 | |
| JP3503146B2 (ja) | 半導体装置の製造方法 | |
| JPH05288771A (ja) | ダイヤフラム式加速度センサ及びその製造方法 | |
| JPH01183165A (ja) | 半導体圧力センサ | |
| JPH06221945A (ja) | 半導体圧力センサおよびその製造方法 | |
| JPH05175428A (ja) | 集積回路装置 | |
| JP2003045983A (ja) | 半導体装置及びその製造方法 | |
| JPH05129636A (ja) | ダイアフラムを有する素子およびその製造方法 | |
| JPH07318445A (ja) | 静電容量型圧力センサとその製造方法 | |
| JPH08125127A (ja) | 抵抗素子及び温度センサー | |
| JP2867981B2 (ja) | 半導体装置 | |
| JPH05102494A (ja) | シリコンダイアフラム圧力センサの製造方法 | |
| JPH04231831A (ja) | 半導体圧力センサ | |
| JPS63271976A (ja) | 圧力センサの製法 | |
| JP3162097B2 (ja) | 熱型赤外線センサおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000704 |