JPH0455343B2 - - Google Patents
Info
- Publication number
- JPH0455343B2 JPH0455343B2 JP60141224A JP14122485A JPH0455343B2 JP H0455343 B2 JPH0455343 B2 JP H0455343B2 JP 60141224 A JP60141224 A JP 60141224A JP 14122485 A JP14122485 A JP 14122485A JP H0455343 B2 JPH0455343 B2 JP H0455343B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- resistance element
- resistance
- diffusion
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000009792 diffusion process Methods 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 11
- 238000005468 ion implantation Methods 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 239000012298 atmosphere Substances 0.000 description 4
- 230000001590 oxidative effect Effects 0.000 description 4
- 238000002513 implantation Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/8605—Resistors with PN junctions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
＜産業上の利用分野＞
本発明は、安定な抵抗値を有する半導体抵抗素
子の改良された形成方法に関するものである。
子の改良された形成方法に関するものである。
＜従来の技術＞
現在、バイポーラ集積回路の抵抗素子は、
NPNトランジスタのベース拡散層を用い、さら
に高集積、高精度の抵抗素子を形成するためイオ
ン注入が用いられている。
NPNトランジスタのベース拡散層を用い、さら
に高集積、高精度の抵抗素子を形成するためイオ
ン注入が用いられている。
従来の酸化雰囲気のベース拡散前にイオン注入
で抵抗素子を形成する場合を第２図ａに示す。な
お、図に於いて、１はSiO2、２はレジストであ
る。この場合、ベースやエミツタを酸化雰囲気で
形成するため、第２図ｂに示すように、抵抗素子
形成のためのイオン注入層３が酸化される。４は
該酸化によるSiO2である（なお、５はメタルで
ある）。このため、抵抗素子形成のためイオン注
入された不純物イオンが酸化膜中に析出し、安定
した抵抗値を得ることが困難であつた。
で抵抗素子を形成する場合を第２図ａに示す。な
お、図に於いて、１はSiO2、２はレジストであ
る。この場合、ベースやエミツタを酸化雰囲気で
形成するため、第２図ｂに示すように、抵抗素子
形成のためのイオン注入層３が酸化される。４は
該酸化によるSiO2である（なお、５はメタルで
ある）。このため、抵抗素子形成のためイオン注
入された不純物イオンが酸化膜中に析出し、安定
した抵抗値を得ることが困難であつた。
一方、エミツタ形成後、抵抗素子を形成する方
法がある。第３図ａに、その例を示す。エミツタ
形成後、抵抗素子形成のためのパターニングを行
う。図に於いて、６はSiO2、７はレジストであ
る。次に、薄く酸化膜（SiO2）８を形成し、抵
抗素子形成のためのイオン注入を行い、アニール
処理（N2雰囲気）する（第３図ｂ）。
法がある。第３図ａに、その例を示す。エミツタ
形成後、抵抗素子形成のためのパターニングを行
う。図に於いて、６はSiO2、７はレジストであ
る。次に、薄く酸化膜（SiO2）８を形成し、抵
抗素子形成のためのイオン注入を行い、アニール
処理（N2雰囲気）する（第３図ｂ）。
この方法は、第３図ｃに示すように、抵抗素子
形成のためのイオン注入層９が酸化されないた
め、安定な抵抗値を得ることができるが、一方、
NPNトランジスタのHFEは通常エミツタ拡散時
にモニタリングを行い制御するため、上記エミツ
タ形成後の酸化、アニールの高温処理によつて
HFEがエミツタ拡散時から変動する。このため、
エミツタ形成後、抵抗素子を形成することは
NPNトランジスタの制御性に問題があつた。な
お、第３図ｃに於いて、１０はメタルである。
形成のためのイオン注入層９が酸化されないた
め、安定な抵抗値を得ることができるが、一方、
NPNトランジスタのHFEは通常エミツタ拡散時
にモニタリングを行い制御するため、上記エミツ
タ形成後の酸化、アニールの高温処理によつて
HFEがエミツタ拡散時から変動する。このため、
エミツタ形成後、抵抗素子を形成することは
NPNトランジスタの制御性に問題があつた。な
お、第３図ｃに於いて、１０はメタルである。
＜発明が解決しようとする問題点＞
以上のように従来の形成方法は、抵抗値の安定
性またはNPNトランジスタの特性制御性の点で
問題があつた。
性またはNPNトランジスタの特性制御性の点で
問題があつた。
本発明は、上記問題点を解決するものである。
＜問題点を解決するための手段＞
本発明の半導体抵抗素子の形成方法は、バイポ
ーラ集積回路に於いて、半導体基板上にシリコン
酸化膜を形成し、また該シリコン酸化膜上にシリ
コン・ナイトライド膜を形成し、パターニング
後、選択酸化を行う工程と、該工程後、抵抗素子
のパターニングを行つてエツチングを行う工程
と、該工程後、イオン注入を行い、基板と反対の
導電型の電極部及び所定の抵抗値を有する抵抗領
域を形成する工程と、該工程後、アニールを行
い、その後、ベース拡散及びエミツタ拡散を行う
工程と、を有することを特徴とする。
ーラ集積回路に於いて、半導体基板上にシリコン
酸化膜を形成し、また該シリコン酸化膜上にシリ
コン・ナイトライド膜を形成し、パターニング
後、選択酸化を行う工程と、該工程後、抵抗素子
のパターニングを行つてエツチングを行う工程
と、該工程後、イオン注入を行い、基板と反対の
導電型の電極部及び所定の抵抗値を有する抵抗領
域を形成する工程と、該工程後、アニールを行
い、その後、ベース拡散及びエミツタ拡散を行う
工程と、を有することを特徴とする。
＜作用＞
上記シリコン・ナイトライド膜により、抵抗素
子を形成するイオン注入層部分の、ベース、エミ
ツタ拡散時に於ける酸化が防止されるので、抵抗
値の安定化が達成される。
子を形成するイオン注入層部分の、ベース、エミ
ツタ拡散時に於ける酸化が防止されるので、抵抗
値の安定化が達成される。
＜実施例＞
以下、第１図及び第４図を参照して実施例を説
明する。
明する。
まず、熱酸化膜（SiO2）１１上にデポジツト
されたシリコン・ナイトライド膜（Si3N4）１２
をパターニングし、選択酸化を行う（第１図ａ）。
されたシリコン・ナイトライド膜（Si3N4）１２
をパターニングし、選択酸化を行う（第１図ａ）。
次に、抵抗素子のパターニングを行い（第４
図）、酸化膜をウエツト・エツチングする（第１
図ｂ）。第１図ｂ及び第４図に於いて、１３はレ
ジストである。
図）、酸化膜をウエツト・エツチングする（第１
図ｂ）。第１図ｂ及び第４図に於いて、１３はレ
ジストである。
この状態で、高濃度、低注入エネルギーのイオ
ン注入を行い、電極部のP+層１４を形成する。
この時、熱酸化膜厚とシリコン・ナイトライド膜
厚でマスキングできる注入エネルギーを用いる。
次に、抵抗値から要求されるシート抵抗を実現す
るための低濃度、高注入エネルギーのイオン注入
を行い、抵抗値を決めるP-層１５を形成する
（第１図ｃ）。
ン注入を行い、電極部のP+層１４を形成する。
この時、熱酸化膜厚とシリコン・ナイトライド膜
厚でマスキングできる注入エネルギーを用いる。
次に、抵抗値から要求されるシート抵抗を実現す
るための低濃度、高注入エネルギーのイオン注入
を行い、抵抗値を決めるP-層１５を形成する
（第１図ｃ）。
次に、イオン注入後のアニール、ベース拡散、
エミツタ拡散を行う（第１図ｄ）。この時、抵抗
値を決めるP-層は、シリコン・ナイトライド膜
でカバーされているため、酸化雰囲気のベース拡
散、エミツタ拡散に対して表面は酸化されず、安
定した抵抗値を有することができる。
エミツタ拡散を行う（第１図ｄ）。この時、抵抗
値を決めるP-層は、シリコン・ナイトライド膜
でカバーされているため、酸化雰囲気のベース拡
散、エミツタ拡散に対して表面は酸化されず、安
定した抵抗値を有することができる。
エミツタ形成後、CVD膜１６をデボジツトし
（低温）、電極とり出しのための窓明けを行い、メ
タル配線１７を形成する（第１図ｅ）。
（低温）、電極とり出しのための窓明けを行い、メ
タル配線１７を形成する（第１図ｅ）。
＜発明の効果＞
従来のベース拡散前に抵抗素子を形成する方法
は、酸化雰囲気の熱処理を行う拡散炉の状態によ
つて、抵抗値がバツチ間でかなりバラツキをもつ
ていた。一方、エミツタ拡散後、抵抗素子を形成
する方法は、エミツタ拡散後の高温処理のため、
NPNトランジスタのHFEの制御性の問題からバ
ツチ間でHFEがかなりバラツキをもつていた。
は、酸化雰囲気の熱処理を行う拡散炉の状態によ
つて、抵抗値がバツチ間でかなりバラツキをもつ
ていた。一方、エミツタ拡散後、抵抗素子を形成
する方法は、エミツタ拡散後の高温処理のため、
NPNトランジスタのHFEの制御性の問題からバ
ツチ間でHFEがかなりバラツキをもつていた。
本発明によつて、ベース拡散前に抵抗素子を形
成しても、安定な抵抗値を得ることができるよう
になり、エミツタ形成後に抵抗素子を形成する必
要がなくなつたため、NPNトランジスタHFEの
制御性の問題も無くなつた。すなわち、本発明に
よつて、抵抗素子のシート抵抗、NPNトランジ
スタHFEのバラツキが軽減された。その様子を第
５図に示す。図に於いて、○い魯戞璽抗隼響阿暴
成しても、安定な抵抗値を得ることができるよう
になり、エミツタ形成後に抵抗素子を形成する必
要がなくなつたため、NPNトランジスタHFEの
制御性の問題も無くなつた。すなわち、本発明に
よつて、抵抗素子のシート抵抗、NPNトランジ
スタHFEのバラツキが軽減された。その様子を第
５図に示す。図に於いて、○い魯戞璽抗隼響阿暴
Claims (1)
- 【特許請求の範囲】 １ バイポーラ集積回路に於いて、 半導体基板上にシリコン酸化膜を形成し、また
該シリコン酸化膜上にシリコン・ナイトライド膜
を形成し、パターニング後、選択酸化を行う工程
と、 該工程後、抵抗素子のパターニングを行つてエ
ツチングを行う工程と、 該工程後、イオン注入を行い、基板と反対の導
電型の電極部及び所定の抵抗値を有する抵抗領域
を形成する工程と、 該工程後、アニールを行い、その後、ベース拡
散及びエミツタ拡散を行う工程と、を有すること
を特徴とする半導体抵抗素子の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14122485A JPS621259A (ja) | 1985-06-26 | 1985-06-26 | 半導体抵抗素子の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14122485A JPS621259A (ja) | 1985-06-26 | 1985-06-26 | 半導体抵抗素子の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS621259A JPS621259A (ja) | 1987-01-07 |
| JPH0455343B2 true JPH0455343B2 (ja) | 1992-09-03 |
Family
ID=15287006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14122485A Granted JPS621259A (ja) | 1985-06-26 | 1985-06-26 | 半導体抵抗素子の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS621259A (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01133345A (ja) * | 1987-11-19 | 1989-05-25 | Sanyo Electric Co Ltd | 半導体集積回路及びその製造方法 |
| JPH01133344A (ja) * | 1987-11-19 | 1989-05-25 | Sanyo Electric Co Ltd | 半導体集積回路の製造方法 |
| JPH01130553A (ja) * | 1987-11-17 | 1989-05-23 | Sanyo Electric Co Ltd | 半導体集積回路の製造方法 |
| JPH061812B2 (ja) * | 1987-12-25 | 1994-01-05 | 三洋電機株式会社 | 半導体集積回路の製造方法 |
| JPH061807B2 (ja) * | 1987-11-19 | 1994-01-05 | 三洋電機株式会社 | 半導体集積回路の製造方法 |
| JPH01161764A (ja) * | 1987-12-17 | 1989-06-26 | Sanyo Electric Co Ltd | 半導体集積回路の製造方法 |
| JPH01133350A (ja) * | 1987-11-19 | 1989-05-25 | Sanyo Electric Co Ltd | 半導体集積回路の製造方法 |
| JPH061811B2 (ja) * | 1987-12-25 | 1994-01-05 | 三洋電機株式会社 | 半導体集積回路の製造方法 |
| JPH061813B2 (ja) * | 1987-12-28 | 1994-01-05 | 三洋電機株式会社 | 半導体集積回路の製造方法 |
| FR2884050B1 (fr) | 2005-04-01 | 2007-07-20 | St Microelectronics Sa | Circuit integre comprenant un substrat et une resistance |
| RU2646545C1 (ru) * | 2016-12-14 | 2018-03-05 | ООО "Тонкопленочные технологии" | Полупроводниковый резистор |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS593962A (ja) * | 1982-06-30 | 1984-01-10 | Fujitsu Ltd | 半導体装置の拡散抵抗の製造方法 |
-
1985
- 1985-06-26 JP JP14122485A patent/JPS621259A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS593962A (ja) * | 1982-06-30 | 1984-01-10 | Fujitsu Ltd | 半導体装置の拡散抵抗の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS621259A (ja) | 1987-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4486942A (en) | Method of manufacturing semiconductor integrated circuit BI-MOS device | |
| JP2558931B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6187368A (ja) | 自己整合多結晶シリコン電極を持つた集積回路用自己整合金属シリサイドプロセス | |
| JPS6241425B2 (ja) | ||
| JPH0455343B2 (ja) | ||
| JPH025433A (ja) | バイポーラトランジスタの製造方法 | |
| JPS62296452A (ja) | 半導体装置の製造方法 | |
| JPS61219169A (ja) | 半導体装置の製造方法 | |
| JPS59182566A (ja) | 半導体装置 | |
| JP2630616B2 (ja) | 半導体装置の製造方法 | |
| JP2572843B2 (ja) | 半導体装置の製造方法 | |
| JPH04168764A (ja) | 半導体装置の製造方法 | |
| JPH047588B2 (ja) | ||
| JPH09331022A (ja) | 半導体装置の製造方法 | |
| JPH05218306A (ja) | 半導体集積回路およびその製造方法 | |
| JPS6145392B2 (ja) | ||
| JPH0594997A (ja) | バイポーラトランジスタの製造方法 | |
| JPS6167937A (ja) | 半導体装置の製造方法 | |
| JPS62293769A (ja) | 半導体装置の製造方法 | |
| JPS63215061A (ja) | 半導体集積回路の製造方法 | |
| JPH0228325A (ja) | 半導体装置の製造方法 | |
| JPS60235466A (ja) | 半導体装置の製造方法 | |
| JPS5882572A (ja) | 半導体装置の製造方法 | |
| JPS6159668B2 (ja) | ||
| JPS63157473A (ja) | 半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |