JPH025433A - バイポーラトランジスタの製造方法 - Google Patents

バイポーラトランジスタの製造方法

Info

Publication number
JPH025433A
JPH025433A JP1017418A JP1741889A JPH025433A JP H025433 A JPH025433 A JP H025433A JP 1017418 A JP1017418 A JP 1017418A JP 1741889 A JP1741889 A JP 1741889A JP H025433 A JPH025433 A JP H025433A
Authority
JP
Japan
Prior art keywords
base
emitter
insert
bipolar transistor
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1017418A
Other languages
English (en)
Inventor
Jean-Pierre Colinge
ジーン・ピエール・コリング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JPH025433A publication Critical patent/JPH025433A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66272Silicon vertical transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743Making of internal connections, substrate contacts
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/01Bipolar transistors-ion implantation
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/011Bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はバイポーラ・トランジスタの製造方法に係り、
特にベースインサートをエミッタと整列(整合)させる
製造工程における方法に関するものである。本発明の主
目的は、高周波数動作に対してより高速のスイッチング
・スピードを有するバイポーラ・トランジスタを提供す
ることである。
(従来技術とその問題点) 集積回路技法の進歩度は、スピードを増大させることと
サイズを減少させることとによって主として評価されて
いる。バイポーラ技法はいくつかの人手可能な最高速回
路素子を提供しているものの、より高速のスイッチング
周波数を取り扱うことが可能なバイポーラ・トランジス
タが依然として要望されている。関連した目標はより大
きな電流を取り扱うことであるが、これは高周波数にお
ける回路動作上阻害する寄生キャパシタンスを克服する
ためにより大きな電流を必要とすることによるものであ
る。
ベース抵抗はスイッチング遷移を鈍化させるとともに同
等のコレクタ電流を得るために余分な電力を必要とする
ので、高周波数動作を著しく阻害する。ベース抵抗は、
濃くドープされたベース・インサートと、エミッタから
コレクタに対する電流経路との間の薄くドープされた中
間領域に主として存在する。ある程度のベース抵抗は、
ベース対エミッタ間漏れ電流を制限するために必要であ
る。ベース電流が通らなければならない前記中間領域の
長さは、エミッタとベース・インサートとの物理的およ
び電気的アイソレーションを確実にする工程時に使用さ
れる酸化物アイソレーションの幅によって主として決定
される。
上記のような酸化物アイソレーション126を有する従
来のバイポーラ・トランジスター00が、第1図に示さ
れている。このバイポーラ・トランジスタは、n形エミ
ッタ106 、n形コレクター1−2およびp形ベース
108を包含しているnpn形のものである。このベー
スに対する電気的アクセスは、τ 濃くドープされ央いるp形1勿質のベース・インサート
116を通して行なわれる。このベース・インサート1
16は、短路を回避するためにエミッタから電気的にア
イソレートされなければならない。
このエミッタの位置は、制作工程時にエミッタ拡散がそ
れを通して生じかつ動作時にエミッタ電流がそれを通し
て流れるエミッタ・コンタクト・ペデスタル104によ
って限界を定められる。このエミッタ・コンタクト・ペ
デスタル104は、ベース・インサート128およびコ
レクタ・コンタクト130と共にポリシリコン層中に写
真印刷によって定められる。酸素環境内でこの構造体を
加熱することによって、酸化物アイソレーション126
をエミッタ・コンタクト・ペデスタル104とベース・
コンタクト128との間に形成せしめ、また別の酸化物
アイソレーション127をベース・コンタクト128と
コレクタ・コンタクト130との間に形成せしめる。ベ
ース・インサート116はマスクとして動作する酸化物
アイソレーションによって導入さ才( ヰる。よってベース・インサート・ドーパントの拡11
に後にも、エミッタt06とベース・インサート116
とがアイソレーションされた状態に維持される。
動作時には、エミッタ電流はベース108およびコレク
タ・ドリフト領域110を通してエミッタからコレクタ
に対して垂直に下方に向かって流れることができる。ベ
ース電流は、エミッタ電流を誘起するべく、薄くドープ
されたベースを通してエミッタ電流経路に向かって少な
くとも距離りだけ流れなければならない。ベース・イン
サート116とエミッタ電流経路との間の経路は、薄く
ドープされた(以下、軽ドープ)物質を通して存在する
ので、著しい抵抗を伴っている。横方向拡散は距離りを
アイソレーション酸化物の幅よりも小にすることを可能
ならしめるが、距離りが拡張拡散によって減少されつる
実際上の制限がある。したがって、抵抗距離りはアイソ
レーション酸化物の幅し の関数嬌して制限され、これは結局のところアイソレー
ション酸化物126が形成されるアパーチャを定めるた
めに使用される写真印刷工程の分解能によって制限され
る。
(発明の目的) 本発明は、ベース電流がベース・インサートとエミッタ
電流経路との間を横切らなければならない距離を減少せ
しめてベース電流が遭遇する抵抗が減少することを可能
ならしめることに重点をおいている。この距離の減少は
、より高速のスイッチング・スピード、より高い電流利
得、および素子サイズの全体的削減を可能ならしめる。
したがって本発明は、集積回路技術において重要な数種
のキー・パラメータに関する進歩を推進するものである
(発明の概要) 本発明においては、側壁スペーサがエミッタ・コンタク
ト・ペデスタル上に形成されている。この側壁スペーサ
は、ベース・インサート用ドーパントに導入のための自
己整合マスクとして働くものである。この側壁スペーサ
の幅に対する下限は、写真印刷の分解能よりむしろ薄膜
の許容差によって制限される。この側壁スペーサの使用
は、ベース・インサートとエミッタとの確実なアイソレ
ーションを可能ならしめると共に、写真印刷によって決
められた酸化物アイソレーションを使用することによっ
て達成可能な経路長に比してベース電流に対する抵抗経
路長を約80%でけ減少せしめる。
バイポーラ・トランジスタのベースは、ベース・インサ
ートと同時またはこれに続いて形成することができる。
同時にベース形成の場合、ベースの導電性を徐々に浸透
させるために使用されるドーパントは、エミッタ・コン
タクト・ペデスタル内に同時に注入されそしてこのペデ
スタルからベース領域中に拡散される。このベース領域
内のドーパントの濃度は、エミッタ・コンタクト・ペデ
スタルを覆っている物質の肉厚によって制御することが
できる。後続のドープ・ステップは、このベース領域内
にエミッタを形成するために用いられる。ベースの後続
形成に関しては、逆導電性のドーパントがエミッタ・コ
ンタクト・ペデスタルに対しておそい段階で導入される
。異なる拡散速度を使用して分1錐したベースおよびエ
ミッタを定度することができる。
エミッタとベースとの間のアイソレーションを定穣する
ために、写真印刷によって定義されたアイソレーション
酸化物の代りに側壁スペーサの使用は、全体にわたるよ
り小さいトランジスタを提供する。このより小さいトラ
ンジスタは、回路設計者が単位面積あたりのより大きい
機能性を得ることを可能ならしめる。抵抗性ベース電流
経路長の付随的減少は、ベース電流が遭遇する抵抗を最
小限にする。このことは、結局このトランジスタの周波
数および電流処理能力を増大させる。本発明の他の特徴
および利点は、添付、図面に関しての以下の説明によっ
て明らかである。
(実施例) 以下の説明において、3桁の参照番号の最初の数字は説
明する累子が最初に出てくる図面番号を示している。ま
た“n″および”p”はそれぞれ負および正にドープさ
れた半導体領域を示し、また関連した添え字“十″およ
び“−”はそれぞれ、重くa)および軽ドーピングを示
している本発明に基づくバイポーラ・トランジスタ20
0が第2図に示されている。この第2図の中心に沿って
上部から下部に向かって、バイポーラ・トランジスタ2
00は、エミッタ・コンタクト202、多結晶シリコン
・エミッタ・コンタクト・ペデスタル204、エミッタ
206、ベース208、コレクタ・ドリフト領域210
、コレクタ212および基板214を有している。ベー
ス208から放射状に外方に向かって、このバイポーラ
・トランジスタ200はまた、ベース・インサート21
6、内側フィールド酸化物213、コレク壽・インサー
)220、および外側フィールド酸化物222を有して
いる。外側フィールド酸化物222の直下には、チャネ
ル・ストップ224がある。エミッタ・コンタクト・ペ
デスタル204の両側杖、側壁スペーサ226がある。
残りの表面地形は、ベース・コンタクト228とコレク
タ・コンタクト230である。
このバイポーラ・トランジスタ200がオンになると、
ベース電流はベース・コンタクト228と、ベース・イ
ンサート216と、このベース電流がエミッタ電流と合
流するベース208とを横切って流れる。エミッタ電流
経路は一般的にエミッタ206から下方に向かい、コレ
クタ212に向かって徐々に分散する。トランジスタ・
スイッチング・スピードは、ベース電流が遭遇する抵抗
によって制限を受ける。この抵抗は重ドープ化ベース・
インサー ト216とエミッタ電流経路との間の軽ドー
プ化ベース208において最大になる。このことは第2
図に示されているようにベース・インサート216とエ
ミッタ206との間の距[dに相応する。
バイポーラ・トランジスタ200は第1図の従来技術の
バイポーラ・トランジスタ100に対応するものである
。第1図の中心に沿って上部から下部に向かって、バイ
ポーラ・トランジスタ100はエミッタ・コンタクト・
ペデスタル104、エミッタ106、ベース108、コ
レクタ・ドリフト領域110、コレクタ112および基
板114を有している。ベース108から放射状に外方
に向かって、バイポーラ・) 120 、および外側フ
ィールド酸化物122を有している。この外側フィール
ド酸化物122の直下には、チャネル・ストップ124
がある。残りの表面地形は、ベース・コンタクト128
とコレクタ・コンタクト130である。しかしながら、
側壁スペーサの代わりにはるかに広いアイソレーション
酸化物126がある。このアイソレーション酸化物12
6のより大きい幅に起因して、ベース電流抵抗経路長り
はバイポーラ・トランジスタ200のベース電流抵抗経
路長dよりも著しく大きくなっている。
バイポーラ・トランジスタ200の製作は、第3A図〜
第3C図および第4図に図説されている一通の段階によ
って始まる。同様の諸初期段階が、従来技術のバイポー
ラ・トランジスタ100の製作にも用いられている。バ
イポーラ・トランジスタ200は、シリコン・ウェーハ
の形の第3A図に示されているp形層板214上に製作
される。この基板の表面は、約6500〜7500A 
 の厚さの二酸化ケイ素S i O2の層を形成するべ
く酸化される。この酸化物は、従来方式の半導体写真印
刷を使用してパターン化される。換言すれば、レジスト
がこの酸化物を覆って塗膜され、このレジストが必要な
パターンに露光され、この被露光レジストが酸化物の部
分を覆わないように除去され、この覆われない部分がエ
ッチ除去され、そして残余のレジストが化学処理によっ
て除去される。
重砒素、またはアンチモンのような他のn形ドーパント
の注入が、酸化物層が残っている箇所を除いて、基板2
14に浸透する。砒素の注入前に、約100 A−の厚
さの極薄酸化物層を、注入による汚染物が基板214に
進入することを防止するために露出基板表面に成長させ
る。砒素を究極位置までドライブしてコレクタ212を
定義するために熱を使用する。次に、酸化物の薄膜層お
よび厚膜層が基板214から除去される。コレクタ21
2は、約1.0 ミクロン(μm)の厚さに成長したシ
リコンのエピタキシャル層332によって埋められてい
る。
このエピタキシャル層は、n形ドーパントによって約0
.5Ω・cmの抵抗率に軽ドープされる。この段階は、
コレクタ212がp形層板214と軽ドープ化n形エピ
タキシャル層332との間に重ドープ化n形埋込み層と
して形成ささている第3A図の構造体を生じる。
第3B図は、内側フィールド酸化物218および外側フ
ィールド酸化物222がそれぞれ形成されることになる
アパーチャ334およびアパーチャ336を形成するた
めに使用された段階の結果を示している。約200〜4
00A  の肉厚の応力解放酸化物層338は、エピタ
キシャル層332上に成長される。
窒化けい素340は、低圧力化学気相デポジツションに
よって応力解放酸化物層338上にデポジットされる。
この応力解放酸化物層338は、異なる熱膨張係数を有
する窒化けい素340とエピタキシャル層332との間
の機械的バッファとして働いている。アパーチャ334
およびアパーチャ336は写真印刷によって定められ、
そしてドライ・エッチにより窒化けい素340、応力解
放酸化物層338、およびエピタキシャル層332の一
部がパターン化される。アパーチャ334およびアパー
チャ336の形成完了後、応力解放酸化物層338およ
び窒化物340はバイポーラ・トランジスタ200のベ
ース/エミッタ領域342およびコレクタ・インサート
領域344の上に残る。
第3B図はまた、チャネル・ストップ224に使用され
るドーパントを供給するホウ素注入346の位置を示し
ている。第3B図の構造体はシリコンが存在しているす
べての箇所に二酸化けい素の被覆を形成するため酸素環
境内で加熱されるが、窒化けい素上には酸化物は全熱形
成されない。チャネル・ストップのホウ素注入346の
位置は写真印刷によって定められ、これらの位置は二酸
化けい素層を通してエピタキシャル層332までエッチ
される。当該ウェーハは、ホウ素蒸気を含むオーブン内
に挿入され、このホウ素はエピタキシャル層332に浸
透してホウ素拡散無346を形成する。次の酸化段階時
に、第2図および第3C図に示されているように、この
ウェーハはチャネル・ストップ224の究極の位置まで
ホウ素を追いやるために加熱される。
第3C図は、定置にある内側フィールド酸化物218お
よび外側フィールド酸化物222を示している。チャネ
ル・ストップ224を形成するべくホウ素を拡散させる
ために用いられる加熱段階時に、窒化物340が存在す
る箇所を除いて酸化物が成長する。ベース/エミッタ領
域342を覆っている窒化物340は、コレクタ・イン
サート領域344を覆う窒化物がエッチ除去されている
間、マスクされる。当該ウェーハはPOC]3ガスを有
する炉内に投入され、このガスの燐がエピタキシャル層
332内に拡散してコレクタ・イン世−ト220を定め
、第3C図の構造体を生じる。この構造体は次にベース
/エミッタ領域342を覆っている窒化物340を除去
するため高温燐酸内権浸され、これに続いて残余の応用
解放酸化物338を除去するため弗化水素酸内に浸され
る。
第4図の構造体は、第3C図の残余の窒化物340およ
び応用解放酸化物338が除去されていてかつポリシリ
コン448および窒化けい素450の各層が当該ウェー
ハを覆って均一に添加されている点で、第3C図の構造
体と異なっている。本発明のパイ色 ポーラ・トランジスタ200土製作するための第3A図
〜第3C図および第4図に表わされている諸段階は、従
来技術のバイポーラ・トランジスター00を製作するた
めに使用されている諸段階に類似している。本発明の好
ましい実施例を製作するための工程は第5A図〜第5D
図および第6A図〜第6B図に関連してさらに説明され
ている。そして従来技術による諸段階が比較のため第7
A図および第7BIDに示されている。
第4図の構造体はマスクされかつプラズマ・リアクタ内
でエッチされ、ポリシリコ・エミッタ・コンタクト・ペ
デスタル204および窒化けい素552の一時的キャブ
を含む第5A図の構造体を生成する。このプラズマ・リ
アクタのエッチは、フィールド酸化物が露出される時点
、すなわちエッチが停止されるべき時点を示すために使
用可能なレーザ・ビームの反射を使用して監視すること
ができる。
およびシランを有する炉内に置かれる。酸素およびシラ
ンは化学反応をおこして二酸化けい素554の均一被覆
を作り第5B図の構造体を生じる。第5B図の矢印55
6は、リアクタ内の平行エッチの方向を示している。二
酸化けい素554は、残余の二酸化けい素がエッチ除去
される場合に側壁スペーサ558が残置されるような下
向きの方向に均一にエッチされ、第5C図の構造体を生
じる。
ホウ素は、側壁スペーサ558と内側フィールド酸化物
218との間のベース・インサート’l域560内に注
入される。後続の焼きなおし段階において、このホウ素
は第5D図のとおり下方向と横方向との両方向に拡散し
てP゛ベースインサート216を形成する。やがて形成
されるエミッタ206からのベース・インサート216
の最終的間隔は、このベース・インサート216を定め
るドーパントの横方向拡販によってオフセントされる側
壁スペーサ558の幅によって決定される。したがって
、最終的なベース電流抵抗経路の長さdは側壁スペーサ
558の肉厚、すなわち、基本的に第5B図の二酸化け
い素554のデボシソジョンの肉厚の関数として精密に
制御される。このことは、完成されたバイポーラ・トラ
ンジスタ200の高周波能力に対する要点である。
マスキングがないと、ホウ素は全ウェーハ表面上に浸透
する。第5D図に示されているフィールド酸化物218
およびフィールド酸化物222内に注入されたホウ素は
不活性であるが、コレクタ・インサート220内に注入
されたホウ素は効果のあるn+ ドーピングによって支
配される。これに対して、マスキングはコレクタ・イン
サート220がホウ素ドーピングされないように保護す
るために使用することができる。選択的に、コレクタ・
インサート220がホウ素ドーピングされないようにこ
れを保護するために使用することができる。この場合も
ホウ素側壁スペーサ558に浸透するが、このホウ素は
側壁スペーサ558が後に除去される時点で処理される
さらにホウ素は窒化けい素キャンプ552そしてペデス
タル204内に浸透してゆく。ベース・インサート21
6を形成するための拡散時に、ペデスタル204内のホ
ウ素がエピタキシャル層332内に拡散してベース20
8を形成する。この拡散の濃度は窒化物キャップ552
の肉厚の関数として印刷され得るが、これはこの窒化物
の肉厚がエミッタ・ペデスタル204に対してデポジッ
トされるホウ素の量を制御することによるものでる。こ
のため、軽ドープ化ベース208は、重ドープ化ベース
・インサート216と同時に形成可能である。
第6A図は、第5D図の側壁スペーサ558の除去が完
了しかつ二酸化けい素の断層662の成長が完了した後
の段階を示している。側壁スペーサ558は、化学的エ
ッチを用いて除去される。二酸化けい素662は、それ
と化学反応を起こす露出シリコンが存在する箇所、すな
わち、ベース・インサート216およびコレクタ・イン
サート220の上、およびペデスタル204の側壁に成
長する。この二酸化けい素662の成長時に、ペデスタ
ル204は横方向に薄くなり、ベース・インサート21
6からのその距離をわずかに増大させる。
第6B図は、エミッタ206を導入するものである。第
6A図の窒化物キャップ552は、燐酸でペデスタル2
04を残して化学的にエッチ除去される。
砒素がペデスタル204内に注入され、そしてエピタキ
シャル層332内に拡散されてエミッタ206を形成す
る。ベース・インサート216上の′二酸化けい素66
2の部分は、このベース・インサートをn形砒素ドーパ
ントから保護している。
本発明の別の実施例においては、エミッタ・コンタクト
・ペデスタル上のより厚い窒化物キャップが、第5D図
に関して説明したようにベース・インサートが形成され
るに際して、ホウ素がペデスタルを通して完全に拡散す
ることを防止している。この別の実施例においては、第
5D図および第6A図に図示されている。構造体に相当
する構造体にp形ベース(208)がない。窒化物キャ
ップが除去された後に、砒素およびホウ素の両方がエミ
ッタ・コンタクト・ペデスタル内に注入されそして次に
エピタキシャル層内に拡散する。ホウ素はシリコン内で
砒素よりも一層迅速に拡散するので、このホウ素はさら
に拡散してベースとエミッタの同時形成を可能ならしめ
る。この結果としての構造体は、第6B図に示されてい
る構造体と本質的に同一である。このアプローチの利点
は、ホウ素がコレクタ・インサートから除かれることで
ある。これに反して、前述の実施例で行なわれているよ
うに、ホウ素と砒素の別々の拡散はベース208とエミ
ッタ206の拡散プロフィルの独立的制御すなわちさら
に精密な制御を可能ならしめる。
第2図のバイポーラ・トランジスタ200は、下記のと
おり第6B図の構造体から得られる。第6B図の二酸化
けい素662は、それが完全に除去されるまで等方向性
的にエッチされる。側壁スペーサは、平行化エッチが後
続する二酸化けい素デボジッションを用いて形成される
。チタンのような耐火性金属が、この構造体を覆ってデ
ポジットされる。焼もどされると、このチタンはこのチ
タンがシリコンに接触している箇所にシリサイドを形成
するが、非反応チタンは科学的エッチによって除去する
ことができる。チタン・シリサイドは極インサート上の
接触物質として効果的に機能する。
本発明の方法を用いて達成可能な小さな寸法によって、
ベース・インサート216の表面積はコンタクトの形成
に対する理想よりも少なくすることが可能である。した
がって、上記の焼もどし段階の前に、内側フィールド酸
化物218および外側フィールド酸化物222の各部分
上の写真印刷によって定められたパターン内のチタン上
に非晶質シリコンがデポジットされる。焼もどしおよび
未反応チタンの除去後、ベース・コンタクト228とし
て働いているチタン・シリサイドは内側フィールド酸化
物218の部分上に広がる。同様に、コレクタ・コンタ
クト230のインサートとして働いているチタン・シリ
サイドは、外側フィールド酸化物232上に広がる。第
2図で明らかなように、このことはベース・コンタクト
228およびコレクタ・コンタクト23・0のためによ
り広い面積を可能ならしめる。ベース電流およびコレク
タ電流に対する金属接点はこのため、エミッタ電流を担
持する金属接点から一層自由に間隔どり゛することがで
きる。非晶質シリコンのデポジッションは、接点拡大が
必要でない場合には省略することができる。
ベース電流抵抗経路長を減少させる点での本発明の利点
は、第7A図および第7B図にさらに詳しく示されてい
る従来技術の工程との比較において理解できる。第7A
図は、第4図の製作工程の最終共通段階に従っている。
エミッタ・コンタクト・ペデスタルのみを定めるのでは
なく、写真印刷は内側アイソレーション・アパーチャ7
64および外側アイソレーション・アパーチャ766ヲ
定メるために使用され、これらアパーチャは第7B図に
示すようにエミッタ・コンタクト・ペデスタル104、
ベース・コンタクト128、およびコレクタ・コンタク
ト130の限界を定める。酸化物アイソレーションがそ
の中に形成されることになる両アパチャ764および7
66の最小幅は、使用される写真印刷工程の分解能によ
って本質的に定められる。
特に、アパーチャ764は(第5A図の累子552に相
当する)窒化けい素740の層をエッチすることによっ
て形成される。このアパーチャ764の最小幅は、写真
印刷を使用してレジスト内に定義可能な最小ギャップ・
サイズである。1μmの写真印刷処理においては、最小
アパーチャ幅は1μmである。
第7B図は、酸素を含む炉内で第7Afflの構造体を
加熱することによって露出ポリシリコン上に成長した後
の酸化物アイソレーション126および酸化物アイソレ
ーション127を示している。酸化物アイソレーション
126は、第1図に示すとおり、エミッタ・コンタクト
・ペデスタル104トベース・インサート・コンタクト
120とを分離している。
この酸化物アイソレーション126の幅は、エミッタ・
コンタクト・ペデスタル104とベース・コンタクト1
16との間の距離を決定する。ベース電流の抵抗経路は
、ベース・インサート116の領域内のホウ素の横方向
拡散によって、1μm以下になり得る。しかしながら、
第1図のように、この距離りが0.7μmより小である
場合は、ベース・インサート116とエミッタ106と
の間の所要のアイソレーションを維持することは困難で
ある。第5C図、第5D図、第6A図、第6B図、およ
び第2図の段階に相当する諸段階によって従来技術のバ
イポーラ・トランジスタ100は第7B図の構造体から
始まって完成可能である。
本発明と第1図に示した従来技術との対比より明らかな
ように、第7A図は窒化物740内のアイソレーション
・アパーチャ764に対する写真印刷によって制限され
た最小幅を示している。このことは、つまるところ、ベ
ース電流抵抗経路長りの下限境界を付与するものである
。実際的には、1μmの工程においては、この経路長は
少なくとも約0.7μmである。本発明は、第5B図の
酸化物デポジッション554の関数として酸化物アイソ
レーションを定める。このようなデボジッションは、バ
イポーラ・トランジスタ200で用いられた200nm
よりもはるかに小さい寸法で確実に行なうことができる
。したがって、本発明の酸化物アイソレーションは、短
絡を防止するための製作許容公差限界を除いて、プロセ
ス制限を受けない。
本発明は、種々の変形が考えられる。エミッタ・コンタ
クト・ペデスタルの形に至るまでの諸段階またはベース
・インサートの形成に続く諸段階は、種々の異なるシー
ケンスによることができる。さらに、完成デバイスの細
部はすべての実施例において維持される必要はない。た
とえば、コレクタの性質を変えることができる。多くの
点で、段階のシーケンスを変更することができる。たと
えば、ベースはベース・インサートの形成前、形成中、
または形成後に形成可能である。コレクタ・インサート
の形成も、ベース・インサートの形成前、形成中、また
は形成後に行なうことができる。本発明の必須段階は、
連続的である必要はない。側壁スペーサはエミッタ・コ
ンタクト・ペデスタルの形成直後に形成されることを必
要とせず、またベース・インサートは側壁の形成直後に
形成されることを必要としない。ベース・インサートを
定めるために使用された側壁スペーサは、完成されたバ
イポーラ・トランジスタ内に存在しても存在しなくても
構わない。
(発明の効果) 以上の説明文より明らかなように、本発明によれば側壁
スペーサの使用によってベース電流に対する゛抵抗路長
が減少されると共に、ベースインサートとエミッタとの
確実なアイソレーションが実現され、バイポーラトラン
ジスタのスイッチング周波数や電流処理能力を高めるこ
とができる。
【図面の簡単な説明】
第1図は、従来技術によって製作したバイポーラトラン
ジスタの断面図、第2図は本発明による方法によって製
作したバイポーラトランジスタの断面図、第3A図、第
3B図、第3C図、第4図、第5A図、第5B図、第5
C図、第5D図、第6A図および第6B図は本発明によ
る製造方法の工程を示した図、第7A図および第7B図
は第1図のバイポーラトランジスタを製作する従来技術
の製造方法の工程を示した図である。

Claims (2)

    【特許請求の範囲】
  1. (1)エミッタ領域上にエミッタ・コンタクト・ペデス
    タルを形成すること、前記ペデスタルの側壁に側壁スペ
    ーサの外側ベース・インサート領域中にドーパントを導
    入してベースインサート構造部を定めることを含むバイ
    ポーラトランジスタの製造方法。
  2. (2)前記エミッタ・コンタクト・ペデスタル中にドー
    パントが導入され、前記エミッタ領域中に拡散され、前
    記ベースインサート領域中へのドーパントの導入期間中
    にバイポーラトランジスタのベースを定めるようにした
    請求項第1項記載のバイポーラトランジスタの製造方法
JP1017418A 1988-01-26 1989-01-26 バイポーラトランジスタの製造方法 Pending JPH025433A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/148,419 US4857476A (en) 1988-01-26 1988-01-26 Bipolar transistor process using sidewall spacer for aligning base insert
US148,419 1988-01-26

Publications (1)

Publication Number Publication Date
JPH025433A true JPH025433A (ja) 1990-01-10

Family

ID=22525683

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1017418A Pending JPH025433A (ja) 1988-01-26 1989-01-26 バイポーラトランジスタの製造方法

Country Status (4)

Country Link
US (1) US4857476A (ja)
EP (1) EP0326362B1 (ja)
JP (1) JPH025433A (ja)
DE (1) DE68909624T2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5262336A (en) * 1986-03-21 1993-11-16 Advanced Power Technology, Inc. IGBT process to produce platinum lifetime control
US5268314A (en) * 1990-01-16 1993-12-07 Philips Electronics North America Corp. Method of forming a self-aligned bipolar transistor
US5139961A (en) * 1990-04-02 1992-08-18 National Semiconductor Corporation Reducing base resistance of a bjt by forming a self aligned silicide in the single crystal region of the extrinsic base
US5391503A (en) * 1991-05-13 1995-02-21 Sony Corporation Method of forming a stacked semiconductor device wherein semiconductor layers and insulating films are sequentially stacked and forming openings through such films and etchings using one of the insulating films as a mask
US5374566A (en) * 1993-01-27 1994-12-20 National Semiconductor Corporation Method of fabricating a BiCMOS structure
US5818098A (en) * 1996-02-29 1998-10-06 Motorola, Inc. Semiconductor device having a pedestal
US6492508B1 (en) * 1996-06-03 2002-12-10 United States Surgical Corp. A Division Of Tyco Healthcare Group Nucleic acids encoding extracellular matrix proteins
US6927287B1 (en) * 1996-06-03 2005-08-09 United States Surgical Corporation Nucleic acid encoding extracellular matrix protein or fragment thereof
US6133123A (en) * 1997-08-21 2000-10-17 Micron Technology, Inc. Fabrication of semiconductor gettering structures by ion implantation
US6552324B1 (en) 1998-12-18 2003-04-22 Xerox Corporation Selectable pixel amplifier for use in a photosensor array
US6654058B1 (en) 1999-09-03 2003-11-25 Xerox Corporation Resettable pixel amplifier for use in a photosensor array
FR3069952B1 (fr) 2017-08-07 2019-08-30 Commissariat A L'energie Atomique Et Aux Energies Alternatives Realisation d'un transistor a structure de canal et regions de source et de drain en semi-metal

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55138267A (en) * 1979-04-12 1980-10-28 Matsushita Electric Ind Co Ltd Manufacture of semiconductor integrated circuit containing resistance element
JPS5758356A (en) * 1980-09-26 1982-04-08 Toshiba Corp Manufacture of semiconductor device
DE3115029A1 (de) * 1981-04-14 1982-11-04 Deutsche Itt Industries Gmbh, 7800 Freiburg "verfahren zur herstellung eines integrierten bipolaren planartransistors"
EP0122004A3 (en) * 1983-03-08 1986-12-17 Trw Inc. Improved bipolar transistor construction
DE3334774A1 (de) * 1983-09-26 1985-04-11 Siemens AG, 1000 Berlin und 8000 München Integrierbarer npn-transistor
DE3586341T2 (de) * 1984-02-03 1993-02-04 Advanced Micro Devices Inc Bipolartransistor mit in schlitzen gebildeten aktiven elementen.
JPS60175453A (ja) * 1984-02-20 1985-09-09 Matsushita Electronics Corp トランジスタの製造方法
GB2172744B (en) * 1985-03-23 1989-07-19 Stc Plc Semiconductor devices
GB2175136B (en) * 1985-04-10 1988-10-05 Mitsubishi Electric Corp Semiconductor manufacturing method
US4682409A (en) * 1985-06-21 1987-07-28 Advanced Micro Devices, Inc. Fast bipolar transistor for integrated circuit structure and method for forming same
JPS6249663A (ja) * 1985-08-28 1987-03-04 Mitsubishi Electric Corp 半導体装置の製造方法
EP0239652B1 (de) * 1986-03-22 1991-07-24 Deutsche ITT Industries GmbH Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor
DE3767431D1 (de) * 1986-04-23 1991-02-21 American Telephone & Telegraph Verfahren zur herstellung von halbleiterbauelementen.

Also Published As

Publication number Publication date
EP0326362B1 (en) 1993-10-06
DE68909624T2 (de) 1994-04-21
DE68909624D1 (de) 1993-11-11
EP0326362A3 (en) 1990-04-11
EP0326362A2 (en) 1989-08-02
US4857476A (en) 1989-08-15

Similar Documents

Publication Publication Date Title
KR0139805B1 (ko) 단일 실리콘 자기-정합 트랜지스터 및 이의 제조 방법
JPH025433A (ja) バイポーラトランジスタの製造方法
US7619299B2 (en) Semiconductor device and method of manufacturing the same
KR950002180B1 (ko) 반도체장치의 제조방법
JPH0455343B2 (ja)
JPH025428A (ja) 半導体装置の製造方法
JP3309606B2 (ja) 半導体装置の製造方法
JPH0529330A (ja) 半導体装置の製造方法
JPH023238A (ja) 薄膜バイポーラトランジスタの製造方法
JPH06196707A (ja) 縦型絶縁ゲート型トランジスタの製法
JP2812298B2 (ja) バイポーラトランジスタの製造方法
KR100388212B1 (ko) 바이폴라접합트랜지스터의제조방법
JPH0778833A (ja) バイポーラトランジスタとその製造方法
KR100255127B1 (ko) 횡형 구조의 바이폴라 트랜지스터의 제조방법
JP2594697B2 (ja) 半導体装置の製造方法
JP2836393B2 (ja) 半導体装置およびその製造方法
KR100325448B1 (ko) 바이폴라 접합 트랜지스터 제조방법
JP3237116B2 (ja) 半導体装置
JPS6267867A (ja) 半導体装置の製造方法
JPH07245313A (ja) バイポーラトランジスタの製造方法
JPS6142138A (ja) 半導体装置における微細孔の形成方法および半導体装置の製造方法
JPH02244636A (ja) 半導体装置の製造方法
JPH0479334A (ja) 半導体装置およびその製造方法
JPS62144358A (ja) 半導体装置の製造方法
JPS6147666A (ja) 半導体装置におけるコンタクト穴の形成方法および半導体装置の製造方法