JPH023238A - 薄膜バイポーラトランジスタの製造方法 - Google Patents

薄膜バイポーラトランジスタの製造方法

Info

Publication number
JPH023238A
JPH023238A JP15195688A JP15195688A JPH023238A JP H023238 A JPH023238 A JP H023238A JP 15195688 A JP15195688 A JP 15195688A JP 15195688 A JP15195688 A JP 15195688A JP H023238 A JPH023238 A JP H023238A
Authority
JP
Japan
Prior art keywords
base
type
area
region
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15195688A
Other languages
English (en)
Inventor
Toronnamuchiyai Kuraison
トロンナムチャイ クライソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP15195688A priority Critical patent/JPH023238A/ja
Publication of JPH023238A publication Critical patent/JPH023238A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/7317Bipolar thin film transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は、S OI (Sem1conductor
 on In5u−Iater )技術を用いたバイポ
ーラ形の薄膜トランジスタの製造方法に関する。
(従来技術〉 従来、1979 、 International E
lectronDevices 、 Meeting 
、 Technical Digest、 PP510
〜513に記載されたようなバイポーラ形薄膜トランジ
スタが知られている。これに対し、本出願人はベース幅
を精度良く狭くすることができるバイポーラ形の薄膜半
導体装置を出願している(特願昭62−148043号
)。上記出願の構成を第4図(e)を基に説明する。第
4図(e)の左側の図は平面図であり、右側の図は左側
の図のe−e断面図である。
絶縁基板61上に所定の厚みの多結晶シリコン膜が堆積
され、多結晶シリコン膜にN十形エミッタ領域63、P
形ベース領域64、N形コレクタ領域65が形成されて
いる。そしてそれぞれエミッタ電極67、ベース電極6
8、コレクタ電極69が形成されている。
次に製造方法について第4図(a)〜(e)に基づき説
明する。まず、第4図(a)では絶縁基板61上に所要
の厚みの多結晶シリコン膜62が堆積され、所要形状に
パターンニングされる。そして、多結晶シリコン膜62
に例えばリン、砒素等のN形不純物を所要量ドープし、
アニールすることにより、この多結晶シリコン膜を低濃
度のN形とする。次に第4図(b)では多結晶シリコン
膜62上にシリコン酸化II!171を形成し、所要部
分にベース拡散窓71aを開口して、ベース拡散窓71
aからボロン等のP形不純物をドープし、アニールする
ことによりベースfliiii!となるP影領域64a
を形成する。更に第4図(C)ではシリコン酸化膜71
にコレクタ拡散窓71bを開口し、ベースコンタクト領
域となるべきベース拡散窓71aの一部分に7オトレジ
スト膜72を形成する。次いでベース拡散窓71a及び
コレクタ拡散窓7’lbから例えばリン、砒素等のN形
不純物をイオン注入する。第4図(d)ではフォトレジ
スト膜72を除去した後、シリコン酸化1I74を全面
に堆積しアニールすることによりN形不純物を活性化し
てN十形エミッタ領域63及び高濃度コレクタ電極65
bを形成する。ついで電極用のコンタクト孔を開口する
。そして第4図(e)ではベース電極67、エミッタ電
極68、コレクタ電If!69を形成する。
(発明が解決しようとする課題) しかしながら第4図に示した薄膜半導体装置の製造方法
にあっては、ベース幅を小さくするためベース電極をコ
レクタエミッタ間のベース領域から離して形成するよう
にしている。即ち、シリコン酸化膜71及びベース拡散
窓71aをベース領域64及びエミッタ領iii!63
に対する共通の不純物導入マスク及び選択拡散窓として
P形不純物及びN形不純物を順次拡散することにより、
拡散長の差でベース幅を規定し規定したベース領域から
離れたところでベース電極68を形成する領域の確保を
している。このため、ベース電極に印加されたベース電
流は電極直下のベース領域からコレクタ領域の側面のベ
ース領域を通ってコレクタエミッタ間のベース領域に達
する事によりトランジスタが動作する。この時に、ベー
ス領域が細長いためベース抵抗が高くなり、ベース電流
が流しにくくなってしまい、トランジスタとして利用で
きる範囲が制限されてしまう。
本発明はベース抵抗を減少させることによりトランジス
タとしての利用範囲の広い薄膜半導体装置を提供するこ
とにある。
(発明の構成) 本発明の薄膜バイポーラトランジスタの製造方法によれ
ば、 絶縁性基板上に所定形状の第一導電形の半導体薄膜を形
成し、前記基板及び薄膜上に所定形状の不純物導入マス
クを形成し、マスクを利用して薄膜に第二導電形不純物
、第一導電形不純物の順で二重拡散を行うことによって
、第一導電形の第一の領域と、第二導電形の第二の領域
(ベース領域)と、第一導電形の第三の領域とを、順に
横方向に形成する工程と、 前記不純物導入マスクを除去する工程と、前記第一及び
第三の領域(コレクタ領域及びエミッタ領blJ、)上
に絶縁層を形成する工程と、該それぞれの領域上の絶縁
層にそれぞれコンタクト孔を形成した後それぞれ電極(
コレクタ電極及びエミッタ電極)を形成すると共に第二
の領域上に電極を形成する工程と、 からなることを特徴とする。
(発明の作用) 本発明は第一導電形の薄膜に二重拡散をおこなうことに
より横型のエミッタ、ベース、コレクタ領域が形成され
、特にベース領域は二重拡散により幅狭に形成される。
更に、第一導電形のエミッタ領域、コレクタ領域上に絶
縁層を形成してベース電極を形成する事により、幅狭の
ベース領域上にエミッタ領域、コレクタ領域に接する事
なくベース電極が形成される。
(実施例) 本発明の実施例を第1図及び第2図に基づいて説明する
。本実施例はPNP形のバイポーラトランジスタに適用
したものである(NPN形にも適用できる)。
第1図は本発明の一実施例の製造、方法を示す。
第2図は第1図及び後述する第3図に示す他の実施例の
製造方法により作られる薄膜半導体装置である。まず、
第2図において構造を説明する。
1は、基板全体が適宜の絶縁性材料からなる絶縁基板又
はシリコン等の半導体基板上に酸化シリコン(8102
)等の絶縁膜を形成したものが用いられている。絶縁性
基板1上には、LP(減圧)CVD法により半導体薄膜
としての多結晶シリコン膜が所要の厚さに堆積され、所
要形状にパターンニングされている。多結晶シリコン膜
にはP十型エミッタ領143及びN型ベース領域4及び
P型コレクタ領tii!5が形成されている。N型ベー
ス領域4のベース幅は、はぼ0.1趨程度に狭く形成さ
れ、このN型ベース領1i14に隣接する部分のコレク
タ領域は、ベース領域4の不純物濃度よりも低不純物濃
度の低濃度コレクタ領[5aとされ、低1度コレクタ領
域5aに隣接して高濃度コレクタ領域5bが形成されて
いる。エミッタ領域3及びコレクタ領域5上には電極接
触部分のコンタクト孔以外は居間絶縁膜10が形成され
ている。このときベース領tifiJ上には層間絶縁膜
10は形成されておらずベースw4域4は絶縁性基板1
表面から層間絶縁膜10表面まで形成されている。そし
てエミッタ領域3及びコレクタ領blJ、5は層間絶縁
膜10に開口されたコンタクト孔17.19を通してエ
ミッタ電極7及びコレクタ電極9が形成されている。又
、ベース領域4はベース電極8と接触されている。これ
らの各電極はアルミ膜で形成されている。P+型エミッ
タ領域3、N型ベース領域4、P型コレクタ領域5は半
導体基板上にシリ」ン酸化膜等の絶縁膜を施したものを
含む絶縁性基板1の上に形成された単一の多結晶シリコ
ン11M2にブレーナ形に構成される。従ってその半導
体基板に形成されたバルク半導体装置と容易にIC化を
図ることができ、第2図に示す薄膜半導体装置及びバル
ク半導体装置を含む所要の回路の小型化、コンタクト孔
が図られる。
次に第1図に基づき本実施例の製造方法を説明する。
まず(a)で、絶縁性基板1上に多結晶シリコン膜2を
LPCVD法により所要の厚さに堆積し、フォトエツチ
ング法により所要の形状にパターンニングする。次いで
、多結晶1!2に例えばボロン等のP型不純物をイオン
注入により所要りドープし、更にアニールすることによ
りこの多結晶g!2を低濃度のP形とする。この低濃度
のP影領域の一部が後の低濃度コレクタ領域5aとなる
。更に、多結晶膜2上に、後述する二重拡散を行うため
のマスクとなる酸化シリコン等の絶縁膜13をCvDに
より堆積させエツチングにより所要の形状にパターンニ
ングする。
次に(b)で、絶縁膜13をマスクとして更に図示しな
い図面上絶縁膜13より右側をマスクして、燐、砒素等
のN型不純物を拡散する。更に、図示しないマスクを除
去して絶縁膜13のみをマスクとしてP型不純物の拡散
を行う。その結果低′a度のP型の多結晶llI2には
N型ベース領域゛4、P+型エミッタ領域3、P十型コ
レクタ領11115bが形成され′a膿2の残りのgA
滅即ちベース領域4とコレクタ領域5b間の領域がP−
型コレクタ領域5aとなる。ここでベース領域を形成す
るN型の不純物と、エミッタ領域を形成するP型の不純
物を拡散するときの拡散時間や拡散温度等により決まる
拡散長を制御することで、この拡散長の差をもってベー
ス領域4のベース幅は決めることができるので、ベース
幅を小さくすることができる。
そして(C)で絶縁WA13をエツチング法により除去
する。
(d)では弗化水素酸(HF)中で陽極処理を行い、P
型S1のみを選択的に多孔質化し、多孔質化された5i
WA14を形成する。多孔質化工程については特開昭4
8−102988号に詳しい。
更に、工程(e)では全面を熱酸化法によって熱酸化さ
せ層間絶縁11110を形成する。このとき多孔質化し
たS1膜14の酸化速度は多孔質化していない部分(N
型S1領域4)の酸化速度に比べて早いためにPτ!S
i上の酸化膜はN型S(上の酸化膜に比べて厚くなる。
そして、工程mではドライエツチング法などによってN
型S:領域4上の酸化膜を除去し、N型S1の表面を露
出させる。このときP型Si上の酸化膜厚が厚いために
P型S1上にのみ酸化膜が残ることになる。工程(d)
 、(e) 、mによってP型S1上のみに酸化膜を選
択的に形成することができる。
工程(g)では、居間絶縁膜10の所要場所にエツチン
グ等によってコンタクトホールを形成する。
工程(h)では、蒸着法によりアルミ膜を全面に形成し
、所要形状にパターンニングしてエミッタ電極7、ベー
ス電極8、コレクタ電極9を形成する。
以上の工程からなる製造方法によって、ベース領1ii
!4とエミッタ領h13を2@拡散法により形成するた
め、ベース領域4の幅を小さくすることができ、又エミ
ッタ、コレクタ領域上の絶縁層とベース領域上の絶縁層
の厚さを異ならせて形成し、ベース領域上の絶縁層のみ
をエツチングにより除去することによりコレクタ、エミ
ッタ領域とベース電極を接触させずに幅狭のベース領域
の上部でベース電極と接触させることができるためベー
ス領域が短くベース抵抗を小さくすることができると共
に、リソグラフィ技術でベース幅の微細化を行う必要が
なく、又、ベース領域とベース電極とのコンタクト孔を
ベース幅にあわせて容易に微細化できるので低コストで
製造でき容易にベース領域上に電極を設けることができ
る。
次に第3図に基づき本発明の他の実施例を説明する。
工程(a)乃至(C)及び工程(o) 、 (h)は第
1図に示した実施例と同一の為説明は簡単に行う。
工程(a)乃至(C)では二重拡散を行いマスク13を
除去した後に工程(d)で、N型S1領1iii!4を
陽極としてアルカリエツチング液中でエレクトロ・ケミ
カル・エツチングを行い、N型S1領域以外の領域(P
型3+)の表面がエツチングされる。エレクトロ・ケミ
カル・エツチング法については特開昭61−97572
号に詳しい。
次に工程(e)ではCVD法などにより酸化膜を堆積さ
せて酸化膜の表面の平坦化を行う。
工程(r)ではドライエツチング法によりN型S1領域
4上の酸化膜を除去しP型S1上には酸化膜が残るよう
にする。
工程(gl 、(hlでエミッタ及びコレクタ電極用コ
ンタクトホールを形成しエミッタ電極7、ベース電極8
、コレクタ電極9を形成する。
以上のような製造工程により、前述の実施例と同様の効
果が得られる。
(発明の効果) 以上説明してきたように、本発明によれば、第−導電形
の第一の領域と、第二導電形の第二の領域と、第−導電
形の第三の領域とを順に横方向に形成された薄膜半導体
の第二の領域を二重拡散により幅狭に形成し、第一及び
第三の領域上に絶縁層を形成して、絶縁層にコンタクト
孔を介して電極を形成すると共に、第二の領域上に電極
を形成したため、第二の領域上に電極を形成してもこの
電極と第一及び第三の領域とは、第一及び第三の領域上
の絶縁層により接触することが無く、第二の領域を十分
幅狭にしてもベース抵抗を低減することができ、利用範
囲を広くすることかできる。
また、第二の#84域および第二の領域と電極とのコン
タクト孔を微細化する必要がないので低コストで容易に
製造することができる。
【図面の簡単な説明】
第1図は、本発明の一実施例の製造方法の説明図。 第2図は本実施例の製造方法により製造される薄膜バイ
ポーラトランジスタ。 第3図は本発明の他の実路例の製造方法の説明図。 第4図は本発明の解決する課題の説明図。 1・・・絶縁性基板、2・・・薄膜、3・・・エミッタ
領域、4・・・ベース領域、5・・・コレクタ領域、7
・・・エミッタ電極、8・・・ベース電極、9・・・コ
レクタ電極、14・・・多孔質化S1膜。 出願人   日産自動車株式会社 第 (f) ↓ 第 ↓ (f) ■ (c) (d) 第 図(a) 第 図(a−a) 6フ 第 図(b) 第 図(b−b) 4a 第 図(c) 第 図(c−c) 第 図(d ) 第 図(e) 5b 第 図(d −d ) 第 図(e−e) 5b

Claims (1)

  1. 【特許請求の範囲】 絶縁性基板上に所定形状の第一導電形の半導体薄膜を形
    成し、前記基板及び薄膜上に所定形状の不純物導入マス
    クを形成し、マスクを利用して薄膜に第二導電形不純物
    、第一導電形不純物の順で二重拡散を行うことによって
    、第一導電形の第一の領域と、第二導電形の第二の領域
    と、第一導電形の第三の領域とを、順に横方向に形成す
    る工程と、 前記不純物導入マスクを除去する工程と、 前記第一及び第三の領域上に絶縁層を形成する工程と、 該絶縁層にコンタクト孔を形成した後電極を形成すると
    共に第二導電形領域上に電極を形成する工程と、 からなることを特徴とする薄膜バイポーラトランジスタ
    の製造方法。
JP15195688A 1988-06-20 1988-06-20 薄膜バイポーラトランジスタの製造方法 Pending JPH023238A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15195688A JPH023238A (ja) 1988-06-20 1988-06-20 薄膜バイポーラトランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15195688A JPH023238A (ja) 1988-06-20 1988-06-20 薄膜バイポーラトランジスタの製造方法

Publications (1)

Publication Number Publication Date
JPH023238A true JPH023238A (ja) 1990-01-08

Family

ID=15529884

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15195688A Pending JPH023238A (ja) 1988-06-20 1988-06-20 薄膜バイポーラトランジスタの製造方法

Country Status (1)

Country Link
JP (1) JPH023238A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5376561A (en) * 1990-12-31 1994-12-27 Kopin Corporation High density electronic circuit modules
EP0740338A3 (en) * 1990-07-02 1998-01-07 Kabushiki Kaisha Toshiba Composite integrated circuit device
US5994739A (en) * 1990-07-02 1999-11-30 Kabushiki Kaisha Toshiba Integrated circuit device
WO2001024273A1 (en) * 1999-09-27 2001-04-05 Advanced Micro Devices, Inc. High-speed lateral bipolar device in soi process

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0740338A3 (en) * 1990-07-02 1998-01-07 Kabushiki Kaisha Toshiba Composite integrated circuit device
US5994739A (en) * 1990-07-02 1999-11-30 Kabushiki Kaisha Toshiba Integrated circuit device
US5376561A (en) * 1990-12-31 1994-12-27 Kopin Corporation High density electronic circuit modules
WO2001024273A1 (en) * 1999-09-27 2001-04-05 Advanced Micro Devices, Inc. High-speed lateral bipolar device in soi process
US6376880B1 (en) 1999-09-27 2002-04-23 Advanced Micro Devices, Inc. High-speed lateral bipolar device in SOI process
KR100764919B1 (ko) * 1999-09-27 2007-10-09 어드밴스드 마이크로 디바이시즈, 인코포레이티드 Soi 프로세스를 사용한 고속 래터럴 바이폴라 디바이스

Similar Documents

Publication Publication Date Title
JPS63193562A (ja) バイポ−ラトランジスタの製造方法
JPH023238A (ja) 薄膜バイポーラトランジスタの製造方法
JPS6245071A (ja) 半導体装置の製造方法
JPH06196707A (ja) 縦型絶縁ゲート型トランジスタの製法
JPS6384161A (ja) 半導体装置の製造方法
JPS6316672A (ja) 半導体素子の製造方法
KR19980058438A (ko) 반도체 소자의 실리사이드 형성 방법
JPS59107572A (ja) 半導体装置の製造方法
JPS59182566A (ja) 半導体装置
JPH0369168A (ja) 薄膜電界効果トランジスタ
JP2546650B2 (ja) バイポ−ラトランジスタの製造法
JPH0475346A (ja) 半導体装置の製造方法
JPS6018951A (ja) 半導体装置の製造法
JPH03125479A (ja) 不揮発性記憶素子を有する半導体集積回路の製造方法
JPS60753A (ja) 半導体装置の製造方法
JPH02244636A (ja) 半導体装置の製造方法
JPS61166154A (ja) Mis型半導体装置の製造方法
JPS61147575A (ja) 半導体装置の製造方法
JPH02148847A (ja) 半導体装置の製造方法
JPS6267867A (ja) 半導体装置の製造方法
JPS61198673A (ja) 半導体装置の製造方法
JPH05110103A (ja) 半導体装置
JPS6341073A (ja) 半導体装置の製造方法
JPH0388336A (ja) バイポーラトランジスタの製造方法
JPH04106933A (ja) 半導体装置及びその製造方法