JPH047588B2 - - Google Patents
Info
- Publication number
- JPH047588B2 JPH047588B2 JP12723285A JP12723285A JPH047588B2 JP H047588 B2 JPH047588 B2 JP H047588B2 JP 12723285 A JP12723285 A JP 12723285A JP 12723285 A JP12723285 A JP 12723285A JP H047588 B2 JPH047588 B2 JP H047588B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitter layer
- emitter
- oxide film
- base layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 19
- 238000009792 diffusion process Methods 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 239000011574 phosphorus Substances 0.000 claims description 6
- 238000009279 wet oxidation reaction Methods 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 19
- 229910052814 silicon oxide Inorganic materials 0.000 description 19
- 238000000206 photolithography Methods 0.000 description 10
- 230000002093 peripheral effect Effects 0.000 description 9
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は、バイポーラNPNトランジスタの
製造方法に関する。
製造方法に関する。
（従来の技術）
第３図に従来のバイポーラNPNトランジスタ
の製造方法を示す。図には、ベース層形成後のエ
ミツタホトリソグラフイ工程より、コンタクトホ
トリソグラフイ工程の前までを示している。
の製造方法を示す。図には、ベース層形成後のエ
ミツタホトリソグラフイ工程より、コンタクトホ
トリソグラフイ工程の前までを示している。
第３図ａにおいて、１は、Ｎ型シリコン基板ま
たはその基板とその上のエピタキシヤル層からな
るコレクタとしてのＮ型シリコン基体であり、ま
ず、この基体１にＰ型不純物を拡散してベース層
２を形成した後、基体１表面のシリコン酸化膜３
に通常のホトリソグラフイ工程によりエミツタ拡
散パターン（開口部）４を形成する。
たはその基板とその上のエピタキシヤル層からな
るコレクタとしてのＮ型シリコン基体であり、ま
ず、この基体１にＰ型不純物を拡散してベース層
２を形成した後、基体１表面のシリコン酸化膜３
に通常のホトリソグラフイ工程によりエミツタ拡
散パターン（開口部）４を形成する。
次いで、前記エミツタ拡散パターン４を介して
ベース層２の表面部にリンを熱拡散によりデポジ
シヨンし、続いてウエツト酸化を900℃10分〜20
分程度行うことにより、第３図ｂに示すように、
ベース層２中にＮ型エミツタ層５を形成する。こ
の時、エミツタ層５の表面にはシリコン酸化膜６
が形成される。
ベース層２の表面部にリンを熱拡散によりデポジ
シヨンし、続いてウエツト酸化を900℃10分〜20
分程度行うことにより、第３図ｂに示すように、
ベース層２中にＮ型エミツタ層５を形成する。こ
の時、エミツタ層５の表面にはシリコン酸化膜６
が形成される。
次いで、そのシリコン酸化膜６とシリコン酸化
膜３に、第３図ｃのように、エミツタ層５上、ベ
ース層２上および基体（コレクタ層）１上にて通
常のホトリソグラフイ工程によりプレコンタクト
パターン（開口部）７を形成する。このプレコン
タクトパターン７は、各層の端より１〜4μｍ程
度内側に形成される。
膜３に、第３図ｃのように、エミツタ層５上、ベ
ース層２上および基体（コレクタ層）１上にて通
常のホトリソグラフイ工程によりプレコンタクト
パターン（開口部）７を形成する。このプレコン
タクトパターン７は、各層の端より１〜4μｍ程
度内側に形成される。
次いで、1000℃60分程度のドライ酸化を行うこ
とにより、エミツタ層５の深さを所定深さとする
ことで、バイポーラNPNトランジスタのhFEを所
定の値（通常50〜200程度）にコントロールする。
この時、各プレコンタクトパターン７部には、第
３図ｄに示すように、同一の厚さのシリコン酸化
膜８が形成される。
とにより、エミツタ層５の深さを所定深さとする
ことで、バイポーラNPNトランジスタのhFEを所
定の値（通常50〜200程度）にコントロールする。
この時、各プレコンタクトパターン７部には、第
３図ｄに示すように、同一の厚さのシリコン酸化
膜８が形成される。
このようにして製造されるバイポーラNPNト
ランジスタの動作時における断面構造を第４図に
示す。ここで、１１は、ベース・コレクタ間に加
えられた逆バイアスによりベース層２に形成され
る空乏層、１２はコレクタ層（基体１）に形成さ
れる空乏層である。
ランジスタの動作時における断面構造を第４図に
示す。ここで、１１は、ベース・コレクタ間に加
えられた逆バイアスによりベース層２に形成され
る空乏層、１２はコレクタ層（基体１）に形成さ
れる空乏層である。
（発明が解決しようとする問題点）
ところで、上記方法では、昭和59年度電子通信
学会通信部門全国大会予稿No.90にも開示されるよ
うに、第３図ｄの工程でドライ酸化を行つた時
に、エミツタ層５の周辺部の深さが他より深くな
つてしまう。それは、第３図ｃの工程でプレコン
タクトパターン７を開けても、エミツタ層５の周
辺部の表面上にはシリコン酸化膜６が残つてお
り、このシリコン酸化膜６に、それの形成時（第
３図ｂにおけるウエツト酸化時）に取り込まれた
リンが第３図ｄのドライ酸化時に再度エミツタ層
５に拡散するためである。
学会通信部門全国大会予稿No.90にも開示されるよ
うに、第３図ｄの工程でドライ酸化を行つた時
に、エミツタ層５の周辺部の深さが他より深くな
つてしまう。それは、第３図ｃの工程でプレコン
タクトパターン７を開けても、エミツタ層５の周
辺部の表面上にはシリコン酸化膜６が残つてお
り、このシリコン酸化膜６に、それの形成時（第
３図ｂにおけるウエツト酸化時）に取り込まれた
リンが第３図ｄのドライ酸化時に再度エミツタ層
５に拡散するためである。
一般に知られているように、エミツタ層５の底
部とベース層２の底部の間隔すなわちベース長が
短くなると、ベース層２に形成される第４図に示
した空乏層１１がエミツタ層５と接触し、トラン
ジスタ動作をしなくなるパンチスルー現象が発生
する。上記従来の方法によるトランジスタでは、
エミツタ層５の周辺部の深さが深くなるため、パ
ンチスルーの発生する電圧が低く、トランジスタ
の動作電圧範囲が狭くなつてしまう。
部とベース層２の底部の間隔すなわちベース長が
短くなると、ベース層２に形成される第４図に示
した空乏層１１がエミツタ層５と接触し、トラン
ジスタ動作をしなくなるパンチスルー現象が発生
する。上記従来の方法によるトランジスタでは、
エミツタ層５の周辺部の深さが深くなるため、パ
ンチスルーの発生する電圧が低く、トランジスタ
の動作電圧範囲が狭くなつてしまう。
第５図は、ｎ型シリコン基体１の比抵抗
1.5Ω・cm、ベース層２のシート抵抗200Ω／口、
深さ2.2μｍの従来の方法によるトランジスタにお
けるhFEとBVCESの関係を示す。hFEが80以上にな
ると、BVCESが低下する。これは、エミツタ層５
の周辺部の深さが深くなることによつてベース長
が短くなつたため、パンチスルーが発生し、通常
のベース層のブレークダウン電圧以下においてエ
ミツタ層５へ電流が流れ始めるためである。
1.5Ω・cm、ベース層２のシート抵抗200Ω／口、
深さ2.2μｍの従来の方法によるトランジスタにお
けるhFEとBVCESの関係を示す。hFEが80以上にな
ると、BVCESが低下する。これは、エミツタ層５
の周辺部の深さが深くなることによつてベース長
が短くなつたため、パンチスルーが発生し、通常
のベース層のブレークダウン電圧以下においてエ
ミツタ層５へ電流が流れ始めるためである。
このエミツタ層５の周辺部の深さが深くなるこ
とをなくすために、プレコンタクトパターン７を
エミツタ層５上には設けないようにし、しかもそ
の構造で最適深さのエミツタ層５が得られるよう
に第３図ｄにおけるドライ酸化をコントロールす
ることが考えられる。
とをなくすために、プレコンタクトパターン７を
エミツタ層５上には設けないようにし、しかもそ
の構造で最適深さのエミツタ層５が得られるよう
に第３図ｄにおけるドライ酸化をコントロールす
ることが考えられる。
しかしながら、エミツタ層５上にプレコンタク
トパターン７を設けないと、第３図ｄの工程の次
に行われるコンタクトホトリソグラフイ工程にお
いてエツチングシリコン酸化膜厚がベース層２お
よびコレクタ層（基体１）上と異なり、エツチン
グ時間が長くなるため、サイドエツチによるパタ
ーンの再現性の低下という問題があつた。
トパターン７を設けないと、第３図ｄの工程の次
に行われるコンタクトホトリソグラフイ工程にお
いてエツチングシリコン酸化膜厚がベース層２お
よびコレクタ層（基体１）上と異なり、エツチン
グ時間が長くなるため、サイドエツチによるパタ
ーンの再現性の低下という問題があつた。
（問題点を解決するための手段）
この発明は、上記の問題点を解決するため、エ
ミツタ層上のプレコンタクトパターンは、エミツ
タ層より大きく形成する。
ミツタ層上のプレコンタクトパターンは、エミツ
タ層より大きく形成する。
（作用）
このようにすると、エミツタ層の周辺部の表面
上からもリンを取り込んだシリコン酸化膜が除去
されるから、エミツタ層の周辺部が他に比較して
深くなることはなくなり、エミツタ層は全体が一
定の深さとなる。また、エミツタ層上に、ベース
層上およびコレクタ層上と同じ厚さのシリコン酸
化膜を形成できる。
上からもリンを取り込んだシリコン酸化膜が除去
されるから、エミツタ層の周辺部が他に比較して
深くなることはなくなり、エミツタ層は全体が一
定の深さとなる。また、エミツタ層上に、ベース
層上およびコレクタ層上と同じ厚さのシリコン酸
化膜を形成できる。
（実施例）
以下この発明の一実施例を図面を参照して説明
する。
する。
第１図はこの発明の一実施例を工程順に示す断
面図である。ただし、この図には、ベース層形成
後のエミツタホトリソグラフイ工程より、コンタ
ントホトリソグラフイ工程の前までを示してい
る。
面図である。ただし、この図には、ベース層形成
後のエミツタホトリソグラフイ工程より、コンタ
ントホトリソグラフイ工程の前までを示してい
る。
第１図ａにおいて、２１は、Ｎ型シリコン基板
またはその基板とその上のエピタキシヤル層から
なるコレクタとしてのＮ型シリコン基体であり、
まず、この基体２１にシート抵抗200Ω／口、深
さ2μｍ程度のＰ型ベース層２２（不純物として
はボロンを使用する）を形成した後、基体２１表
面のシリコン酸化膜２３に通常のホトリソグラフ
イ工程によりエミツタ拡散パターン（開口部）２
４を形成する。
またはその基板とその上のエピタキシヤル層から
なるコレクタとしてのＮ型シリコン基体であり、
まず、この基体２１にシート抵抗200Ω／口、深
さ2μｍ程度のＰ型ベース層２２（不純物として
はボロンを使用する）を形成した後、基体２１表
面のシリコン酸化膜２３に通常のホトリソグラフ
イ工程によりエミツタ拡散パターン（開口部）２
４を形成する。
次いで、前記エミツタ拡散パターン２４を介し
てベース層２２の表面部にリン濃度２〜５×2020
cm-2で熱拡散によりデポジシヨンし、続いて900
℃15分程度のウエツト酸化を行うことにより、第
１図ｂに示すように、ベース層２２中に深さ1μ
ｍ程度のＮ型エミツタ層２５を形成する。この
時、エミツタ層２５の表面にはシリコン酸化膜２
６が形成される。
てベース層２２の表面部にリン濃度２〜５×2020
cm-2で熱拡散によりデポジシヨンし、続いて900
℃15分程度のウエツト酸化を行うことにより、第
１図ｂに示すように、ベース層２２中に深さ1μ
ｍ程度のＮ型エミツタ層２５を形成する。この
時、エミツタ層２５の表面にはシリコン酸化膜２
６が形成される。
次いで、そのシリコン酸化膜２６とシリコン酸
化膜２３、すなわち基体表面の酸化膜に第１図ｃ
に示すようにプレコンタクトパターン（プレコン
タクト開口部）２７ａ，２７ｂ，２７ｃをエミツ
タ層２５上、ベース層２２上および基体（コレク
タ層）２１上にて通常のホトリソグラフイ工程に
より形成する。ここで、ベース層２２上および基
体（コレクタ層）２１上のプレコンタクトパター
ン２７ｂ，２７ｃは、各層の端より１〜4μｍ程
度内側に形成する。これに対して、エミツタ層２
５上のプレコンタクトパターン２７ａは、１〜
4μｍ程度エミツタ層２５の外側に広がつて、つ
まりエミツタ層２５より大きく形成する。
化膜２３、すなわち基体表面の酸化膜に第１図ｃ
に示すようにプレコンタクトパターン（プレコン
タクト開口部）２７ａ，２７ｂ，２７ｃをエミツ
タ層２５上、ベース層２２上および基体（コレク
タ層）２１上にて通常のホトリソグラフイ工程に
より形成する。ここで、ベース層２２上および基
体（コレクタ層）２１上のプレコンタクトパター
ン２７ｂ，２７ｃは、各層の端より１〜4μｍ程
度内側に形成する。これに対して、エミツタ層２
５上のプレコンタクトパターン２７ａは、１〜
4μｍ程度エミツタ層２５の外側に広がつて、つ
まりエミツタ層２５より大きく形成する。
次いで、1000℃60分程度のドライ酸化を行うこ
とにより、エミツタ層２５の深さを1.9μｍ程度と
することで、バイポーラNPNトランジスタのhFE
を所定の値（通常50〜200程度）にコントロール
する。この時、この一実施例の方法によれば、エ
ミツタ層２５上がすべてプレコンタクトパターン
２７ａになつていて、第１図ｂの工程で形成され
たリンを取り込んだシリコン酸化膜２６が残つて
いないので、エミツタ層の周辺部の深さが他に比
較して深くなるようなことはなくなり、エミツタ
層２５は第１図ｄに示すように全体が一定の深さ
となる。また、このドライ酸化により、プレコン
タクトパターン２７ａ，２７ｂ，２７ｃ部に第１
図ｄに示すように同一厚さのシリコン酸化膜２８
が形成される。
とにより、エミツタ層２５の深さを1.9μｍ程度と
することで、バイポーラNPNトランジスタのhFE
を所定の値（通常50〜200程度）にコントロール
する。この時、この一実施例の方法によれば、エ
ミツタ層２５上がすべてプレコンタクトパターン
２７ａになつていて、第１図ｂの工程で形成され
たリンを取り込んだシリコン酸化膜２６が残つて
いないので、エミツタ層の周辺部の深さが他に比
較して深くなるようなことはなくなり、エミツタ
層２５は第１図ｄに示すように全体が一定の深さ
となる。また、このドライ酸化により、プレコン
タクトパターン２７ａ，２７ｂ，２７ｃ部に第１
図ｄに示すように同一厚さのシリコン酸化膜２８
が形成される。
（発明の効果）
以上説明したように、この発明の方法によれ
ば、エミツタ層上に、それより大きくプレコンタ
クトパターンを形成したので、エミツタ層の周辺
部が他に比較して深くなることはなく、エミツタ
層は全体が一定の深さとなる。したがつて、パン
チスルー現象による耐圧の低下が少なくなる。
ば、エミツタ層上に、それより大きくプレコンタ
クトパターンを形成したので、エミツタ層の周辺
部が他に比較して深くなることはなく、エミツタ
層は全体が一定の深さとなる。したがつて、パン
チスルー現象による耐圧の低下が少なくなる。
第２図は、この発明の方法により製造されたバ
イポーラNPNトランジスタのhFEとBVCESの関係
を示す。これによれば、従来例に示したような
hFE＝80程度での耐圧の低下が無く、hFE＝140程
度までベース層本来の耐圧がでている。したがつ
て、この発明の方法は、高電圧で動作を行うドラ
イバ回路などの集積回路装置の製造に使用できる
ことになる。
イポーラNPNトランジスタのhFEとBVCESの関係
を示す。これによれば、従来例に示したような
hFE＝80程度での耐圧の低下が無く、hFE＝140程
度までベース層本来の耐圧がでている。したがつ
て、この発明の方法は、高電圧で動作を行うドラ
イバ回路などの集積回路装置の製造に使用できる
ことになる。
また、この発明の方法によれば、上記の効果を
備えてエミツタ層上に、ベース層およびコレクタ
層上と同様にプレコンタクトパターンを形成でき
るので、エミツタ層上に、ベース層およびコレク
タ層上と同じ厚さのシリコン酸化膜を形成でき
る。したがつて、コンタクトホトリソグラフイ工
程を容易に高精度に行い得る。
備えてエミツタ層上に、ベース層およびコレクタ
層上と同様にプレコンタクトパターンを形成でき
るので、エミツタ層上に、ベース層およびコレク
タ層上と同じ厚さのシリコン酸化膜を形成でき
る。したがつて、コンタクトホトリソグラフイ工
程を容易に高精度に行い得る。
第１図はこの発明のバイポーラNPNトランジ
スタの製造方法の一実施例を示す断面図、第２図
はこの発明の方法によるトランジスタのhFEと
BVCESの関係を示す特性図、第３図は従来のバイ
ポーラNPNトランジスタの製造方法を示す断面
図、第４図は従来の方法によるトランジスタの動
作時における断面図、第５図は従来の方法による
トランジスタのhFEとBVCESの関係を示す特性図で
ある。 ２１……Ｎ型シリコン基体、２２……Ｐ型ベー
ス層、２３……シリコン酸化膜、２４……エミツ
タ拡散パターン、２５……Ｎ型エミツタ層、２６
……シリコン酸化膜、２７ａ，２７ｂ，２７ｃ…
…プレコンタクトパターン、２８……シリコン酸
化膜。
スタの製造方法の一実施例を示す断面図、第２図
はこの発明の方法によるトランジスタのhFEと
BVCESの関係を示す特性図、第３図は従来のバイ
ポーラNPNトランジスタの製造方法を示す断面
図、第４図は従来の方法によるトランジスタの動
作時における断面図、第５図は従来の方法による
トランジスタのhFEとBVCESの関係を示す特性図で
ある。 ２１……Ｎ型シリコン基体、２２……Ｐ型ベー
ス層、２３……シリコン酸化膜、２４……エミツ
タ拡散パターン、２５……Ｎ型エミツタ層、２６
……シリコン酸化膜、２７ａ，２７ｂ，２７ｃ…
…プレコンタクトパターン、２８……シリコン酸
化膜。
Claims (1)
- 【特許請求の範囲】 １ コレクタとなるＮ型シリコン基体にＰ型ベー
ス層を形成した後、リンの熱拡散およびそれに続
くウエツト酸化を行うことによりＰ型ベース層中
にＮ型エミツタ層を形成する工程と、次いで基体
表面の酸化膜に基体上、エミツタ層上およびベー
ス層上にてプレコンタンクト開口部を形成する工
程と、次いで熱処理を行う工程とを具備してなる
バイポーラNPNトランジスタの製造方法におい
て、 エミツタ層上のプレコンタクト開口部を、エミ
ツタ層より大きく設けることを特徴とするバイポ
ーラNPNトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12723285A JPS61285765A (ja) | 1985-06-13 | 1985-06-13 | バイポ−ラｎｐｎトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12723285A JPS61285765A (ja) | 1985-06-13 | 1985-06-13 | バイポ−ラｎｐｎトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61285765A JPS61285765A (ja) | 1986-12-16 |
| JPH047588B2 true JPH047588B2 (ja) | 1992-02-12 |
Family
ID=14954993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12723285A Granted JPS61285765A (ja) | 1985-06-13 | 1985-06-13 | バイポ−ラｎｐｎトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61285765A (ja) |
-
1985
- 1985-06-13 JP JP12723285A patent/JPS61285765A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61285765A (ja) | 1986-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0253944B2 (ja) | ||
| JPS6187368A (ja) | 自己整合多結晶シリコン電極を持つた集積回路用自己整合金属シリサイドプロセス | |
| JPH05347383A (ja) | 集積回路の製法 | |
| EP0091984B1 (en) | Integrated circuit devices comprising dielectric isolation regions and methods for making such devices | |
| JPH0252422B2 (ja) | ||
| JPH0455343B2 (ja) | ||
| US5192680A (en) | Method for producing semiconductor device | |
| JPH047588B2 (ja) | ||
| KR100249168B1 (ko) | 반도체소자 제조방법 | |
| JP3877459B2 (ja) | 半導体装置の製造方法 | |
| JPS6356708B2 (ja) | ||
| JPS647509B2 (ja) | ||
| JP3537494B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPS5933270B2 (ja) | 半導体装置の製造方法 | |
| KR0147407B1 (ko) | 반도체장치 제조방법 | |
| JPH0362947A (ja) | 半導体装置及びその製造方法 | |
| JPS6145392B2 (ja) | ||
| JPH056343B2 (ja) | ||
| JPS6229912B2 (ja) | ||
| JPH0669330A (ja) | 半導体装置の製造方法 | |
| JPH04307966A (ja) | 半導体装置及びその製造方法 | |
| JPS6276672A (ja) | 半導体装置の製造方法 | |
| JPH0233930A (ja) | 半導体装置 | |
| JPS61124149A (ja) | 半導体装置およびその製造方法 | |
| JPS6129172A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |