JPS5933270B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5933270B2 JPS5933270B2 JP8240877A JP8240877A JPS5933270B2 JP S5933270 B2 JPS5933270 B2 JP S5933270B2 JP 8240877 A JP8240877 A JP 8240877A JP 8240877 A JP8240877 A JP 8240877A JP S5933270 B2 JPS5933270 B2 JP S5933270B2
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- diffusion
- oxide film
- manufacturing
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
この発明は、半導体装置特に高周波高出力バイポーラト
ランジスタ（以下ＨＨＴｒと記す）の製造方法に関する
ものである。
ランジスタ（以下ＨＨＴｒと記す）の製造方法に関する
ものである。
ＨＨＴｒを製造するためには微細パターンと浅い拡散は
不可欠である。
不可欠である。
ところで、通常のＨＨＴｒの製造方法でベース拡散を行
つた後エミッタ拡散を行うと、第１図に示すようにベー
ス領域４のうちエミッタ領域５の下部のみがエミッタ領
域５によつて押し出されたようになつて、実際のベース
幅を狭くできない。このような、いわゆるエミッタディ
ップ効果がトランジスタの高周波化へのネックの１つに
なつている。
つた後エミッタ拡散を行うと、第１図に示すようにベー
ス領域４のうちエミッタ領域５の下部のみがエミッタ領
域５によつて押し出されたようになつて、実際のベース
幅を狭くできない。このような、いわゆるエミッタディ
ップ効果がトランジスタの高周波化へのネックの１つに
なつている。
この発明は上記エミッタディップ効果を阻止するために
なされたものである。
なされたものである。
以下図面に従つてこの発明の製造方法を説明する。まず
、第２図ＡのようにＮ形のシリコン基板１表面を酸化し
て下敷酸化膜２’を形成後、ＣＶＤ法等によりシリコン
窒化膜３を形成し、将来エミッタ拡散窓となる部分にの
みシリコン窒化膜３が残るように写真製版してエッチン
グを行う。
、第２図ＡのようにＮ形のシリコン基板１表面を酸化し
て下敷酸化膜２’を形成後、ＣＶＤ法等によりシリコン
窒化膜３を形成し、将来エミッタ拡散窓となる部分にの
みシリコン窒化膜３が残るように写真製版してエッチン
グを行う。
次に、酸化性雰囲気中で第２図Ｂのように、シリコン基
板１表面を選択的に酸化し、選択酸化膜２を形成する。
この時選択酸化膜２はシリコン窒化膜３にややくいこん
だようになＤ、その部分の選択酸化膜２の幅はやや細く
なる。次いで、第２図Ｃのようにベース領域となる部分
の選択酸化膜２を除去し、Ｐ形ベース領域４の写真製版
を行い、酸化エッチングを行うとシリコン窒化膜３は残
したままで、シリコン窒化膜３下の薄い下敷酸化膜２’
はサイドエッチングされ、その幅は更に細くなる。
板１表面を選択的に酸化し、選択酸化膜２を形成する。
この時選択酸化膜２はシリコン窒化膜３にややくいこん
だようになＤ、その部分の選択酸化膜２の幅はやや細く
なる。次いで、第２図Ｃのようにベース領域となる部分
の選択酸化膜２を除去し、Ｐ形ベース領域４の写真製版
を行い、酸化エッチングを行うとシリコン窒化膜３は残
したままで、シリコン窒化膜３下の薄い下敷酸化膜２’
はサイドエッチングされ、その幅は更に細くなる。
これら選択酸化膜２、下敷酸化膜２’およびシリコン窒
化膜３をマスクにしてＰ形不純物、例えばボロンのデポ
ジションを行い、酸化性雰囲気中で第２図Ｄのようにド
ライブを行いＰ形ベース領域４を形成する。
化膜３をマスクにしてＰ形不純物、例えばボロンのデポ
ジションを行い、酸化性雰囲気中で第２図Ｄのようにド
ライブを行いＰ形ベース領域４を形成する。
Ｐ形ベース領域４は第２図Ｃのデポジション状態では左
右の領域はつながつていないが、その間隙は非常に接近
しているため、ドライブをすることにより左右はつなが
る。このようなドライブ条件を選ぶことは容易である。
例えば第２図Ａの状態でシリコン窒化膜３のパターン幅
が２μｍであつたとすると、第２図Ｃの状態での下敷酸
化膜２’の幅は１〜１．５μｍになる。従つて、Ｐ形ベ
ース領域４の拡散深さを０．６〜０．７μｍにすれば、
選択酸化膜２のエッヂ部では（おそらくひずみのためで
あると思われる）異常拡散が生じ、簡単に左右のＰ形ベ
ース領域４はつながつてしまう。次に、熱リン酸等でシ
リコン窒化膜３を第２図Ｅのように除去した後、軽く酸
化膜エツチングを行つてシリコン基板１表面を露出させ
、Ｎ形不純物例えばリンを拡散し、Ｎ形エミツタ領域５
を形成する。
右の領域はつながつていないが、その間隙は非常に接近
しているため、ドライブをすることにより左右はつなが
る。このようなドライブ条件を選ぶことは容易である。
例えば第２図Ａの状態でシリコン窒化膜３のパターン幅
が２μｍであつたとすると、第２図Ｃの状態での下敷酸
化膜２’の幅は１〜１．５μｍになる。従つて、Ｐ形ベ
ース領域４の拡散深さを０．６〜０．７μｍにすれば、
選択酸化膜２のエッヂ部では（おそらくひずみのためで
あると思われる）異常拡散が生じ、簡単に左右のＰ形ベ
ース領域４はつながつてしまう。次に、熱リン酸等でシ
リコン窒化膜３を第２図Ｅのように除去した後、軽く酸
化膜エツチングを行つてシリコン基板１表面を露出させ
、Ｎ形不純物例えばリンを拡散し、Ｎ形エミツタ領域５
を形成する。
この時のエミツタドライブは非酸化性雰囲気で行う。そ
の後、第２図Ｆのように、ベースコンタクトの写真製版
卦よびエツチングによつた窓開につづき金属電極６をＰ
形ベース領域卦よびＮ形エミツタ領域５とに形成してＨ
ＨＴｒが完成する。
の後、第２図Ｆのように、ベースコンタクトの写真製版
卦よびエツチングによつた窓開につづき金属電極６をＰ
形ベース領域卦よびＮ形エミツタ領域５とに形成してＨ
ＨＴｒが完成する。
このようにして製作されたＨＨＴｒは元々Ｎ形エミツタ
領域５の下部の拡散深さが浅く、不純物濃度も低くなつ
て卦ｂ１エミツタデイツプ効果は生じにくい。また、上
記製造工程によればエミツタのコンタクトホールは無く
、いわゆるウオツシユドエミッタになつて訃ｂ１従つて
エミツタのパターンが最も微細になｂ１さらにエミツタ
拡散窓の写真製版工程が最初に行われることになるので
、シリコン基板１表面は平坦であるから微細パターンの
焼付けが容易である。
領域５の下部の拡散深さが浅く、不純物濃度も低くなつ
て卦ｂ１エミツタデイツプ効果は生じにくい。また、上
記製造工程によればエミツタのコンタクトホールは無く
、いわゆるウオツシユドエミッタになつて訃ｂ１従つて
エミツタのパターンが最も微細になｂ１さらにエミツタ
拡散窓の写真製版工程が最初に行われることになるので
、シリコン基板１表面は平坦であるから微細パターンの
焼付けが容易である。
以上説明したようにこの発明によれば、半導体基板表面
のエミツタ拡散領域となる部分に酸化阻止膜を選択的に
被着し、ベース拡散の際にこの酸化阻止膜の下方で、ベ
ース領域を接続させるようにしたので、エミツタ拡散領
域下のエミツタデイツプ効果を除去することができ、極
めてすぐれた特性の高周波高出力バイポーラトランジス
タが得られる利点がある。
のエミツタ拡散領域となる部分に酸化阻止膜を選択的に
被着し、ベース拡散の際にこの酸化阻止膜の下方で、ベ
ース領域を接続させるようにしたので、エミツタ拡散領
域下のエミツタデイツプ効果を除去することができ、極
めてすぐれた特性の高周波高出力バイポーラトランジス
タが得られる利点がある。
第１図は従来方法によりつくられたＨＨＴｒの断面図、
第２図Ａ−Ｆはこの発明の一実施例を示すＨＨＴｒの製
造工程を示す断面図である。
第２図Ａ−Ｆはこの発明の一実施例を示すＨＨＴｒの製
造工程を示す断面図である。
Claims (1)
- １ 半導体基板表面のエミッタ拡散領域となる部分に酸
化阻止膜を選択的に被着する工程と、前記半導体基板表
面を酸化して酸化膜を形成した後、前記酸化膜にベース
拡散用の窓開部を形成する工程と、前記窓開部からベー
ス拡散を行い、前記酸化阻止膜の下部で連続したベース
領域を形成する工程を含むことを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8240877A JPS5933270B2 (ja) | 1977-07-08 | 1977-07-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8240877A JPS5933270B2 (ja) | 1977-07-08 | 1977-07-08 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5417677A JPS5417677A (en) | 1979-02-09 |
| JPS5933270B2 true JPS5933270B2 (ja) | 1984-08-14 |
Family
ID=13773756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8240877A Expired JPS5933270B2 (ja) | 1977-07-08 | 1977-07-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5933270B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6161869U (ja) * | 1984-09-26 | 1986-04-25 | ||
| JPH0394494A (ja) * | 1989-09-07 | 1991-04-19 | Nippon Koudoshi Kogyo Kk | フレキシブル印刷配線板用積層体 |
| JPH0534126Y2 (ja) * | 1987-01-28 | 1993-08-30 |
-
1977
- 1977-07-08 JP JP8240877A patent/JPS5933270B2/ja not_active Expired
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6161869U (ja) * | 1984-09-26 | 1986-04-25 | ||
| JPH0534126Y2 (ja) * | 1987-01-28 | 1993-08-30 | ||
| JPH0394494A (ja) * | 1989-09-07 | 1991-04-19 | Nippon Koudoshi Kogyo Kk | フレキシブル印刷配線板用積層体 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5417677A (en) | 1979-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0061855B1 (en) | Method for manufacturing semiconductor device | |
| US4808542A (en) | Process for the stabilization of PN junctions | |
| JPS5933270B2 (ja) | 半導体装置の製造方法 | |
| JPS63144540A (ja) | 半導体装置の製造方法 | |
| JPS63207177A (ja) | 半導体装置の製造方法 | |
| JPS60193371A (ja) | 半導体装置の製造方法 | |
| JPS5846846B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPS6161539B2 (ja) | ||
| US3969165A (en) | Simplified method of transistor manufacture | |
| JPS647509B2 (ja) | ||
| JP2546651B2 (ja) | バイポ−ラトランジスタの製造法 | |
| JPS6117143B2 (ja) | ||
| JPH0230124A (ja) | 半導体装置の製造方法 | |
| KR920001034B1 (ko) | 2중 절연층구조를 갖는 반도체장치 및 제조방법 | |
| JPS6145392B2 (ja) | ||
| JPS6167251A (ja) | 半導体装置の製造方法 | |
| JPS6341228B2 (ja) | ||
| JPH047588B2 (ja) | ||
| JPH0152900B2 (ja) | ||
| JPS5915184B2 (ja) | 半導体装置の製造方法 | |
| JPH01134970A (ja) | 半導体装置の製造方法 | |
| JPH0569296B2 (ja) | ||
| JPS60251640A (ja) | 半導体装置およびその製造方法 | |
| JPS63211671A (ja) | 横型ｐｎｐトランジスタ | |
| JPS6292369A (ja) | 半導体装置 |