JPH0594997A - バイポーラトランジスタの製造方法 - Google Patents
バイポーラトランジスタの製造方法Info
- Publication number
- JPH0594997A JPH0594997A JP25378291A JP25378291A JPH0594997A JP H0594997 A JPH0594997 A JP H0594997A JP 25378291 A JP25378291 A JP 25378291A JP 25378291 A JP25378291 A JP 25378291A JP H0594997 A JPH0594997 A JP H0594997A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- poly
- bipolar transistor
- base
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 本発明は、バイポーラトランジスタを有する
半導体装置のそのバイポーラトランジスタ部において、
エミッタ・ベース間のショートが発生しないようにする
製法を提供するものである。 【構成】 本発明は前述の目的のために、バイポーラト
ランジスタ部のベース電極用ポリシリコン（６１４）上
に窒化膜（７０４）を形成し、エミッタ電極部の開孔を
行なった後、その開孔部に窒化膜（６１７）を形成する
ようにした。
半導体装置のそのバイポーラトランジスタ部において、
エミッタ・ベース間のショートが発生しないようにする
製法を提供するものである。 【構成】 本発明は前述の目的のために、バイポーラト
ランジスタ部のベース電極用ポリシリコン（６１４）上
に窒化膜（７０４）を形成し、エミッタ電極部の開孔を
行なった後、その開孔部に窒化膜（６１７）を形成する
ようにした。
Description
【０００１】
【産業上の利用分野】この発明は、バイポーラトランジ
スタ（以下ＢｉｐＴｒと略す）を有する半導体装置の特
にそのバイポーラトランジスタ部の製造方法に関するも
のである。
スタ（以下ＢｉｐＴｒと略す）を有する半導体装置の特
にそのバイポーラトランジスタ部の製造方法に関するも
のである。
【０００２】
【従来の技術】ダブルポリシリコン構造を有するＢｉｐ
Ｔｒ（バイポーラトランジスタ）は高速デバイス技術と
して多々使用されており、一例としてＩＥＤＭ８９，Ｃ
Ｈ２６３７（１９８９−７）ＩＥＥＥ（米）Ｐ．４２９
−４３２に記載された素子構造がある。
Ｔｒ（バイポーラトランジスタ）は高速デバイス技術と
して多々使用されており、一例としてＩＥＤＭ８９，Ｃ
Ｈ２６３７（１９８９−７）ＩＥＥＥ（米）Ｐ．４２９
−４３２に記載された素子構造がある。
【０００３】上記文献はバイポーラ，ＣＭＯＳ混在デバ
イス（ＢｉＣＭＯＳデバイス）として記載されている。
以下の説明では上記構造のバイポーラトランジスタを得
る一般的なバイポーラトランジスタ（ＢｉｐＴｒ）の形
成方法について説明する。
イス（ＢｉＣＭＯＳデバイス）として記載されている。
以下の説明では上記構造のバイポーラトランジスタを得
る一般的なバイポーラトランジスタ（ＢｉｐＴｒ）の形
成方法について説明する。
【０００４】図４ないし図６はＢｉｐＴｒ．の製造方法
を示す一例である。以下図の（Ａ）（Ｂ）（Ｃ）順に説
明する。
を示す一例である。以下図の（Ａ）（Ｂ）（Ｃ）順に説
明する。
【０００５】図４（Ａ）比抵抗１０〜２０ΩcmのＰ（１
００）基板６００上に、シート抵抗４ｋΩ／□のＰ型拡
散層６０１及びシート抵抗４０Ω／□のＮ型拡散層６０
２をそれぞれ形成する。
００）基板６００上に、シート抵抗４ｋΩ／□のＰ型拡
散層６０１及びシート抵抗４０Ω／□のＮ型拡散層６０
２をそれぞれ形成する。
【０００６】図４（Ｂ）比抵抗５〜１０ΩcmのＮ型エピ
タキシャル６０３を１．５μm 形成する。
タキシャル６０３を１．５μm 形成する。
【０００７】図４（Ｃ）Ｎ型エピタキシャル層６０３上
に、既知のホト（ホトリソグラフィ）／エッチング技術
を用いてＰｗｅｌｌ形成領域とＮｗｅｌｌ形成領域とを
別々に窓あけを行い、Ｐｗｅｌｌ形成領域には５×１０
12ions／cm2 １００keＶＢ+ の条件にてインプラ（注
入、拡散）を行い、又Ｎｗｅｌｌ形成領域には５×１０
12ions／cm2 １７０keＶＰ+ の条件にてインプラを行
う。その後１０００℃Ｎ2 雰囲気にて３０分ドライブイ
ンを行いＰｗｅｌｌ層６０４及びＮｗｅｌｌ層６０５を
形成する。
に、既知のホト（ホトリソグラフィ）／エッチング技術
を用いてＰｗｅｌｌ形成領域とＮｗｅｌｌ形成領域とを
別々に窓あけを行い、Ｐｗｅｌｌ形成領域には５×１０
12ions／cm2 １００keＶＢ+ の条件にてインプラ（注
入、拡散）を行い、又Ｎｗｅｌｌ形成領域には５×１０
12ions／cm2 １７０keＶＰ+ の条件にてインプラを行
う。その後１０００℃Ｎ2 雰囲気にて３０分ドライブイ
ンを行いＰｗｅｌｌ層６０４及びＮｗｅｌｌ層６０５を
形成する。
【０００８】図４（Ｄ）酸化膜６０６を５００Å形成す
る。
る。
【０００９】図４（Ｅ）酸化膜６０６上に窒化膜を２０
００Å形成後、既知のホト／エッチング技術を用いてＢ
ｉｐＴｒ．のコレクタ及びベース領域上に窒化膜６０７
を形成する。
００Å形成後、既知のホト／エッチング技術を用いてＢ
ｉｐＴｒ．のコレクタ及びベース領域上に窒化膜６０７
を形成する。
【００１０】図４（Ｆ）１０００℃、ｗｅｔＯ2 、１０
０分の条件で酸化を行い、フィールド酸化膜６０８を形
成する。その後窒化膜及び窒化膜直下の酸化膜をエッチ
ング除去する。
０分の条件で酸化を行い、フィールド酸化膜６０８を形
成する。その後窒化膜及び窒化膜直下の酸化膜をエッチ
ング除去する。
【００１１】図４（Ｇ）Ｐｏｌｙ−Ｓｉ（ポリシリコ
ン）７０１を２０００Åウェハ全面に形成する。
ン）７０１を２０００Åウェハ全面に形成する。
【００１２】図５（Ｈ）レジスト６０９を用いてベース
形成領域６１０に窓あけを行い、Ｂ+ （ボロン）を３０
ｋｅＶ、１×１０15ions／cm2 の条件でイオンインプラ
を行う。
形成領域６１０に窓あけを行い、Ｂ+ （ボロン）を３０
ｋｅＶ、１×１０15ions／cm2 の条件でイオンインプラ
を行う。
【００１３】図５（Ｉ）レジスト６０９を除去後、レジ
スト６１１を形成しコレクタ形成領域６１２に窓あけを
行いＰ+ （リン）を５×１０15ions／cm2 の条件でイオ
ンインプラを行う。
スト６１１を形成しコレクタ形成領域６１２に窓あけを
行いＰ+ （リン）を５×１０15ions／cm2 の条件でイオ
ンインプラを行う。
【００１４】図５（Ｊ）レジスト６１１を除去後、再度
ホト／エッチングを行い、ベース領域上にＰ型Ｐｏｌｙ
−Ｓｉ６１４を又、コレクタ領域上にはＮ型Ｐｏｌｙ−
Ｓｉ６１３を形成する。
ホト／エッチングを行い、ベース領域上にＰ型Ｐｏｌｙ
−Ｓｉ６１４を又、コレクタ領域上にはＮ型Ｐｏｌｙ−
Ｓｉ６１３を形成する。
【００１５】図５（Ｋ）レジスト６１５を形成しエミッ
タ形成領域６１６に窓あけを行う。窓あけ後Ｐｏｌｙ−
Ｓｉ６１４をエッチングしエミッタ形成領域６１６を形
成する。
タ形成領域６１６に窓あけを行う。窓あけ後Ｐｏｌｙ−
Ｓｉ６１４をエッチングしエミッタ形成領域６１６を形
成する。
【００１６】図５（Ｌ）レジスト６１５を全面除去後、
１０００℃、１０分、ＤｒｙＯ2 の雰囲気で酸化を行
い、ＰｏｌｙＳｉ上に酸化膜６１７を形成する。このと
きＰｏｌｙからの拡散によりＰ+ 層６２０、Ｎ+ 層６１
９が形成される。
１０００℃、１０分、ＤｒｙＯ2 の雰囲気で酸化を行
い、ＰｏｌｙＳｉ上に酸化膜６１７を形成する。このと
きＰｏｌｙからの拡散によりＰ+ 層６２０、Ｎ+ 層６１
９が形成される。
【００１７】図６（Ｍ）レジスト６５０を形成後、メイ
ンベース領域６１８に窓あけを行いＢ+ を３０ｋｅＶ、
１×１０13ions／cm2 の条件でイオンインプラを行う。
レジスト除去後、９００℃、１０分、Ｎ2 雰囲気の条件
でアニールを行う。
ンベース領域６１８に窓あけを行いＢ+ を３０ｋｅＶ、
１×１０13ions／cm2 の条件でイオンインプラを行う。
レジスト除去後、９００℃、１０分、Ｎ2 雰囲気の条件
でアニールを行う。
【００１８】図６（Ｎ）ＢＰＳＧ（ボロン・リンシリケ
ートガラス）６４０を３０００ÅＣＶＤ法にてウェハ全
面に形成する。
ートガラス）６４０を３０００ÅＣＶＤ法にてウェハ全
面に形成する。
【００１９】図６（Ｏ）既知の異方性ドライエッチング
法を用いて、ＢＰＳＧ６４０をエッチングしサイドウォ
ール７１１を形成する。
法を用いて、ＢＰＳＧ６４０をエッチングしサイドウォ
ール７１１を形成する。
【００２０】図６（Ｐ）Ｐｏｌｙ−Ｓｉを全面に形成
し、Ａｓ（ヒ素）インプラを１×１０16４０ｋｅＶの条
件で行い、エミッタ部のみ前記Ｐｏｌｙ−Ｓｉを残し、
他をエッチング除去してエミッタ電極６４２を形成す
る。その後９００℃、１０分Ｎ2 にてアニールを行いエ
ミッタ層６４３を形成する。
し、Ａｓ（ヒ素）インプラを１×１０16４０ｋｅＶの条
件で行い、エミッタ部のみ前記Ｐｏｌｙ−Ｓｉを残し、
他をエッチング除去してエミッタ電極６４２を形成す
る。その後９００℃、１０分Ｎ2 にてアニールを行いエ
ミッタ層６４３を形成する。
【００２１】あとは既知のコンタクト形成工程及び配線
形成工程を経てＢｉｐＴｒ．形成を完了させる。
形成工程を経てＢｉｐＴｒ．形成を完了させる。
【００２２】
【発明が解決しようとする課題】しかしながら以上述べ
た方法では図７のＢｉｐＴｒ．拡大図に示すように、エ
ミッタＰｏｌｙ形成前の異方性Ｄｒｙエッチングによる
サイドウォール形成の制御がむずかしく、ベース電極用
Ｐｏｌｙ−Ｓｉとエミッタ用Ｐｏｌｙ−Ｓｉとの間に存
在するＰｏｌｙ−Ｓｉ上のＳｉＯ2 ５０８やサイドウォ
ール５１０が薄くなり、図中Ａ部でショートする危険性
が高いという問題点がある。
た方法では図７のＢｉｐＴｒ．拡大図に示すように、エ
ミッタＰｏｌｙ形成前の異方性Ｄｒｙエッチングによる
サイドウォール形成の制御がむずかしく、ベース電極用
Ｐｏｌｙ−Ｓｉとエミッタ用Ｐｏｌｙ−Ｓｉとの間に存
在するＰｏｌｙ−Ｓｉ上のＳｉＯ2 ５０８やサイドウォ
ール５１０が薄くなり、図中Ａ部でショートする危険性
が高いという問題点がある。
【００２３】この発明は以上述べたようにベース電極で
あるＰｏｌｙ−Ｓｉとエミッタ電極であるＰｏｌｙ−Ｓ
ｉとの間に存在する絶縁膜は、エミッタ電極を形成する
前に行う基板（エピ）とのコンタクトをとるための異方
性エッチングにより影響をうけやすく、ベース電極とエ
ミッタ電極（以下Ｅ−Ｂ間と記す）のＰｏｌｙ−Ｓｉが
ショートが発生するという問題点を除去するために、ベ
ース電極のＰｏｌｙ−Ｓｉ上にＳｉ3 Ｎ4 膜を形成し、
エミッタ電極形成部の開孔をＳｉ3 Ｎ4 膜をマスクに行
った後に酸化を行い、ベース電極Ｐｏｌｙ−Ｓｉの側面
を酸化し、エミッタ形成部の酸化膜を除去後、エミッタ
電極Ｐｏｌｙ−Ｓｉを形成するようにして、エミッタ電
極形成前に行うエミッタ開孔エッチングによる絶縁膜の
ばらつきをなくし、ベースとエミッタのＰｏｌｙ−Ｓｉ
ショートがなくし、安定化した優れた装置を提供するこ
とを目的とする。
あるＰｏｌｙ−Ｓｉとエミッタ電極であるＰｏｌｙ−Ｓ
ｉとの間に存在する絶縁膜は、エミッタ電極を形成する
前に行う基板（エピ）とのコンタクトをとるための異方
性エッチングにより影響をうけやすく、ベース電極とエ
ミッタ電極（以下Ｅ−Ｂ間と記す）のＰｏｌｙ−Ｓｉが
ショートが発生するという問題点を除去するために、ベ
ース電極のＰｏｌｙ−Ｓｉ上にＳｉ3 Ｎ4 膜を形成し、
エミッタ電極形成部の開孔をＳｉ3 Ｎ4 膜をマスクに行
った後に酸化を行い、ベース電極Ｐｏｌｙ−Ｓｉの側面
を酸化し、エミッタ形成部の酸化膜を除去後、エミッタ
電極Ｐｏｌｙ−Ｓｉを形成するようにして、エミッタ電
極形成前に行うエミッタ開孔エッチングによる絶縁膜の
ばらつきをなくし、ベースとエミッタのＰｏｌｙ−Ｓｉ
ショートがなくし、安定化した優れた装置を提供するこ
とを目的とする。
【００２４】
【課題を解決するための手段】この発明は前述の目的の
ため、ベース電極のＰｏｌｙ−Ｓｉ上に窒化膜を形成
し、エミッタ電極形成部の窒化膜をエッチングし、窒化
膜をエッチングマスクにしてベース電極Ｐｏｌｙ−Ｓｉ
をエッチングし、その後ベース電極側面及びエミッタ拡
散層形成部に酸化膜を形成後、メインベース層形成のた
めのインプラを行い、エミッタ拡散層形成部の酸化膜を
Ｄｒｙエッチングにて除去後、エミッタ電極Ｐｏｌｙ−
Ｓｉを形成するようにしたものである。
ため、ベース電極のＰｏｌｙ−Ｓｉ上に窒化膜を形成
し、エミッタ電極形成部の窒化膜をエッチングし、窒化
膜をエッチングマスクにしてベース電極Ｐｏｌｙ−Ｓｉ
をエッチングし、その後ベース電極側面及びエミッタ拡
散層形成部に酸化膜を形成後、メインベース層形成のた
めのインプラを行い、エミッタ拡散層形成部の酸化膜を
Ｄｒｙエッチングにて除去後、エミッタ電極Ｐｏｌｙ−
Ｓｉを形成するようにしたものである。
【００２５】
【作用】前述したように本発明では、ベース電極Ｐｏｌ
ｙ−Ｓｉ上に窒化膜が形成されており、エミッタ電極の
開孔を行った後にベース電極Ｐｏｌｙ−Ｓｉのエミッタ
電極開孔領域を酸化するようにしたので、エミッタ電極
Ｐｏｌｙ−Ｓｉとベース電極Ｐｏｌｙ−Ｓｉ間の絶縁膜
がエミッタ開孔のためのエッチングに左右されない。従
って、一定膜厚を持つ絶縁膜が形成でき、Ｅ−Ｂ間ショ
ートのないＥ−Ｂ間酸化膜容量の安定したＢｉｐＴｒ．
が形成できる。
ｙ−Ｓｉ上に窒化膜が形成されており、エミッタ電極の
開孔を行った後にベース電極Ｐｏｌｙ−Ｓｉのエミッタ
電極開孔領域を酸化するようにしたので、エミッタ電極
Ｐｏｌｙ−Ｓｉとベース電極Ｐｏｌｙ−Ｓｉ間の絶縁膜
がエミッタ開孔のためのエッチングに左右されない。従
って、一定膜厚を持つ絶縁膜が形成でき、Ｅ−Ｂ間ショ
ートのないＥ−Ｂ間酸化膜容量の安定したＢｉｐＴｒ．
が形成できる。
【００２６】
【実施例】図１ないし３に本発明の実施例を示す。以下
（Ａ）〜（Ｏ）まで順を追って説明する。
（Ａ）〜（Ｏ）まで順を追って説明する。
【００２７】図１（Ａ）比抵抗１０〜２０ΩcmのＰ（１
００）基板６００上に、シート抵抗４ｋΩ／□のＰ型拡
散層６０１及びシート抵抗４０Ω／□のＮ型拡散層６０
２を形成する。
００）基板６００上に、シート抵抗４ｋΩ／□のＰ型拡
散層６０１及びシート抵抗４０Ω／□のＮ型拡散層６０
２を形成する。
【００２８】図１（Ｂ）比抵抗５〜１０ΩcmのＮ型エピ
タキシャル６０３を１．５μm 形成する。
タキシャル６０３を１．５μm 形成する。
【００２９】図１（Ｃ）Ｎ型エピタキシャル層６０３上
に既知のホト／エッチング技術を用いて、Ｐｗｅｌｌ形
成領域とＮｗｅｌｌ形成領域とを別々に窓あけを行い、
Ｐｗｅｌｌ形成領域には５×１０12ions／cm2１００ke
ＶＢ+ の条件で、又Ｎｗｅｌｌ形成領域には５×１０12
ions／cm2 １７０keＶＰ+ の条件にて各々インプラを行
う。その後１０００℃ Ｎ2 ６０分のドライブインを行
いＰｗｅｌｌ層６０４及びＮｗｅｌｌ層６０５を形成す
る。
に既知のホト／エッチング技術を用いて、Ｐｗｅｌｌ形
成領域とＮｗｅｌｌ形成領域とを別々に窓あけを行い、
Ｐｗｅｌｌ形成領域には５×１０12ions／cm2１００ke
ＶＢ+ の条件で、又Ｎｗｅｌｌ形成領域には５×１０12
ions／cm2 １７０keＶＰ+ の条件にて各々インプラを行
う。その後１０００℃ Ｎ2 ６０分のドライブインを行
いＰｗｅｌｌ層６０４及びＮｗｅｌｌ層６０５を形成す
る。
【００３０】図１（Ｄ）酸化膜６０６を５００Å形成す
る。
る。
【００３１】図１（Ｅ）酸化膜６０６上に、窒化膜を２
０００Å形成後、既知のホト／エッチング技術を用いて
ＢｉｐＴｒ．のコレクタ及びベース形成領域に窒化膜６
０７を形成する。
０００Å形成後、既知のホト／エッチング技術を用いて
ＢｉｐＴｒ．のコレクタ及びベース形成領域に窒化膜６
０７を形成する。
【００３２】図１（Ｆ）１０００℃ ｗｅｔＯ2 １００
分の条件で酸化を行い、フィールド酸化膜６０８を形成
する。その後窒化膜及び窒化膜直下の酸化膜をエッチン
グ除去する。ここまでは従来と同様である。
分の条件で酸化を行い、フィールド酸化膜６０８を形成
する。その後窒化膜及び窒化膜直下の酸化膜をエッチン
グ除去する。ここまでは従来と同様である。
【００３３】図１（Ｇ）Ｐｏｌｙ−Ｓｉ７０１を２００
０Å形成後、窒化膜７０２を１５００Å形成する。
０Å形成後、窒化膜７０２を１５００Å形成する。
【００３４】図２（Ｈ）レジスト６０９を用いてベース
形成領域６１０に窓あけを行い、Ｂ+ を７０ｋｅＶ、１
×１０15ions／cm2 の条件でイオンインプラを行う。
形成領域６１０に窓あけを行い、Ｂ+ を７０ｋｅＶ、１
×１０15ions／cm2 の条件でイオンインプラを行う。
【００３５】図２（Ｉ）レジスト６０９を除去後、レジ
スト６１１を形成し、コレクタ形成領域６１２に窓あけ
を行い、Ｐ+ を５×１０15ions／cm2 の条件でイオンイ
ンプラを行う。
スト６１１を形成し、コレクタ形成領域６１２に窓あけ
を行い、Ｐ+ を５×１０15ions／cm2 の条件でイオンイ
ンプラを行う。
【００３６】図２（Ｊ）レジスト６１１を除去後、既知
のホト／エッチングを行いベース及びコレクタアクティ
ブ上にＰｏｌｙ６１３と窒化膜７０３及びＰｏｌｙ６１
４と窒化膜７０４を形成する。
のホト／エッチングを行いベース及びコレクタアクティ
ブ上にＰｏｌｙ６１３と窒化膜７０３及びＰｏｌｙ６１
４と窒化膜７０４を形成する。
【００３７】図２（Ｋ）レジスト６１５を用いてエミッ
タ形成領域６１６に窓あけを行い、窒化膜７０４及びＰ
ｏｌｙ６１４をエッチングしエミッタ形成領域６１６を
形成する。
タ形成領域６１６に窓あけを行い、窒化膜７０４及びＰ
ｏｌｙ６１４をエッチングしエミッタ形成領域６１６を
形成する。
【００３８】図２（Ｌ）９５０℃、１０分、ＤｒｙＯ2
雰囲気にて酸化を行い、エミッタ形成領域６１６内に酸
化膜６１７を５００Å形成する。このときの熱処理によ
りＰｏｌｙ６１４からＢ（ボロン）が拡散し、サイドベ
ース層６２０を、又Ｐｏｌｙ６１３からＰ（リン）が拡
散し、コレクタＮ+ 層６１９が形成される。
雰囲気にて酸化を行い、エミッタ形成領域６１６内に酸
化膜６１７を５００Å形成する。このときの熱処理によ
りＰｏｌｙ６１４からＢ（ボロン）が拡散し、サイドベ
ース層６２０を、又Ｐｏｌｙ６１３からＰ（リン）が拡
散し、コレクタＮ+ 層６１９が形成される。
【００３９】図３（Ｍ）ベースインプラを２０ｋｅＶ、
１×１０13、Ｂ+ の条件で行い、その後９００℃、２０
分、Ｎ2 雰囲気でアニール処理する。このことによりメ
インベース層６２１を形成する。
１×１０13、Ｂ+ の条件で行い、その後９００℃、２０
分、Ｎ2 雰囲気でアニール処理する。このことによりメ
インベース層６２１を形成する。
【００４０】図３（Ｎ）既知の異方性ドライエッチング
を用いて、酸化膜エッチングを行い、エミッタ形成領域
６１８内のメインベース６２１上のＳｉＯ2膜を除去す
る。
を用いて、酸化膜エッチングを行い、エミッタ形成領域
６１８内のメインベース６２１上のＳｉＯ2膜を除去す
る。
【００４１】図３（Ｏ）Ｐｏｌｙ−Ｓｉを２５００Å全
面に形成後、Ａｓ+ を１×１０16、４０ｋｅＶの条件で
インプラし、既知のホト／エッチング技術を用いてエミ
ッタ形成領域６１８に同Ｐｏｌｙ−Ｓｉを形成し、エミ
ッタＰｏｌｙ−Ｓｉ６２３を形成する。
面に形成後、Ａｓ+ を１×１０16、４０ｋｅＶの条件で
インプラし、既知のホト／エッチング技術を用いてエミ
ッタ形成領域６１８に同Ｐｏｌｙ−Ｓｉを形成し、エミ
ッタＰｏｌｙ−Ｓｉ６２３を形成する。
【００４２】この後は従来どおりの方法にてＰＳＧＳｉ
Ｏ2 膜を形成後、コンタクトホトリソ及び配線形成を行
いＢｉｐＴｒ．を形成する。
Ｏ2 膜を形成後、コンタクトホトリソ及び配線形成を行
いＢｉｐＴｒ．を形成する。
【００４３】実施例では、窒化膜としてＳｉ3 Ｎ4 膜を
用いたが、フィールドＳｉＯ2 との選択比がとれかつ、
次工程での酸化により酸化されにくい膜であれば何でも
良い。
用いたが、フィールドＳｉＯ2 との選択比がとれかつ、
次工程での酸化により酸化されにくい膜であれば何でも
良い。
【００４４】図８はエミッタＰｏｌｙ形成直前の実施例
／従来例の構造比較である。この図８（ｂ）は従来例で
あり、（ａ）は本実施例である。
／従来例の構造比較である。この図８（ｂ）は従来例で
あり、（ａ）は本実施例である。
【００４５】全面にＣＶＤ（化学的気相成長法）ＳｉＯ
2 を形成後、異方性エッチングにてサイドウォールＢを
形成するが、その際図中Ａ部が酸化膜の異方性エッチン
グの影響を受け酸化膜がエッチング除去されてしまう。
2 を形成後、異方性エッチングにてサイドウォールＢを
形成するが、その際図中Ａ部が酸化膜の異方性エッチン
グの影響を受け酸化膜がエッチング除去されてしまう。
【００４６】ところが図８（ａ）に示す実施例では、
（ｂ）図のＡ部にあたる部分Ｄに窒化膜が存在するた
め、酸化膜の異方性エッチングの影響を受けない。つま
りエミッタ形成直前にメインベース上の酸化膜（図
（ａ）中破線ｃ）を異方性エッチングで除去するが、Ｄ
部は全く影響をうけない。
（ｂ）図のＡ部にあたる部分Ｄに窒化膜が存在するた
め、酸化膜の異方性エッチングの影響を受けない。つま
りエミッタ形成直前にメインベース上の酸化膜（図
（ａ）中破線ｃ）を異方性エッチングで除去するが、Ｄ
部は全く影響をうけない。
【００４７】従って従来例にて示したエミッタＰｏｌｙ
とベースＰｏｌｙとのショートは全くなくなる。
とベースＰｏｌｙとのショートは全くなくなる。
【００４８】
【発明の効果】以上説明したようにこの発明の製造方法
によれば、ベース電極Ｐｏｌｙ−Ｓｉ上に窒化膜が形成
されており、エミッタ電極の開孔を行った後にベース電
極Ｐｏｌｙ−Ｓｉのエミッタ電極開孔領域を酸化するよ
うにしたので、エミッタ電極Ｐｏｌｙ−Ｓｉとベース電
極Ｐｏｌｙ−Ｓｉ間の絶縁膜がエミッタ開孔のためのエ
ッチングに左右されない。従って、一定膜厚を持つ絶縁
膜が形成でき、Ｅ−Ｂ間ショートのないＥ−Ｂ間酸化膜
容量の安定したＢｉｐＴｒ．が形成できる。
によれば、ベース電極Ｐｏｌｙ−Ｓｉ上に窒化膜が形成
されており、エミッタ電極の開孔を行った後にベース電
極Ｐｏｌｙ−Ｓｉのエミッタ電極開孔領域を酸化するよ
うにしたので、エミッタ電極Ｐｏｌｙ−Ｓｉとベース電
極Ｐｏｌｙ−Ｓｉ間の絶縁膜がエミッタ開孔のためのエ
ッチングに左右されない。従って、一定膜厚を持つ絶縁
膜が形成でき、Ｅ−Ｂ間ショートのないＥ−Ｂ間酸化膜
容量の安定したＢｉｐＴｒ．が形成できる。
【図１】本発明の実施例（その１）
【図２】本発明の実施例（その２）
【図３】本発明の実施例（その３）
【図４】従来例（その１）
【図５】従来例（その２）
【図６】従来例（その３）
【図７】ＢｉｐＴｒ拡大図
【図８】実施例／従来例比較
６１０ ベース形成領域 ６１３、６１４、７０１ Ｐｏｌｙ−Ｓｉ ６１４、６１８ エミッタ領域 ６１７ 酸化膜 ６２３ エミッタ ７０２、７０３、７０４ 窒化膜
Claims (1)
- 【請求項１】 バイポーラトランジスタを有する半導体
装置における、そのバイポーラトランジスタ部の製造方
法として、 （ａ）半導体基板上に、前記バイポーラトランジスタ部
として形成したベース電極用のポリシリコン層上に窒化
膜を形成し、 （ｂ）少なくともエミッタ電極形成部領域の、前記ポリ
シリコン層と窒化膜とを除去してエミッタ領域の開孔を
行ない、 （ｃ）その後、前記開孔部に面するベース電極となるポ
リシリコン層側面およびエミッタ用拡散層形成部に、酸
化膜を形成し、 （ｄ）前記構造によってメインベース層を形成した後、
前記エミッタ用拡散層形成部の酸化膜を除去し、その部
分にエミッタ電極用ポリシリコンを形成するようにした
ことを特徴とするバイポーラトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25378291A JPH0594997A (ja) | 1991-10-01 | 1991-10-01 | バイポーラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25378291A JPH0594997A (ja) | 1991-10-01 | 1991-10-01 | バイポーラトランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0594997A true JPH0594997A (ja) | 1993-04-16 |
Family
ID=17256078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25378291A Pending JPH0594997A (ja) | 1991-10-01 | 1991-10-01 | バイポーラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0594997A (ja) |
-
1991
- 1991-10-01 JP JP25378291A patent/JPH0594997A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6379368A (ja) | ポリシリコンエミッタ及びシリサイド化ベ−スを持った高性能ＢｉＣＭＯＳ構成体の製造方法 | |
| JPH05347383A (ja) | 集積回路の製法 | |
| US4408387A (en) | Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask | |
| EP0296627A2 (en) | Method for manufacturing a semiconductor device | |
| JPH073813B2 (ja) | 電界効果トランジスタ及びバイポーラトランジスタ構造の製造方法、集積回路製造方法、半導体デバイス製造方法、及び半導体構造の製造方法 | |
| US4525922A (en) | Method of producing a semiconductor device | |
| US5324672A (en) | Manufacturing method for bipolar transistor | |
| US4231819A (en) | Dielectric isolation method using shallow oxide and polycrystalline silicon utilizing a preliminary etching step | |
| US4283235A (en) | Dielectric isolation using shallow oxide and polycrystalline silicon utilizing selective oxidation | |
| KR100301531B1 (ko) | 트랜지스터 특성을 저하시키지 않는 바이폴라 트랜지스터 제조 방법 | |
| JPH06232351A (ja) | ＢｉＣＭＯＳ型半導体装置及びその製造方法 | |
| JPH0594997A (ja) | バイポーラトランジスタの製造方法 | |
| US5893743A (en) | Process of fabricating semiconductor device | |
| JP3241150B2 (ja) | 高速バイポーラトランジスタの製造方法 | |
| JP3537494B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3068733B2 (ja) | 半導体装置の製造方法 | |
| KR940010516B1 (ko) | 자기정합 기술을 이용한 바이폴라 트랜지스터의 제조방법 | |
| JPH06188259A (ja) | 半導体装置の製造方法 | |
| JP3164375B2 (ja) | トランジスタを形成する方法 | |
| JP4593888B2 (ja) | 半導体装置の製造方法 | |
| JPH0684930A (ja) | バイポーラトランジスタの製造方法 | |
| JPH05235009A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6145392B2 (ja) | ||
| JPH0312768B2 (ja) | ||
| JPH04124833A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20001219 |