JPS61219169A

JPS61219169A - 半導体装置の製造方法

Info

Publication number: JPS61219169A
Application number: JP60059409A
Authority: JP
Inventors: Tsunenori Yamauchi; 経則山内
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1985-03-26
Filing date: 1985-03-26
Publication date: 1986-09-29

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概　要〕バイポーラトランジスタＩＣにおいて深いエミッタ領域
と浅いエミッタ領域の両方が必要な場合、これら両方の
領域の拡散を厳格に制御することは困難であるが、先ず
浅いエミッタ領域に拡散係数の小さいドーパントを導入
し、それより後に、深いエミγり領域に拡散係数の大き
いドーパントの熱処理を行なうことによって高い精度で
制御することができる。

〔産業上の利用分野〕

本発明は半導体装置の製造方法、特に、半導体基板に深
いエミッタ領域と浅いエミッタ領域の両方を含むバイポ
ーラトランジスタＩＣの製造方法に係る。

〔従来の技術〕

バイポーラトランジスタにおいて、耐圧を向上するため
にはエミッタ領域を深く形成する必要があり、またスイ
ッチング速度を高めるためにはエミッタ領域を浅く形成
する必要がある。高耐圧トランジスタと高速トランジス
タの両方、すなわち、深いエミッタ領域と浅いエミッタ
領域の両方を有するバイポーラトランジスタＩＣが望ま
しい場合が考えられる。しかし、そのようなＩＣが既に
作られているかどうか、また作られているとしてその製
法がどのようなものであるか、本発明者は知らない。

〔発明が解決しようとする問題点〕

しかしながら、同−ＩＣ内に深い拡散領域（深いエミッ
タ領域）と浅い拡散領域（浅いエミッタ領域）の両方を
形成すべき場合、普通の考え方からすれば、浅い拡散領
域の制御の方が深い拡散領域の制御よりも困難であり、
浅い拡散領域を形成した後に深い拡散領域を形成すると
後の深い拡散領域を形成するための熱処理で浅い拡散領
域のドーパントが再拡散して所期の浅い拡散領域が形成
されないという問題があるので、先ず深い拡散領域（深
いエミッタ領域）を形成し、次いで浅い拡散領域（浅い
エミッタ領域）が形成されるであろう。

しかしながら、このようにして浅いエミッタ領域を深い
エミッタ領域より後で形成するとすると、浅いエミッタ
領域を形成するために少なくとも１回の熱処理が必要で
あり、その熱処理は通常８００℃以上の温度である。そ
のため、この熱処理の際に、既に作成されている深いエ
ミッタ領域に導入されているドーパントが再拡散する。

ところが、高耐圧（すなわち深いエミッタ領域）のバイ
ポーラトランジスタが、同時に、所定の電流増幅率（ｈ
ｐい例えば１００）を有することが要求される場合があ
る。電流増幅率を制御するためには、ベース領域とエミ
ッタ領域の深さの差（いわゆるベース幅）を厳格に制御
する必要がある。にもかかわらず、上述の深いエミッタ
領域のドーパントの再拡散は、上記のベース幅を変更し
、その結果、電流増幅率が変化する。そこで、これを防
止するために、最初に深いエミッタ領域を形成する工程
で電流増幅率を４０程度にしておいて、浅いエミッタ領
域を形成するための熱処理の際に電流増幅率４ｔｏｏに
する′ことが考えられる。しかしながら、このような方
法では電流増幅率の精密なコントロールは不可能である
。

〔問題点を解決するための手段〕

本発明は、上記問題点を解決するために、（１）深いエ
ミッタ領域を形成するための熱処理より以前に浅いエミ
ッタ領域へドーパントを導入すると共に、（２）浅いエ
ミッタ領域を形成するためのドーパントとして深いエミ
ッタ領域を形成するためのドーパントより拡散係数が大
きいドーパントを用いる。

すなわち、深いエミッタ領域を形成するための熱処理を
最後に行なうことによって深いエミッタ領域の制御、す
なわち、電流増幅率の制御を精密に行なう。それと同時
に、浅いエミッタ領域の制御性を高めるために、浅いエ
ミッタ領域には拡散係数の小さいドーパントを、一方、
深いエミッタ領域には拡散係数の大きいドーパントを用
いる。

これによって、浅いエミッタ領域にドーパントを予め導
入した後に深いエミッタ領域を形成するために熱処理を
行なっても、浅いエミッタ領域内のドーパントが必要以
上に拡散あるいは再拡散することが防止される。拡散係
数としては、シリコン半導体中の場合、リンが太きく（
１０００℃で１、５　Ｘ　１０−Ｉ３ｃｆＡ／５ｅｃ）
、ヒ素およびアンチモンが小さい（それぞれ、１０００
℃で１．２Ｘ１０−”ｃｒＡ　／　ｓｅｃおよび３−　
ＯＸ　１０−”　ｃ＋＋！／５ｅｃ）ので、これらを使
い分けることができる。

深いエミッタ領域を形成するための熱処理以前に行なう
浅いエミッタ領域およびそれと関連するベース領域への
ドーパントの導入は、イオン打込み法あるいは熱拡散法
のいずれによってもよい。

また、深いエミッタ領域の形成自体もイオン打込み法あ
るいは熱拡散法のいずれであってもよい。

深いエミッタ領域形成のための熱処理が、浅いエミッタ
領域等形成のためのアニール処理を兼ねてもよい。さら
に、深いエミッタ領域を形成するドーパントを、浅いエ
ミッタ領域等にドーパントを導入するより以前に導入し
ておいてもよい。

〔実施例〕

図面を参照して実施例について説明する。

第１図を参照すると、２はｐ形シリコンウェハ、４は厚
さ６μｍのｎ形エピタキシャルシリコン層（以下、ｐ形
シリンコン２およびｎ形エピタキシャル層４またはｎ形
エピタキシャル層４単独を単に「シリコン本体６」ある
いは「本体６」と称する）、８．１０はｐ形アイソレー
ション領域、１２．１４はｎ形埋込層、１６はｎ゛形コ
レクタコンタクト領域、１８はｎ１形ドレインコンタク
ト領域、２０は厚さ１５０ｎｍ以下、例えば、５０ｎｍ
の表面二酸化シリコン（ＳｔＯｚ）　薄膜である。この
５ｔ（ｈｆｆｌ膜２０はシリコン本体６を洗浄後表面を
酸化して形成する。

第２図参照すると、厚さ１μｍのレジスト２２をＳｉＯ
□薄膜２０上に塗布し、バターニングして窓開けを行な
う。その窓を介して、ｐ形ベース領域を形成すべき領域
２４にホウ素イオンを６０ｋｅＶ、５　Ｘ　Ｉ　Ｑ　”
ｃｍ−”の条件で選択的にイオン打込みする。このとき
イオンは５ｔｏｚｆｌｉｔ膜２０を通過する。

レジスト２２を除去して３０分間１１００〜１１５０℃
の温度で熱処理する。

第３図を参照すると、レジスト２６を用いて、浅いｎ゛
形エミッタ領域を形成すべき領域２８にヒ素イオンを１
５０ｋｅＶ　、Ｉ　Ｘ　１０　′３〜５　ＸＩＯ”ｃｌ
ｌｌ　−”の条件で選択的にイオン打込みする。

第４図を参照すると、レジスト３０を用いて、浅いｐ形
ベース領域を形成すべき領域３２にホウ素イオン１５０
ｋｅＶ　、５　Ｘ　ｌ　Ｏ”〜５　ＸＩＯ”ｅｌｍ−”
の条件で選択的にイオン打込みする。なお、このホウ素
イオンの打込みと前述のヒ素イオンの打込みはどちらが
先でもよい。

第５図を参照すると、レジス）３０を除去後、Ｓｉｎ、
薄膜２０上にＣｖＤ法Ｔ：　Ｓ　ｉ　Ｏｚ層３４を例え
ば４００ｎｎ＋の厚さに堆積し、エミッタ拡散用窓３６
を開孔する。深いｎ゛形エミフタ領域を形成すべき領域
３８に臭化リン（ＰＢｒｓ）をソースガスとして用いて
９００〜１０００℃３０分間でリンを選択的に熱拡散す
る。この熱処理の際、同時に、窓３４の中にＰＳＧ層４
０が形成され、かつイオン打込みされていた浅いエミッ
タ領域２８および浅いベース８Ｎ域３２がアニールされ
る。

この熱拡散処理（熱処理）の後、深いエミッタ領域３８
は深さ０．５〜１μｍ、深いベース領域２２は深さ１〜
２μｍ（深いエミッタ領域３８と深いベース領域２２の
深さの差は０．５〜１μｍ）、浅いエミッタ領域２８は
深さ０．１〜０．２μｍ、浅いベース領域３２は深さ０
．３〜０．５μｍである。

第６図を参照すると、ＳｉＯ□層３４．２０に窓を開孔
し、アルミニウム層を堆積し、それをパターニングする
とこによって電極４２，４４，４６゜４８．５０．５２
を形成する。

こうして得られるバイポーラトランジスタＩＣは、深い
エミッタ領域を有するトランジスタがコレクタとエミッ
タ間の耐圧Ｖ　ＣＥＯとして例えば４０ボルトを有し、
かつ電流増幅率として例えば１００のよく制御された値
を有する。また、浅いエミッタ領域を有するトランジス
タが耐圧Ｖ　ＣＥＯとして例えば２０ボルトを有し、か
つ電流増幅率として例えば１００のよく制御された値を
有し、高周波動作として２ＧＨｚが可能となる。

以上の実施例では深いエミッタ領域３８を熱拡散法で作
成したが、イオン打込みとアニールによって作成しても
よい。このイオン打込みとアニールによる場合にも、前
の実施例における第１図から第４図までの工程は同じで
よい。その後、第７図を参照すると、第４図のレジスト
３０を除去後、レジスト５４をマスクとして、深いｎ４
形エミツタ領域を形成すべき領域５６にリンイオンを１
２０ｋｅＶ　、、　５　Ｘ　１０　”ｅｌｍ−”の条件
で選択的ニイオン打込みする。第８図を参照すると、レ
ジスト５４を除去後、５ｉｎｔ薄膜２０の上全面にＣｖ
Ｄ法テＳ　ｉ　Ｏｚ膜５８を例えば’４００ｎｎ＋の厚
さに形成し、電極６０．６２，６４，６６．６８．７０
を形成する。

なお、付言すると、従来一般的である方法で深いエミッ
タ領域を作成後に浅いエミッタ領域を作成する場合、通
常、深いエミッタ拡散は熱拡散法で作成される。その場
合、深いエミッタ領域を形成する選択的熱拡散のための
マスクとして比較的厚いＳｉＯ□膜が半導体本体上に形
成される。その後、浅いエミッタ領域は浅い拡散なので
イオン打込み法を利用するとすると、その厚いＳｉＯ□
膜に浅いエミッタ領域および浅いベース領域に窓を開け
、薄い表面酸化膜を形成し、その上からイオン打込みを
行なうことになる。その後、浅いエミッタ電極および浅
いベース電極を形成すると、これらの電極の下の絶縁膜
は薄いＳｉ０ｇ膜である。そのため、浅いエミッタ領域
を有するバイポーラトランジスタにおいて耐圧が低いと
いう欠点が、あった。この欠点は、前述した本発明の方
法は解決されていることは第６図および第８図に明らか
であろう。

〔発明の効果〕

本発明により、バイポーラトランジスタＩＣにおいて、
深いエミッタ領域と浅いエミッタ領域の両方を高い精度
で制御して形成することができ、高耐圧、所定電流増幅
率、高スィッチング速度のいずれをも満足するバイポー
ラトランジスタＩＣが提供される。

【図面の簡単な説明】

第１図から第６図は本発明の１実施例の方法による半導
体装置の製造工程を説明する半導体装置の断面図、第７
図および第８図は別の実施例の同様な断面図である。２・・・ｐ形シリコンウェハ、４・・・ｎ形エピタキシ
ャルシリコン層、６・・・本体、２０・・・ＳｉＯ□薄
膜、２４・・・深いｐ形ベース領域、２８・・・浅いエ
ミッタ領域、３２・・・浅いベース領域、３４．５８・
・・５ｉＯｚ層、３８．５６・・・深いエミッタ領域、
４０・・・２８０層。

Claims

【特許請求の範囲】１、半導体基板に、深いエミッタ領域を有するバイポー
ラトランジスタと、該深いエミッタ領域より実質的に浅
いエミッタ領域を有するバイポーラトランジスタとを有
する半導体装置を製造する際に、上記半導体基板の上記浅いエミッタ領域を形成すべき領
域に第１のドーパントを導入する工程と、該第１のドー
パントの導入工程より後に、該第１のドーパントより大
きい拡散係数を有する第２のドーパントに関する熱処理
を行なって上記半導体基板に上記深いエミッタ領域を形
成する工程とを含むことを特徴とする半導体装置の製造
方法。