JPH05218306A - 半導体集積回路およびその製造方法 - Google Patents
半導体集積回路およびその製造方法Info
- Publication number
- JPH05218306A JPH05218306A JP351792A JP351792A JPH05218306A JP H05218306 A JPH05218306 A JP H05218306A JP 351792 A JP351792 A JP 351792A JP 351792 A JP351792 A JP 351792A JP H05218306 A JPH05218306 A JP H05218306A
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon
- resistance
- oxide film
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Element Separation (AREA)
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】 （修正有）
【目的】抵抗値のばらつきが小さく、平坦度の優れた半
導体集積回路用のポリシリコン抵抗を形成する。 【構成】窒化膜８および厚い酸化膜５に埋め込まれたポ
リシリコン１３、低抵抗ポリシリコン９、抵抗電極２１
が抵抗素子を構成している。窒化膜８および厚い酸化膜
５をエッチングしたのちポリシリコン１３を堆積し、エ
ッチバックして平坦化する。 【効果】抵抗素子を構成するポリシリコンの加工精度が
良く、抵抗値のばらつきが小さい。さらに平坦化により
段差が解消されているので、オープンやショートの恐れ
がない。
導体集積回路用のポリシリコン抵抗を形成する。 【構成】窒化膜８および厚い酸化膜５に埋め込まれたポ
リシリコン１３、低抵抗ポリシリコン９、抵抗電極２１
が抵抗素子を構成している。窒化膜８および厚い酸化膜
５をエッチングしたのちポリシリコン１３を堆積し、エ
ッチバックして平坦化する。 【効果】抵抗素子を構成するポリシリコンの加工精度が
良く、抵抗値のばらつきが小さい。さらに平坦化により
段差が解消されているので、オープンやショートの恐れ
がない。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路およびそ
の製造方法に関し、ドープトポリシリコン抵抗を有する
半導体集積回路およびその製造方法に関するものであ
る。
の製造方法に関し、ドープトポリシリコン抵抗を有する
半導体集積回路およびその製造方法に関するものであ
る。
【０００２】
【従来の技術】エピタキシャル層に形成した拡散抵抗に
比べて、不純物をドープしたポリシリコン抵抗は寄生容
量が大幅に小さいので、高周波帯での特性が優れてい
る。そのため高周波帯用の半導体集積回路にはポリシリ
コン抵抗が用いられることが多い。
比べて、不純物をドープしたポリシリコン抵抗は寄生容
量が大幅に小さいので、高周波帯での特性が優れてい
る。そのため高周波帯用の半導体集積回路にはポリシリ
コン抵抗が用いられることが多い。
【０００３】ＮＰＮバイポーラトランジスタおよびポリ
シリコン抵抗を搭載した半導体集積回路について、図３
を参照して説明する。
シリコン抵抗を搭載した半導体集積回路について、図３
を参照して説明する。
【０００４】Ｐ型シリコン基板１に形成されたＮ+ 型埋
込層２上にＮ型エピタキシャル層３が形成されている。
Ｎ+ 型埋込層２およびＮ型エピタキシャル層３は、反転
防止用Ｐ+ 型チャネルストッパ４および厚い酸化膜５に
よって素子間分離されている。
込層２上にＮ型エピタキシャル層３が形成されている。
Ｎ+ 型埋込層２およびＮ型エピタキシャル層３は、反転
防止用Ｐ+ 型チャネルストッパ４および厚い酸化膜５に
よって素子間分離されている。
【０００５】Ｎ型エピタキシャル層３には選択拡散法ま
たはイオン注入法により硼素が拡散されたベース７およ
び、砒素または燐が拡散されたエミッタ１０が形成され
ている。同様にコレクタ領域では砒素または燐が拡散さ
れてＮ+ 型埋込層２から引き上げてポリシリコン９を介
してコレクタ電極２０に接続されている。
たはイオン注入法により硼素が拡散されたベース７およ
び、砒素または燐が拡散されたエミッタ１０が形成され
ている。同様にコレクタ領域では砒素または燐が拡散さ
れてＮ+ 型埋込層２から引き上げてポリシリコン９を介
してコレクタ電極２０に接続されている。
【０００６】寄生容量を低減するため、素子間分離用の
厚い酸化膜５に形成された窒化膜８上に不純物をドープ
したポリシリコン１３からなる抵抗素子が形成されてい
る。
厚い酸化膜５に形成された窒化膜８上に不純物をドープ
したポリシリコン１３からなる抵抗素子が形成されてい
る。
【０００７】
【発明が解決しようとする課題】ポリシリコン抵抗を形
成する際に、ポリシリコンを薄くするとマイグレーショ
ンで信頼性が下って高抵抗素子の形成が困難になる。
成する際に、ポリシリコンを薄くするとマイグレーショ
ンで信頼性が下って高抵抗素子の形成が困難になる。
【０００８】マイグレーションを考慮して厚いポリシリ
コンが用いられるが、レジストをマスクとしてポリシリ
コンをドライエッチングまたはウェットエッチングして
パターニングするとき、サイドエッチング量が増加す
る。そのため加工寸法精度が悪くなって抵抗値のばらつ
きが大きくなるという問題があった。
コンが用いられるが、レジストをマスクとしてポリシリ
コンをドライエッチングまたはウェットエッチングして
パターニングするとき、サイドエッチング量が増加す
る。そのため加工寸法精度が悪くなって抵抗値のばらつ
きが大きくなるという問題があった。
【０００９】またポリシリコンを厚くすると、図３に示
すように、ポリシリコン１３と下地窒化膜８との段差が
大きくなる。ポリシリコンカバー絶縁膜１４と下地窒化
膜８との段差が大きくなる。そのためポリシリコン１３
に接続する電極を形成するとき、配線金属が段切れして
オープンになったり、段差の側壁に金属残りが生じてシ
ョートしたりするという問題があった。
すように、ポリシリコン１３と下地窒化膜８との段差が
大きくなる。ポリシリコンカバー絶縁膜１４と下地窒化
膜８との段差が大きくなる。そのためポリシリコン１３
に接続する電極を形成するとき、配線金属が段切れして
オープンになったり、段差の側壁に金属残りが生じてシ
ョートしたりするという問題があった。
【００１０】さらに高抵抗のポリシリコン抵抗において
は、配線金属とのコンタクト抵抗を低減するため図３に
示す低抵抗ポリシリコン層１７を形成しなければならな
い。そのため一層段差が大きくなって、オープンやショ
ートが頻発する。
は、配線金属とのコンタクト抵抗を低減するため図３に
示す低抵抗ポリシリコン層１７を形成しなければならな
い。そのため一層段差が大きくなって、オープンやショ
ートが頻発する。
【００１１】ＳＯＧ膜を塗布したのち熱処理して平坦化
する方法があるが、製造工程が長くなり複雑になる。そ
のうえ熱履歴が増えてポリシリコンの層抵抗が変動し
て、抵抗値のばらつきが大きくなるという問題がある。
する方法があるが、製造工程が長くなり複雑になる。そ
のうえ熱履歴が増えてポリシリコンの層抵抗が変動し
て、抵抗値のばらつきが大きくなるという問題がある。
【００１２】
【課題を解決するための手段】本発明の半導体集積回路
は、半導体基板上に形成された素子間分離用の絶縁膜に
ポリシリコンからなる抵抗素子が埋め込まれ、前記抵抗
素子の表面が酸化膜および窒化膜のうち少なくとも１つ
で保護されているものである。
は、半導体基板上に形成された素子間分離用の絶縁膜に
ポリシリコンからなる抵抗素子が埋め込まれ、前記抵抗
素子の表面が酸化膜および窒化膜のうち少なくとも１つ
で保護されているものである。
【００１３】また本発明の半導体集積回路の製造方法
は、半導体基板上に形成された素子間分離用の絶縁膜を
選択的にエッチングして所定の深さの開口を形成する工
程と、不純物をドープしたポリシリコンを全面に堆積す
る工程と、前記ポリシリコンをエッチバックして前記開
口にのみ前記ポリシリコンを残す工程とを含むものであ
る。
は、半導体基板上に形成された素子間分離用の絶縁膜を
選択的にエッチングして所定の深さの開口を形成する工
程と、不純物をドープしたポリシリコンを全面に堆積す
る工程と、前記ポリシリコンをエッチバックして前記開
口にのみ前記ポリシリコンを残す工程とを含むものであ
る。
【００１４】
【実施例】本発明の一実施例について、図２（ｃ）を参
照して説明する。
照して説明する。
【００１５】Ｐ型シリコン基板１上に砒素または燐がド
ープされたＮ+ 型埋込層２およびＮ型エピタキシャル層
３が形成されている。Ｐ+ 型拡散層からなるチャネルス
トッパ４が形成され、その上にＬＯＣＯＳ選択酸化法に
よる厚い酸化膜５が形成されて素子間分離が行なわれて
いる。
ープされたＮ+ 型埋込層２およびＮ型エピタキシャル層
３が形成されている。Ｐ+ 型拡散層からなるチャネルス
トッパ４が形成され、その上にＬＯＣＯＳ選択酸化法に
よる厚い酸化膜５が形成されて素子間分離が行なわれて
いる。
【００１６】エピタキシャル層３上の薄い酸化膜６を介
して、レジスト（図示せず）をマスクとして硼素をイオ
ン注入することにより、ベース７が形成されている。エ
ミッタ１０は薄い酸化膜６および窒化膜８に形成された
開口から熱拡散、またはポリシリコン９上からイオン注
入、アニールして形成される。本実施例ではポリシリコ
ン９中の砒素を不活性ガス雰囲気で熱処理してエミッタ
１０が形成されている。
して、レジスト（図示せず）をマスクとして硼素をイオ
ン注入することにより、ベース７が形成されている。エ
ミッタ１０は薄い酸化膜６および窒化膜８に形成された
開口から熱拡散、またはポリシリコン９上からイオン注
入、アニールして形成される。本実施例ではポリシリコ
ン９中の砒素を不活性ガス雰囲気で熱処理してエミッタ
１０が形成されている。
【００１７】砒素または燐を熱拡散してＮ+ 型埋込層２
に達する深いコレクタ引き上げ層が、低抵抗ポリシリコ
ン９を隔ててコレクタ電極の直下に形成されている。
に達する深いコレクタ引き上げ層が、低抵抗ポリシリコ
ン９を隔ててコレクタ電極の直下に形成されている。
【００１８】ポリシリコン抵抗１３はレジスト（図示せ
ず）をマスクとして窒化膜８および厚い酸化膜５をドラ
イエッチングして形成された開口に埋め込まれている。
ず）をマスクとして窒化膜８および厚い酸化膜５をドラ
イエッチングして形成された開口に埋め込まれている。
【００１９】さらにベース電極１８、ポリシリコン９上
のエミッタ電極１９およびコレクタ電極２０、ポリシリ
コン９上の抵抗電極２１が形成されている。
のエミッタ電極１９およびコレクタ電極２０、ポリシリ
コン９上の抵抗電極２１が形成されている。
【００２０】つぎに本発明の一実施例の製造方法につい
て、図１（ａ）〜（ｃ）および図２（ａ）〜（ｃ）を参
照して説明する。
て、図１（ａ）〜（ｃ）および図２（ａ）〜（ｃ）を参
照して説明する。
【００２１】はじめに図１（ａ）に示すように、Ｐ型シ
リコン基板１上にＮ+ 型埋込層２を形成したのち厚さ１
〜２μｍのエピタキシャル層３を成長する。つぎに選択
拡散によりＮ+ 型埋込層２に達するチャネルストッパ４
を形成したのち、ＬＯＣＯＳ選択酸化により素子間分離
用の厚さ２μｍの酸化膜５を形成して素子間分離を行な
う。つぎに薄い酸化膜６を形成したのち、フォトレジス
ト（図示せず）をマスクとしてボロンをイオン注入して
キャリア濃度１×１０15〜１×１０16ｃｍ-2のベース７
を形成し、全面を窒化膜８で被覆する。
リコン基板１上にＮ+ 型埋込層２を形成したのち厚さ１
〜２μｍのエピタキシャル層３を成長する。つぎに選択
拡散によりＮ+ 型埋込層２に達するチャネルストッパ４
を形成したのち、ＬＯＣＯＳ選択酸化により素子間分離
用の厚さ２μｍの酸化膜５を形成して素子間分離を行な
う。つぎに薄い酸化膜６を形成したのち、フォトレジス
ト（図示せず）をマスクとしてボロンをイオン注入して
キャリア濃度１×１０15〜１×１０16ｃｍ-2のベース７
を形成し、全面を窒化膜８で被覆する。
【００２２】つぎに図１（ｂ）に示すように、レジスト
１１をマスクとしてＣＦ4 ガスを用いたドライエッチン
グにより窒化膜８および厚い酸化膜５をエッチングして
開口１２を形成する。
１１をマスクとしてＣＦ4 ガスを用いたドライエッチン
グにより窒化膜８および厚い酸化膜５をエッチングして
開口１２を形成する。
【００２３】つぎに図１（ｃ）に示すように、レジスト
１１を除去したのち全面にポリシリコン１３を堆積した
のち、熱拡散またはイオン注入およびアニールによりポ
リシリコン１３に砒素または燐をドープする。ここで砒
素または燐をドープしたポリシリコン１３を堆積して工
程を短縮することもできる。
１１を除去したのち全面にポリシリコン１３を堆積した
のち、熱拡散またはイオン注入およびアニールによりポ
リシリコン１３に砒素または燐をドープする。ここで砒
素または燐をドープしたポリシリコン１３を堆積して工
程を短縮することもできる。
【００２４】つぎに図２（ａ）に示すように、レジスト
（図示せず）を回転塗布したのち、異方性ドライエッチ
ングにより、レジストおよびポリシリコン１３を窒化膜
８が露出するまでエッチバックする。
（図示せず）を回転塗布したのち、異方性ドライエッチ
ングにより、レジストおよびポリシリコン１３を窒化膜
８が露出するまでエッチバックする。
【００２５】つぎに図２（ｂ）に示すように、ポリシリ
コン１３の表面を９００℃のスチーム雰囲気で熱酸化し
て酸化膜１４を形成したのち選択エッチングして、エミ
ッタ開口１５、コレクタコンタクト１６、ポリシリコン
コンタクトを形成する。
コン１３の表面を９００℃のスチーム雰囲気で熱酸化し
て酸化膜１４を形成したのち選択エッチングして、エミ
ッタ開口１５、コレクタコンタクト１６、ポリシリコン
コンタクトを形成する。
【００２６】ここで熱酸化による酸化膜１４の代りにＣ
ＶＤによる酸化膜または窒化膜を用いることもできる。
ＶＤによる酸化膜または窒化膜を用いることもできる。
【００２７】つぎに図２（ｃ）に示すように、燐または
砒素をドープしたポリシリコン９を堆積し、熱処理して
エミッタ１０を形成したのちエッチバックしてアルミニ
ウム系の金属からなるベース電極１８、エミッタ電極１
９、コレクタ電極２０、抵抗電極２１を形成して半導体
集積回路が完成する。
砒素をドープしたポリシリコン９を堆積し、熱処理して
エミッタ１０を形成したのちエッチバックしてアルミニ
ウム系の金属からなるベース電極１８、エミッタ電極１
９、コレクタ電極２０、抵抗電極２１を形成して半導体
集積回路が完成する。
【００２８】本実施例では窒化膜８および厚い酸化膜５
をドライエッチンしてポリシリコン１３を埋め込むの
で、平面寸法精度が優れている。抵抗値のばらつきの小
さい抵抗素子を得ることができる。
をドライエッチンしてポリシリコン１３を埋め込むの
で、平面寸法精度が優れている。抵抗値のばらつきの小
さい抵抗素子を得ることができる。
【００２９】本発明はＮＰＮバイポーラトランジスタの
ほか、ＰＮＰバイポーラトランジスタを含む相補型バイ
ポーラ集積回路や、ＭＯＳ集積回路およびＢｉ−ＣＭＯ
Ｓ集積回路にも適用することができる。
ほか、ＰＮＰバイポーラトランジスタを含む相補型バイ
ポーラ集積回路や、ＭＯＳ集積回路およびＢｉ−ＣＭＯ
Ｓ集積回路にも適用することができる。
【００３０】
【発明の効果】窒化膜および厚い酸化膜をドライエッチ
ンした開口にポリシリコンを埋め込む。平面形状の寸法
精度が優れているので、抵抗値のばらつきの小さい抵抗
素子を得ることができる。
ンした開口にポリシリコンを埋め込む。平面形状の寸法
精度が優れているので、抵抗値のばらつきの小さい抵抗
素子を得ることができる。
【００３１】さらにポリシリコン抵抗および表面保護絶
縁膜による段差がなく、極めて平坦な抵抗素子を形成す
ることができる。その結果、ポリシリコン抵抗素子の厚
さの設計自由度が大きい、製造工程が短縮されるという
効果がある。また配線金属の段切れ、段差の金属残りな
どの問題が解消した。
縁膜による段差がなく、極めて平坦な抵抗素子を形成す
ることができる。その結果、ポリシリコン抵抗素子の厚
さの設計自由度が大きい、製造工程が短縮されるという
効果がある。また配線金属の段切れ、段差の金属残りな
どの問題が解消した。
【００３２】高精度の抵抗素子を歩留良く生産すること
が可能になった。
が可能になった。
【図１】本発明の第１の実施例の前半工程を示す断面図
である。
である。
【図２】本発明の第１の実施例の後半工程を示す断面図
である。
である。
【図３】従来の半導体集積回路の製造方法を示す断面図
である。
である。
１ Ｐ型シリコン基板 ２ Ｎ+ 型埋込層 ３ エピタキシャル層 ４ チャネルストッパ ５ 厚い酸化膜 ６ 薄い酸化膜 ７ ベース ８ 窒化膜 ９ ポリシリコン １０ レジスト １１ ポリシリコン １２ 開口 １３ ポリシリコン １４ 酸化膜 １５ エミッタ開口 １６ コレクタコンタクト １７ 低抵抗ポリシリコン １８ ベース電極 １９ エミッタ電極 ２０ コレクタ電極 ２１ 抵抗電極
Claims (2)
- 【請求項１】 半導体基板上に形成された素子間分離用
の絶縁膜にポリシリコンからなる抵抗素子が埋め込ま
れ、前記抵抗素子の表面が酸化膜および窒化膜のうち少
なくとも１つで保護されている半導体集積回路。 - 【請求項２】 半導体基板上に形成された素子間分離用
の絶縁膜を選択的にエッチングして所定の深さの開口を
形成する工程と、不純物をドープしたポリシリコンを全
面に堆積する工程と、前記ポリシリコンをエッチバック
して前記開口にのみ前記ポリシリコンを残す工程とを含
む半導体集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP351792A JPH05218306A (ja) | 1992-01-13 | 1992-01-13 | 半導体集積回路およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP351792A JPH05218306A (ja) | 1992-01-13 | 1992-01-13 | 半導体集積回路およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05218306A true JPH05218306A (ja) | 1993-08-27 |
Family
ID=11559562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP351792A Withdrawn JPH05218306A (ja) | 1992-01-13 | 1992-01-13 | 半導体集積回路およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05218306A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4843508A (en) * | 1987-06-10 | 1989-06-27 | Perfectdata Corporation | Cleaning cartridge for cleaning the drive head/drive wheel of a cartridge tape drive system |
| US6894365B2 (en) | 1998-11-09 | 2005-05-17 | Ricoh Company, Ltd. | Semiconductor device having an integral resistance element |
-
1992
- 1992-01-13 JP JP351792A patent/JPH05218306A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4843508A (en) * | 1987-06-10 | 1989-06-27 | Perfectdata Corporation | Cleaning cartridge for cleaning the drive head/drive wheel of a cartridge tape drive system |
| US6894365B2 (en) | 1998-11-09 | 2005-05-17 | Ricoh Company, Ltd. | Semiconductor device having an integral resistance element |
| US7151038B2 (en) | 1998-11-09 | 2006-12-19 | Ricoh Company, Ltd. | Semiconductor device having an integral resistance element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4839305A (en) | Method of making single polysilicon self-aligned transistor | |
| JPH05347383A (ja) | 集積回路の製法 | |
| US4343080A (en) | Method of producing a semiconductor device | |
| US3933528A (en) | Process for fabricating integrated circuits utilizing ion implantation | |
| JPH038343A (ja) | バイポーラトランジスタとその製造方法 | |
| JPH0611053B2 (ja) | 半導体装置の製造方法 | |
| CA1139014A (en) | Method of manufacturing a device in a silicon wafer | |
| US4231819A (en) | Dielectric isolation method using shallow oxide and polycrystalline silicon utilizing a preliminary etching step | |
| US4283235A (en) | Dielectric isolation using shallow oxide and polycrystalline silicon utilizing selective oxidation | |
| GB2063561A (en) | Semiconductor device and manufacturing method therefor | |
| EP0076147B1 (en) | Method of producing a semiconductor device comprising an isolation region | |
| KR910000020B1 (ko) | 반도체장치의 제조방법 | |
| JPH05218306A (ja) | 半導体集積回路およびその製造方法 | |
| US5188972A (en) | Method for making bipolar transistor by self-aligning the emitter to the base contact diffusion | |
| US5843828A (en) | Method for fabricating a semiconductor device with bipolar transistor | |
| EP0378164A2 (en) | Bipolar transistor and method of manufacturing the same | |
| JPS6231507B2 (ja) | ||
| JP2936615B2 (ja) | 半導体装置の製造方法 | |
| JPH0136710B2 (ja) | ||
| JPH0130310B2 (ja) | ||
| JPH0258781B2 (ja) | ||
| JPS61108169A (ja) | 半導体装置 | |
| JPH0418461B2 (ja) | ||
| WO1992014262A1 (en) | Semiconductor structure and method for making same | |
| JPS63114261A (ja) | トランジスタ用の自己整合型ベース分路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990408 |