DE19521985B4 - Halbleitervorrichtung und diesbezügliches Herstellungsverfahren - Google Patents

Halbleitervorrichtung und diesbezügliches Herstellungsverfahren Download PDF

Info

Publication number
DE19521985B4
DE19521985B4 DE19521985A DE19521985A DE19521985B4 DE 19521985 B4 DE19521985 B4 DE 19521985B4 DE 19521985 A DE19521985 A DE 19521985A DE 19521985 A DE19521985 A DE 19521985A DE 19521985 B4 DE19521985 B4 DE 19521985B4
Authority
DE
Germany
Prior art keywords
layer
semiconductor device
film resistor
silicon
tungsten
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE19521985A
Other languages
English (en)
Other versions
DE19521985A1 (de
Inventor
Hideya Nagoya Yamadera
Takeshi Nagoya Ohwaki
Yasunori Nagoya Taga
Makio Ichinomiya Iida
Makoto Toyoake Ohkawa
Hirofumi Okazaki Abe
Yoshihiko Toyoake Isobe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE19521985A1 publication Critical patent/DE19521985A1/de
Application granted granted Critical
Publication of DE19521985B4 publication Critical patent/DE19521985B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Halbleitervorrichtung mit:
einem Siliziumsubstrat (1);
einer ersten auf dem Siliziumsubstrat (1) gebildeten Isolatorschicht (2) aus einem Siliziumoxidtyp;
einem auf der ersten Isolatorschicht (2) gebildeten Dünnschichtwiderstand (3) als Schmelzsicherung, der eine Legierung aus Chrom, Silizium und Wolfram ist;
einem auf dem Dünnschichtwiderstand (3) gebildeten Verdrahtungsteil (5) aus Aluminium oder einer Legierung davon; und
einer in Kontakt mit dem Verdrahtungsteil (5) und dem Dünnschichtwiderstand (3) befindlichen Passivierungsschicht (8), die aus wenigstens einer aus Siliziumnitrid gewählten Zusammensetzung und einem Isolator, der Silizium enthält, gebildet ist.

Description

  • Die Erfindung betrifft eine Halbleitervorrichtung bzw. ein Halbleiterbauteil, das mit einem unter Hitze schmelzbaren Dünnschichtwiderstand ausgestattet ist, und ein Verfahren zum Herstellen einer derartigen Halbleitervorrichtung.
  • Eine Halbleitervorrichtung einschließlich eines Dünnschichtwiderstands, der aus einer Schicht eines Chromsiliziumtyps (eines CrSi-Typs) besteht und von einem Isolator einschließlich einer Siliziumschicht bedeckt wird, ist als Halbleitervorrichtung bekannt, die mit einem unter Hitze schmelzbaren Dünnschichtwiderstand ausgestattet ist (vergleiche die japanische nicht geprüfte Patentveröffentlichungsschrift (Kokai) Nr. 3-106055). Ebenso ist eine Halbleitervorrichtung einer Struktur bekannt, die einen Dünnschichtwiderstand enthält, der aus einer Schicht eines Chromsiliziumtyps (eines CrSi-Typs) besteht, und eine Metalloxidschicht zum Herabsetzen der Schmelztemperatur des Dünnschichtwiderstands, die auf dem Dünnschichtwiderstand aufgeschichtet ist (vergleiche die japanische nicht geprüfte Patentveröffentlichungsschrift (Kokai) Nr. 6-61353).
  • Die oben beschriebene Halbleitervorrichtung, bei welcher der Dünnschichtwiderstand, der die Schicht des Chromsiliziumtyps (des CrSi-Typs) aufweist, von dem Isolator einschließlich der Siliziumschicht bedeckt ist, besitzt eine ausgezeichnete Charakteristik als Halbleitervorrichtung eines Schmelzsicherungstyps wie eine geringe Volumenänderung zur Zeit des Schmelzens.
  • In einer derartigen Halbleitervorrichtung des Schmelzsicherungstyps ist jedoch die zum Schmelzen benötigte Ener gie groß, und es treten wahrscheinlich thermische Verluste wie Sprünge bzw. Spalten in der Isolierungsschicht einschließlich des Siliziums, welche die Oberfläche der Halbleitervorrichtung bedeckt, und eine Verschlechterung der thermischen Charakteristik auf. Die zum Schmelzen nötige Energie kann durch Aufschichten eines Metalloxids auf den Dünnschichtwiderstand verringert werden, jedoch ist die Verringerung der Schmelztemperatur nicht hinreichend und es ist eine weitere Verringerung nötig.
  • Im Hinblick auf den oben beschriebenen Stand der Technik zielt die vorliegende Erfindung darauf ab, eine Halbleitervorrichtung eines Schmelzsicherungstyps zu schaffen, bei welcher die zum Schmelzen nötige Energie gegenüber herkömmlichen Halbleitervorrichtungen des Schmelzsicherungstyps verringert ist, bei der jedoch kein thermischer Verlust und keine Verschlechterung der thermischen Charakteristik wie Spalten in einem Isolator, der Silizium enthält und die Oberfläche abdeckt, hervorgerufen werden.
  • Bezüglich der Entwicklung verschiedener Schmelzsicherungsmaterialien wurde ein Dünnschichtwiderstand entwikkelt, bei welchem die erforderliche Schmelzenergie drastisch verringert ist.
  • Die Halbleitervorrichtung in Übereinstimmung mit der vorliegenden Erfindung weist folgende Komponenten auf: ein Siliziumsubstrat; eine erste Isolatorschicht, die auf dem Siliziumsubstrat gebildet ist und einen Isolator aufweist, der Silizium enthält; einen Dünnschichtwiderstand als Schmelzsicherung, der auf der ersten Isolatorschicht gebildet ist und eine Legierung aus Chrom, Silizium und Wolfram ist; ein Verdrahtungsteil, das auf dem Dünnschichtwiderstand gebildet ist und Aluminium oder eine Legierung davon aufweist; und eine Passivierungsschicht, die in Kontakt mit dem Verdrahtungsteil und dem Dünnschichtwiderstand gebildet ist und wenigstens eine aus einem Siliziumnitrid ausgewählte Zusam mensetzung und einen Isolator, der Silizium enthält, aufweist.
  • Ein Verfahren zum Erzeugen einer Halbleitervorrichtung in Übereinstimmung mit der vorliegenden Erfindung weist die Schritte auf: einen Aufschichtungsschritt des aufeinanderfolgenden Bildens eines Dünnschichtwiderstands bestehend aus einer Legierung aus Chrom, Silizium und Wolfram als Schmelzsicherung und einer Schicht als Verdrahtung auf einem Halbleitersubstrat durch eine erste Isolatorschicht, die aus Aluminium oder einer Legierung davon gebildet ist; einen Ätzschritt zum Entfernen der Verdrahtungsschicht durch Ätzen, die auf dem Dünnschichtwiderstand aufgeschichtet ist; und einen Passivierungsschritt des Auftragens einer Passivierungsschicht auf die Oberfläche des Laminats bzw. der Aufschichtung, die der Ätzbehandlung unterworfen ist, wobei die Passivierungsschicht aus wenigstens einer aus einem Siliziumnitrid gewählten Zusammensetzung und einem Isolator, der Silizium enthält, gebildet ist.
  • Eine der wesentlichen Eigenschaften der Halbleitervorrichtung in Übereinstimmung mit der vorliegenden Erfindung gründet sich darauf, daß der unter Hitze schmelzbare Dünnschichtwiderstand aus Chrom, Silizium und Wolfram gebildet ist. Wenn Wolfram einem aus Chrom-Silizium gebildeten Dünnschichtwiderstand hinzugefügt wird, ist eine amorphe ternäre Legierung gebildet, deren Schmelzpunkt verringert ist. Aus diesem Grund kann die zum Schmelzen des aus Chrom, Silizium und Wolfram gebildeten Dünnschichtwiderstands benötigte thermische Energie drastisch reduziert werden. Als Ergebnis kann der auf die Isolierungsschicht, die Silizium enthält und die obere Oberfläche des Dünnschichtwiderstands bedeckt, aufgebrachte thermische Druck reduziert werden, und das Auftreten von Sprüngen und einer Verschlechterung der thermischen Charakteristik kann verhindert werden.
  • Wenn die Kristallstruktur des Querschnitts des durch die Zufuhr von Leistung geschmolzenen Dünnschichtwiderstands durch ein Transmissionselektronenmikroskop analysiert wird, wird in dem Fall des herkömmlichen Chrom-Silizium-Dünnschichtwiderstands eine intermetallische Zusammensetzung herbeigeführt, die einen hohen Schmelzpunkt besitzt, d.h. Cr3Si. In dem Fall des Chrom-Silizium-Wolfram-Dünnschichtwiderstands in Übereinstimmmung mit der vorliegenden Erfindung zeigt sich demgegenüber eine intermetallische Zusammensetzung mit einem niedrigen Schmelzpunkt, d.h. CrSi2. Aus dieser Tatsache wird angenommen, daß Wolfram Chrom-Silizium hinzugefügt wird, um eine amorphe ternäre Legierung zu bilden, es wird eine kristalline intermetallische Zusammensetzung mit einem niedrigen Schmelzpunkt durch Erhitzen gebildet, und es tritt eine Abtrennung des Stroms an einem Punkt des Schmelzens oder eine Sublimation dieser intermetallischen Zusammensetzung auf. Es wird angenommen, daß als Ergebnis die zum Schmelzen benötigte Gesamtenergie drastisch abfällt.
  • Der oben beschriebenen Tatsache ist zu entnehmen, daß bei dem Dünnschichtwiderstand der vorliegenden Erfindung die zum Schmelzen benötigte thermische Energie reduziert werden kann und der auf den Isolator, der Silizium enthält, wie die Siliziumnitridschicht, welche die obere Oberfläche des Dünnschichtwiderstands bedeckt, übertragene thermische Druck verringert wird, wodurch eine Verschlechterung im Vergleich zu dem herkömmlichen Chrom-Silizium-Dünnschichtwiderstand verhindert wird.
  • Der Chrom-Silizium-Wolfram-Dünnschichtwiderstand enthält wenigstens 20 bis 50 Teilchen-% Chrom, wenigstens 1 bis 20 Teilchen-%, vorzugsweise 2 bis 14 Teilchen-% Wolfram und ansonsten Silizium.
  • Diese Chrom-Silizium-Wolfram-Schicht besitzt vorzugsweise eine Zusammensetzung, die geeignet zum Herbeiführen einer intermetallischen Zusammensetzung mit einem niedrigen Schmelzpunkt zur Zeit des durch Hitze herbeigeführten Schmelzens in Hinblick auf die Aufgabe ist. In dieser Chrom-Silizium-Wolfram-Schicht können kleine Mengen von Additiven wie Sauerstoff, Stickstoff, usw. enthalten sein.
  • Neben der Siliziumoxidschicht (SiOX) können PSG (Phosphorsilikatglas), BSG (Borsilikatglas), BPSG (Borphosphorsilikatglas), usw. als Isolator, der eine Siliziumschicht enthält, zur Bildung auf der oberen Oberfläche des Dünnschichtwiderstands verwendet werden. Des weiteren kann ebenso SiN (Siliziumnitrid) verwendet werden. Obwohl der Isolator, der eine Siliziumschicht aufweist, vorzugsweise sowohl an der oberen als auch der unteren Oberfläche des Dünnschichtwiderstands in Kontakt damit angeordnet ist, kann er auch an einer der Oberflächen angeordnet sein.
  • Die Halbleitervorrichtung in Übereinstimmung mit der vorliegenden Erfindung kann durch aufeinanderfolgendes Bilden des Dünnschichtwiderstands, der aus einer Wolframlegierung gebildeten Grenz- bzw. Sperrschicht und der Aluminiumschicht für die Verdrahtung auf dem Substrat durch eine erste Isolierungsschicht, danach durch Entfernen der Sperrschicht und der Aluminiumschicht auf dem Schmelzgebiet des Dünnschichtwiderstands durch Ätzen und durch Bilden des Isolators, der eine Siliziumschicht aufweist, auf der Oberfläche des der Ätzbehandlung unterworfenen Aufschichtung erzeugt werden.
  • Die aus der Wolframlegierung gebildete und an beiden Enden des Schmelzöffnungsteils der oberen Oberfläche des Dünnschichtwiderstands angeordneten Sperrschicht verwendet vorzugsweise eine Legierung, die wenigstens 5 bis 50 Teilchen-% Wolfram und im übrigen ein Metall enthält. Es können kleine Beträge anderer Additive in der Sperrschicht enthalten sein.
  • In der Halbleitervorrichtung in Übereinstimmung mit der vorliegenden Erfindung kann die Chrom-Silizium-Wolfram-Schicht, die den Dünnschichtwiderstand bildet, bei einem niedrigen Energiepegel unter Einwirkung von Hitze geschmolzen werden. Obwohl der Schmelzmechanismus nicht vollständig geklärt ist, wurde aus der Beobachtung des Abschnitts des Dünnschichtwiderstands nach dem Schmelzen unter Einwirkung von Hitze die intermetallische Zusammensetzung mit niedrigem Schmelzpunkt gefunden, d.h. CrSi2. Andererseits wurde durch die Beobachtung des Querschnitts des Chrom-Silizium-Dünnschichtwiderstands nach dem Stand der Technik die intermetallische Zusammensetzung mit hohem Schmelzpunkt herbeigeführt, d.h. Cr3Si. Es wird angenommen, daß das Vorhandensein von Wolfram die Bildung der amorphen Legierung in dem Dünnschichtwiderstand fördert, die sich wiederum in die intermetallische Zusammensetzung mit niedrigem Schmelzpunkt durch das Aufheizen umwandelt, so daß das Schmelzen bei einem niedrigen Pegel von Schmelzenergie durchgeführt werden kann. Als Ergebnis kann die zum Schmelzen der Schmelzsicherung nötige Schmelzenergie im Vergleich zu dem Chrom-Silizium-Dünnschichtwiderstand nach dem Stand der Technik drastisch reduziert werden. Da die benötigte Schmelzenergie klein ist, besitzt die Halbleitervorrichtung nach der vorliegenden Erfindung lediglich kleine thermische Defekte wie Spalten der Schutzschicht, sie besitzt eine hohe Zuverlässigkeit und eine lange Haltbarkeit und ist wegen des weiten Bereichs der Schmelzspannung leicht zu handhaben.
  • 1 zeigt eine Querschnittsansicht, welche eine Ausführungsform der Vorrichtung der vorliegenden Erfindung darstellt;
  • 2 zeigt eine Querschnittsansicht, welche ein Herstellungsverfahren nach 1 darstellt;
  • 3 zeigt eine Querschnittsansicht, welche ein Herstellungsverfahren nach 1 darstellt;
  • 4 zeigt ein charakteristisches Diagramm, welches die Beziehung zwischen der zum Schmelzen notwendigen Energie und einer eingeprägten Spannung der Ausführungsform der vorliegenden Erfindung und eines Vergleichsbeispiels darstellt; und
  • 5 zeigt eine Querschnittsansicht, die eine Vorrichtung des Vergleichsbeispiels 2 darstellt.
  • 1 zeigt eine Querschnittsansicht einer Halbleitervorrichtung, die mit einem unter Hitze schmelzbaren Dünnschichtwiderstand in Übereinstimmung mit der vorliegenden Erfindung ausgerüstet ist.
  • Die Halbleitervorrichtung weist ein Siliziumsubstrat 1, eine auf diesem Siliziumsubstrat 1 gebildete Siliziumoxidschicht 2, eine auf der Siliziumoxidschicht 2 gebildete Schmelzsicherung 3 eines aus einer Chrom-Silizium-Wolfram-Schicht bestehenden Dünnschichtwiderstands, ein an beiden Enden eines Schmelzgebiets 31 der Schmelzsicherung 3 in Aufschichtung gebildetes Sperrschichtmetallteil 4 und ein Aluminiumverdrahtungsteil 5, eine auf diesem Sperrschichtmetallteil 4 gebildete PSG-Schicht 7, ein Aluminiumverdrahtungsteil 5 und ein Schmelzgebiet 31 der Schmelzsicherung 3 und eine auf dieser PSG-Schicht 7 gebildete Siliziumnitridschicht (SiN) 8 zur Passivierung auf.
  • Die mit diesem Dünnschichtwiderstand ausgestattete Halbleitervorrichtung wurde in folgenden Herstellungsschritten erzeugt.
  • Zuerst wurde eine 1,2 μm dicke Siliziumoxidschicht 2 als Basisisolierungsschicht auf dem Siliziumsubstrat 1 durch ein Oxidationsverfahren gebildet. Die Siliziumdioxidschicht 2 kann durch ein CVD-Verfahren anstelle des Oxidationsverfahrens gebildet werden. Als nächstes wurde eine 0,015 μm dicke Chrom-Silizium-Wolfram-Schicht auf der Siliziumdioxidschicht 2 durch ein PVD-Verfahren gebildet, die danach in eine vorbestimmte Form geätzt wurde, um die Schmelzsicherung 3 (einen unter Hitze schmelzbaren Dünnschichtwiderstand) zu erlangen.
  • Eine zusammengesetzte Isolierungsschicht bestehend aus einer Siliziumnitridschicht als untere Schicht und einer Siliziumoxidschicht als obere Schicht kann als Basisisolierungsschicht verwendet werden, und Bor und Phosphor können in die Siliziumoxidschicht dotiert werden. Die Chrom-Silizium-Wolfram-Schicht besitzt eine Zusammensetzung aus 29 Teilchen-% Cr, 65 Teilchen-% Si und 6 Teilchen-% W.
  • Als nächstes wurde eine 0,15 μm dicke Schicht einer Titanwolframlegierung (TiW-Legierung) 40 durch das PVD-Verfahren gebildet, und eine 1,1 μm dicke Aluminiumschicht 50 wurde auf der Schicht 40 der TiW-Legierung durch das PVD-Verfahren gebildet. 2 stellt den Querschnittsabschnitt der resultierenden Aufschichtung dar. Nebenbei bemerkt besitzt die Schicht 40 der Titanwolframlegierung eine Zusammensetzung aus 90 Teilchen-% Ti und 10 Teilchen-% W.
  • Ein Photolack wurde auf die Aluminiumschicht 50 aufgetragen, und lediglich die Schicht 40 der Titanwolframlegierung und die Aluminiumschicht 50 wurden unter Verwendung einer durch Öffnung des Photolacks durch Photolithographie erlangten Maske naß geätzt.
  • Auf diese Weise wurden die Aluminiumverdrahtungsteile 5 an beiden Endteilen der Schmelzsicherung 3 derart gebildet, so daß das aus Titanwolfram gebildete Sperrschichtmetallteil 4 dazwischengebracht wurde (vergleiche 3).
  • Als nächstes wurde wie in 1 dargestellt eine 0,4 μm dicke PSG-Schicht 7 durch das CVD-Verfahren gebildet, und es wurde durch ein Plasma-CVD-Verfahren eine 0,5 μm dicke Siliziumnitridschicht (SiN-Schicht) 8 gebildet. (Nicht dargestellte) Kontaktstellenteile wurden danach durch selektives Öffnen der Schichten 7 und 8 gebildet, und danach wurde auf die Kontaktstellenteile eine Verdrahtungsbondierung durchgeführt. Die Halbleitervorrichtung dieser Ausführungsform wurde durch Reihen dieser Verfahrensschritte erzeugt.
  • Vergleichsbeispiel 1
  • Eine Halbleitervorrichtung eines ersten Vergleichsbeispiels mit derselben Struktur wie derjenigen der Halbleitervorrichtung dieser Ausführungsform wurde auf dieselbe Weise wie oben beschrieben erzeugt mit der Ausnahme, daß für die Schmelzsicherung 3 des Dünnschichtwiderstands anstelle der Chrom-Silizium-Wolfram-Schicht eine Chrom-Silizium-Schicht verwendet wurde.
  • Auswertung
  • Die zum Schmelzen nötige Energie wurde für die Halbleitervorrichtung dieser Ausführungsform und für die Halbleitervorrichtung des ersten Vergleichsbeispiels gemessen, und die Durchführung des Schmelzens der Sicherung 3 wurde im Vergleich untersucht. 4 zeigt das Ergebnis dieser Messung. Das Schmelzgebiet 31 jeder dieser Halbleitervorrichtungen besitzt eine Dicke von 0,015 μm, eine Länge von 9,6 μm und eine Breite von 6,4 μm.
  • Die Ordinate von 4 stellt die Eingangsenergie pro Flächeneinheit des Schmelzgebiets dar und wird durch die Eingangsleistung ausgedrückt (Schmelzspannnung × Versorgungsstrom × Pulsführungszeit × Anzahl der Pulse), welche durch einen Leistungsmesser in dem Test gemessen wurde. Die Pulszuführungszeit wurde konstant gehalten (auf eine Mikrosekunde). Die Abszisse stellt die Schmelzspannung dar.
  • Aus 4 ist ersichtlich, daß die Eingangsenergie abfällt, wenn die Schmelzspannung sich erhöht, bei einer niedrigen Schmelzspannung ist jedoch die zum Schmelzen nötige Energie bei dem Erzeugnis dieser Ausführungsform sehr viel kleiner als bei dem Erzeugnis des ersten Vergleichsbeispiels. Dementsprechend kann bei dem Erzeugnis dieser Ausführungsform die zum Schmelzen nötige Energie sehr viel stärker reduziert werden als bei dem Erzeugnis des ersten Vergleichsbeispiels.
  • Der Abschnitt des Schmelzgebiets 31 jeder der zwei Halbleitervorrichtungen wurde durch ein Transmissionselektronenmikroskop beobachtet, um die Kristallstruktur zu analysieren. Als Ergebnis wurde die Herbeiführung einer intermetallischen Zusammensetzung, d.h. CrSi2, mit einem niedrigen Schmelzpunkt in der Schmelzsicherung 3 der Halbleitervorrichtung der Ausführungsform beobachtet. Andererseits wurde die Herbeiführung einer intermetallischen Zusammensetzung, d.h. Cr3Si, mit einem hohen Schmelzpunkt in der Schmelzsicherung 3 der Halbleitervorrichtung des ersten Vergleichsbeispiels beobachtet.
  • Unter Berücksichtigung des Beobachtungsergebnisses des Querschnitts durch das Transmissionselektronenmikroskop, usw. wird geschätzt, daß sich aus der im folgenden dargestellten Tatsache eine derartige Verringerung des Schmelzpunktes der Schmelzsicherung ergibt. Die sich auf das Erhitzen infolge der Zuführung von Leistung bezüglich der Schmelzsicherung 3 herbeigeführte intermetallische Zusammensetzung besitzt nämlich in dem Erzeugnis dieser Ausführungsform infolge des Gehalts von Wolfram einen geringeren Schmelzpunkt als denjenigen in dem Erzeugnis des Vergleichsbeispiels, und dadurch wird spürbar die Energie zur Zeit des Schmelzens und der Aufdampfung im Vergleich zu dem Produkt des Vergleichsbeispiels reduziert.
  • Wie oben beschrieben kann bei dem Erzeugnis dieser Ausführungsform die zum Schmelzen nötige Energie im Vergleich zu derjenigen des Erzeugnisses des ersten Vergleichsbeispiels stark reduziert werden. Daher kann bei dem Erzeugnis dieser Ausführungsform der auf verschiedene Schichten, welche die Halbleitervorrichtung bilden, insbesondere auf die SiN-Schicht 8 übertragene thermische Druck drastisch reduziert werden, und es wird erwartet, daß Spalten bzw. Brüche der SiN-Schicht usw. drastisch reduziert werden können.
  • Um die oben beschriebene Annahme nachzuweisen, wurde die zum Schmelzen geeignete minimale Spannung ohne Auftreten von Spalten bei dem Erzeugnis dieser Ausführungsform und dem Erzeugnis des ersten Vergleichsbeispiels durch Verändern der eingeprägten Spannung untersucht. Das Auftreten von Spalten wurde durch einen Caros-Test untersucht. Wenn die der Schmelzsicherung 3 eingeprägte Spannung verringert wird, wird im übrigen der Versorgungsstrom klein, und die an dem Schmelzsicherungsteil pro Einheitszeit auftretende thermische Energie nimmt einen kleinen Wert an. Daher nimmt die Temperaturanstiegsrate der Schmelzsicherung einen sanften Verlauf an, und die zum Schmelzen nötige Zeit wird vergrößert. Als Ergebnis vergrößert sich die Menge der Wärme des Schmelzsicherungsteils, die der PSG- und der SiN-Schicht 8 durch Hitzeleitung übertragen wurde, und es treten in der SiN-Schicht 8 wahrscheinlicher Spalten auf. Mit anderen Worten, es wird angenommen, daß die zum Schmelzen nötige Energie, die infolge einer Spannungsverringerung sich erhöht, der Energie entspricht, die in die PSG- und die SiN-Schicht 8 diffundiert.
  • Wenn im Gegensatz dazu eine hohe Spannung eingeprägt wird, ist die Temperaturanstiegsrate der Schmelzsicherung 3 groß, und es tritt innerhalb einer kurzen Zeit ein Schmelzen auf. Folglich nimmt die Diffusionsgröße der resultierenden Energie auf die PSG- und die SiN-Schicht 8 einen kleinen Wert an, und das Schmelzen der Schmelzsicherung 3 kann wirksam betrieben werden.
  • Wenn die Anwendung der vorliegenden Erfindung auf praktische Vorrichtungen in Betracht gezogen wird, ist es vorteilhaft, daß die Schmelzspannung der Schmelzsicherung niedrig ist, da bei einer angelegten großen Spannung in einigen Fällen andere Vorrichtungen wahrscheinlich zerstört werden.
  • Die Ergebnisse dieser Experimente zeigen, daß die maximale Schmelzspannung ohne Auftreten von Spalten bei dem Erzeugnis dieser Ausführungsform bei 30V und bei dem Erzeugnis des ersten Vergleichsbeispiels bei 75V lag. Dementsprechend kann bei dem Erzeugnis dieser Ausführungsform, bei welchem bei einer geringen Temperatur ein Schmelzen auftritt, das Auftreten von Spalten sogar dann unterdrückt werden, wenn zum Schmelzen eine niedrige Spannung eingeprägt wird.
  • Vergleichsbeispiel 2
  • Bezüglich der Halbleitervorrichtung wird das Erzeugnis eines zweiten Vergleichsbeispiels auf dieselbe Weise wie das Erzeugnis des ersten Vergleichsbeispiels hergestellt mit der Ausnahme, daß eine Wolframoxidschicht 6 zwischen die Schmelzsicherung 3 und die PSG-Schicht 7 gebracht ist, anstatt daß direkt Wolfram dem Dünnschichtwiderstand hinzugefügt ist. 5 zeigt den Abschnitt der derartig erzeugten Halbleitervorrichtung. Die Schmelzcharakteristik dieses zweiten Vergleichsbeispiels ist eine Mischung aus der Charakteristik des Erzeugnisses der Ausführungsform der vorliegenden Erfindung und derjenigen des Erzeugnisses des ersten Vergleichsbeispiels. Obwohl die zum Schmelzen nötige Energie niedriger als bei dem Erzeugnis des ersten Vergleichsbeispiels ist, benötigt das Erzeugnis des zweiten Vergleichsbeispiels augenscheinlich eine höhere Schmelz energie als das Erzeugnis der Ausführungsform der vorliegenden Erfindung.
  • Die maximale Schmelzspannung ohne Auftreten von Spalten betrug bei dem Erzeugnis des zweiten Vergleichsbeispiels 50V und war 30V größer als bei dem Erzeugnis der Ausführungsform der vorliegenden Erfindung.
  • Im Vergleich mit dem zweiten Vergleichsbeispiel, bei dem Wolframoxid auf dem Chrom-Silizium-Dünnschichtwiderstand aufgeschichtet ist, kann bei der ternären Legierung, welche durch Hinzufügen von Wolfram dem Chrom-Silizium-Dünnschichtwiderstand dieser Ausführungsform bereitgestellt wurde, d.h. bei dem Chrom-Silizium-Wolfram-Dünnschichtwiderstand die zum Schmelzen erforderliche Energie weiter reduziert werden.
  • Als Ergebnis der Bemühungen bezüglich der Energiereduzierung wurde herausgefunden, daß in dem Fall des Dünnschichtwiderstands in Übereinstimmung mit dieser Ausführungsform die intermetallische Zusammensetzung (CrSi2), die einen niedrigen Schmelzpunkt besitzt, im wesentlichen gleichzeitig beim Erhitzen an willkürlichen Stellen des Dünnschichtwiderstands aufzutreten beginnt. Es wird daher angenommen, daß der Dünnschichtwiderstand erhitzt ist und sofort bei einem niedrigen Pegel der Schmelzenergie schmilzt.
  • Im Gegensatz dazu wird der Dünnschichtwiderstand des zweiten Vergleichsbeispiels nicht erhitzt und schmilzt nicht sofort wie bei dieser Ausführungsform. Es wird angenommen, daß das Wolframoxid von der Schnittstelle des Chroms, Siliziums und Wolframoxids aus schmilzt und daß dieses Schmelzphänomen großenteils das Schmelzen beeinträchtigt. Weitere Studien dieses Phänomens zeigen folgende Tatsachen. In der Struktur des zweiten Vergleichsbeispiels – wie ebenso in der japanischen nicht geprüften Patentver öffentlichungsschrift (Kokai) Nr. 6-61353 offenbart – beginnt die intermetallische Zusammensetzung (CrSi2), welche einen niedrigen Schmelzpunkt besitzt, allmählich von der Schnittstelle, an der sich das Wolframoxid mischt, gebildet zu werden, es ist jedoch eine bestimmte Zeitspanne nötig, bevor das ganze Wolframoxid in dem Dünnschichtwiderstand geschmolzen ist. Daher wird das Verringern des Schmelzpunkts des Dünnschichtwiderstands unmittelbar nach dem Aufheizen infolge der mit dem Wolframoxid nicht vermischten Teile behindert, wodurch eine hinreichende Verringerung des Schmelzpunkts des Dünnschichtwiderstands behindert wird.
  • Wie oben beschrieben kann die Schmelzsicherungsvorrichtung dieser Ausführungsform bei einem niedrigeren Energiepegel im Vergleich zu den Vorrichtungen nach dem Stand der Technik geschmolzen werden, das Auftreten von Spalten ist geringer und es liegt eine hohe Zuverlässigkeit vor. Des weiteren ist die anzulegende minimale Spannung niedrig, und die Größe der Eingangsenergie ist gering. Daher ist die Schmelzsicherungsvorrichtung leichter zu handhaben.
  • Vorstehend wurden eine Halbleitervorrichtung eines Schmelzsicherungstyps, die zum Reduzieren von zum Schmelzen benötigter Energie geeignet ist, und ein Herstellungsverfahren der Halbleitervorrichtung offenbart. In einer mit einem unter Hitze schmelzbaren Dünnschichtwiderstand ausgestatteten Halbleitervorrichtung ist der auf einem Substrat 1 über einer Isolierungsschicht 2 gebildete Dünnschichtwiderstandt eine aus Chrom, Silizium und Wolfram gebildete Legierung, und es sind Schichten 7 und 8 eines Isolators, der Silizium enthält, die auf der oberen Oberfläche der Schmelzoberfläche aufgeschichtet sind, Aluminiumschichten 5 an beiden Enden der Schmelzoberfläche und eine Sperrschicht 4 angeordnet. Die Halbleitervorrichtung wird durch einen Aufschichtungsschritt des aufeinanderfolgenden Bildens einer ersten Isolierungsschicht 2, eines Dünnschichtwiderstands 3, einer Sperrschicht 4 und einer Aluminiumschicht 5 auf einem Substrat 1 zum drastischen Reduzieren von Schmelzenergie, einen Ätzschritt zum Entfernen der Sperrschicht 4 und der Aluminiumschicht 5 von der Schmelzregion des Dünnschichtwiderstands und einen Oxidschichtbildungsschritt des Auftragens des Isolators erzeugt, der Siliziumschichten 7 und 8 enthält.

Claims (18)

  1. Halbleitervorrichtung mit: einem Siliziumsubstrat (1); einer ersten auf dem Siliziumsubstrat (1) gebildeten Isolatorschicht (2) aus einem Siliziumoxidtyp; einem auf der ersten Isolatorschicht (2) gebildeten Dünnschichtwiderstand (3) als Schmelzsicherung, der eine Legierung aus Chrom, Silizium und Wolfram ist; einem auf dem Dünnschichtwiderstand (3) gebildeten Verdrahtungsteil (5) aus Aluminium oder einer Legierung davon; und einer in Kontakt mit dem Verdrahtungsteil (5) und dem Dünnschichtwiderstand (3) befindlichen Passivierungsschicht (8), die aus wenigstens einer aus Siliziumnitrid gewählten Zusammensetzung und einem Isolator, der Silizium enthält, gebildet ist.
  2. Halbleitervorrichtung nach Anspruch 1, des weiteren gekennzeichnet durch eine Sperrschicht (4), die zwischen dem Dünnschichtwiderstand (3) und dem Verdrahtungsteil (5) angeordnet ist, wobei die Sperrschicht (4) aus Wolfram oder einer Legierung davon gebildet ist.
  3. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß des weiteren eine sich kontinuierlich erstreckende zweite Isolatorschicht (7), die zwischen der Passivierungsschicht (8) und dem Verdrahtungsteil (5) und zwischen der Passivierungs schicht (8) und dem Dünnschichtwiderstand (3) angeordnet ist, wobei die zweite Isolatorschicht (7) aus einem Isolator gebildet ist, welcher Silizium enthält.
  4. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Dünnschichtwiderstand (3) aus einer amorphen Substanz gebildet ist.
  5. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Dünnschichtwiderstand (3) Chrom in einem Bereich von 20 bis 50 Teilchen-% und Wolfram in einem Bereich von 1 bis 20 Teilchen-% enthält.
  6. Halbleitervorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß der Dünnschichtwiderstand (3) Chrom in einem Bereich von 20 bis 50 Teilchen-% und Wolfram in einem Bereich von 2 bis 14 Teilchen-% enthält.
  7. Halbleitervorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Sperrschicht (4) Wolfram in einem Bereich von 5 bis 50 Teilchen-% enthält.
  8. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die erste Isolatorschicht (2) und die Passivierungsschicht (8) aus einem Isolator, der Silizium enthält, gebildet ist, das aus einer Gruppe von SiOX, PSG, BSG, BPSG und SiN gewählt ist.
  9. Halbleitervorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die zweite Isolatorschicht (7) aus einem Isolator, der Silizium enthält gebildet ist, das aus einer Gruppe von SiOX, PSG, BSG, BPSG und SiN gewählt ist.
  10. Verfahren zum Herstellen einer Halbleitervorrichtung mit den Schritten: Aufschichten zum sequentiellen Bilden eines Dünnschichtwiderstands (3) als Schmelzsicherung, der eine Legierung aus Chrom, Silizium und Wolfram ist, und einer Schicht (5) zur Verdrahtung auf einem Halbleitersubstrat (1) einschließlich einer ersten Isolatorschicht (2), wobei die Verdrahtungsschicht (5) aus Aluminium oder einer Legierung davon gebildet ist; Ätzen zum Entfernen der Schicht (5) für die Verdrahtung, die auf dem Dünnschichtwiderstand (3) aufgeschichtet ist; und Passivieren der Auftragung einer Passivierungsschicht (8) auf die Oberfläche der der Ätzbehandlung unterworfenen Aufschichtung, wobei die Passivierungsschicht (8) aus wenigstens einer aus Siliziumnitrid gewählten Zusammensetzung und einem Isolator, der Silizium enthält, gebildet wird.
  11. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 10, des weiteren gekennzeichnet durch den Schritt des Bildens einer Sperrschicht (4) aus Wolfram oder einer Legierung davon.
  12. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 10, des weiteren gekennzeichnet durch den Schritt des Bildens einer sich kontinuierlich erstreckenden zweiten Isolatorschicht (7) zwischen der Passivierungsschicht (8) und dem Verdrahtungs teil (5) und zwischen der Passivierungsschicht (8) und dem Dünnschichtwiderstand (3), wobei die zweite Isolatorschicht (7) aus einem Isolator gebildet wird, der Silizium enthält.
  13. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 10, dadurch gekennzeichnet, daß der Dünnschichtwiderstand (3) aus einer amorphen Substanz gebildet wird.
  14. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 10, dadurch gekennzeichnet, daß der Dünnschichtwiderstand (3) Chrom in einem Bereich zwischen 20 bis 50 Teilchen-% und Wolfram in einem Bereich zwischen 1 bis 20 Teilchen-% enthält.
  15. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 14, dadurch gekennzeichnet, daß der Dünnschichtwiderstand (3) Chrom in einem Bereich von 20 bis 50 Teilchen-% und Wolfram in einem Bereich von 2 bis 14 Teilchen-% enthält.
  16. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 11, dadurch gekennzeichnet, daß die Sperrschicht (4) Wolfram in einem Bereich von 5 bis 50 Teilchen-% enthält.
  17. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 10, dadurch gekennzeichnet, daß die erste Isolatorschicht (2) und die Passivierungsschicht (8) aus einem Isolator gebildet sind, der Silizium enthält, das aus einer Gruppe von SiOX, PSG, BSG, BPSG und SiN gewählt ist.
  18. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 12, dadurch gekennzeichnet, daß die zweite Isolatorschicht (7) aus einem Isolator gebildet ist, der Silizium enthält, welches aus einer Gruppe von SiOX, PSG, BSG, BPSG und SiN gewählt ist.
DE19521985A 1994-06-17 1995-06-16 Halbleitervorrichtung und diesbezügliches Herstellungsverfahren Expired - Lifetime DE19521985B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP13570694 1994-06-17
JP6-135706 1994-06-17

Publications (2)

Publication Number Publication Date
DE19521985A1 DE19521985A1 (de) 1996-01-04
DE19521985B4 true DE19521985B4 (de) 2007-08-09

Family

ID=15157988

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19521985A Expired - Lifetime DE19521985B4 (de) 1994-06-17 1995-06-16 Halbleitervorrichtung und diesbezügliches Herstellungsverfahren

Country Status (2)

Country Link
US (1) US5625218A (de)
DE (1) DE19521985B4 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19630150B4 (de) * 1995-07-28 2009-03-05 Denso Corp., Kariya-shi Verfahren zum Entwerfen einer Halbleitervorrichtung
US6063651A (en) * 1998-02-03 2000-05-16 International Business Machines Corporation Method for activating fusible links on a circuit substrate
US6441447B1 (en) * 1998-02-12 2002-08-27 Intersil Corporation Co-patterning thin-film resistors of different compositions with a conductive hard mask and method for same
US6294453B1 (en) 1998-05-07 2001-09-25 International Business Machines Corp. Micro fusible link for semiconductor devices and method of manufacture
KR100282432B1 (ko) * 1998-08-31 2001-02-15 김영환 티디디비(tddb) 테스트 패턴 및 그를 이용한 모스캐패시터유전체막의 tddb테스트방법
US6277674B1 (en) 1998-10-02 2001-08-21 Micron Technology, Inc. Semiconductor fuses, methods of using the same, methods of making the same, and semiconductor devices containing the same
DE60041314D1 (de) 1999-11-10 2009-02-26 Boeing Co Herstellungsverfahren für Dünnschichtbauelemente
US6368902B1 (en) * 2000-05-30 2002-04-09 International Business Machines Corporation Enhanced efuses by the local degradation of the fuse link
US6744681B2 (en) * 2001-07-24 2004-06-01 Hewlett-Packard Development Company, L.P. Fault-tolerant solid state memory
US7170148B2 (en) * 2003-07-02 2007-01-30 Analog Devices, Inc. Semi-fusible link system for a multi-layer integrated circuit and method of making same
US7477130B2 (en) * 2005-01-28 2009-01-13 Littelfuse, Inc. Dual fuse link thin film fuse
US8625242B2 (en) * 2011-08-03 2014-01-07 Maxim Integrated Products, Inc. Failsafe galvanic isolation barrier
JP6956496B2 (ja) * 2017-03-07 2021-11-02 エイブリック株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03106055A (ja) * 1989-09-20 1991-05-02 Nippondenso Co Ltd 半導体装置及びその製造方法
JPH03242966A (ja) * 1990-02-21 1991-10-29 Nippondenso Co Ltd 半導体装置の製造方法
US5285099A (en) * 1992-12-15 1994-02-08 International Business Machines Corporation SiCr microfuses
JPH0661353A (ja) * 1992-06-10 1994-03-04 Nippondenso Co Ltd 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03106055A (ja) * 1989-09-20 1991-05-02 Nippondenso Co Ltd 半導体装置及びその製造方法
JPH03242966A (ja) * 1990-02-21 1991-10-29 Nippondenso Co Ltd 半導体装置の製造方法
JPH0661353A (ja) * 1992-06-10 1994-03-04 Nippondenso Co Ltd 半導体装置及びその製造方法
US5285099A (en) * 1992-12-15 1994-02-08 International Business Machines Corporation SiCr microfuses

Also Published As

Publication number Publication date
DE19521985A1 (de) 1996-01-04
US5625218A (en) 1997-04-29

Similar Documents

Publication Publication Date Title
DE19521985B4 (de) Halbleitervorrichtung und diesbezügliches Herstellungsverfahren
DE10137523B4 (de) Zündkerze
EP0731986B1 (de) Vorrichtung zur strombegrenzung
DE4401616B4 (de) Keramische Mehrfachschichten-Verdrahtungskarte
DE4440005C2 (de) Siliziumnitridkeramikheizer und Verfahren zu seiner Herstellung
DE3936677A1 (de) Geschichtete halbleitervorrichtung und verfahren zu deren herstellung
DE19741223A1 (de) Als Hitzesperre fungierendes Überzugselement und Verfahren zu dessen Herstellung
DE3021206A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE3215101C2 (de) Verfahren zum Herstellen einer Öffnung mit abgeschrägten Kanten in einer Passivierschicht
DE2001515B2 (de) Flächenhafte Leiterzüge auf einer monolithisch integrierten Halbleiterschaltung und Verfahren zu ihrer Herstellung
EP0135120B1 (de) Keramik-Metall-Element
DE3833886C2 (de) Magnetfeldabschirmung mit einem supraleitenden Film
DE2730566C3 (de) Halbleitervorrichtung mit einem pn-übergang und Verfahren zu ihrer Herstellung
DE3035433A1 (de) Ferromagnetische amorphe legierung
DE3217026A1 (de) Halbleitervorrichtung
DE69818122T2 (de) Paste für einen Dickschichtwiderstand
DE1627762A1 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE3414781A1 (de) Vielschicht-verbindungsstruktur einer halbleitereinrichtung
DE2739762A1 (de) Verfahren zur stabilisierenden oberflaechenbehandlung von halbleiterkoerpern
DE3346239C2 (de)
DE2361804C2 (de) Verfahren zur Herstellung von supraleitenden Kontakten in Tieftemperatur-Schaltkreisen und Anwendung des Verfahrens bei der Herstellung von Tieftemperatur-Schaltkreisen mit Josephson-Elementen
EP0234487A2 (de) Dünnschichtschaltung und ein Verfahren zu ihrer Herstellung
DE2515904C2 (de) Verfahren zur Herstellung eines stabilisierten Supraleiters
DE3105517C2 (de) Mit einer profilierten Oberfläche versehener Verbundsupraleiter
DE60111961T2 (de) Dünnschichtwiderstand mit tantalpentoxid feuchtigkeitsbarriere

Legal Events

Date Code Title Description
8127 New person/name/address of the applicant

Owner name: DENSO CORP., KARIYA, AICHI, JP

8110 Request for examination paragraph 44
8364 No opposition during term of opposition
R071 Expiry of right